电流驱动器电路的制作方法

专利名称：电流驱动器电路的制作方法
技术领域：
本发明涉及高速差动传输的电流驱动器电路背景技术近年来，伴随着数字广播电视及DVD等家用电器的迅猛普及，高速传输数据的必要性日益紧迫。为此，现在市场上大多采用IEEE1394及Serial-ATA等高速串行数据接口方式的规格，在这些高速串行数据接口技术中，通过电流驱动器电路，高速差动发送LSI内部数据的同时，对从LSI外部传送来的高速数据，也通过传输线路对(双股钮绞电缆)，在LSI电路的接收电路中差动接收。
在这种差动传输中，由于是使用传输路线对进行远距离传输，所以在绝大多数的情况下，在输入输出部采用模拟电路的同时，还在模拟电路中使用3.3V系的CMOS(complementary metal oxide semiconductor)晶体管。即使从保护器件装置，使其不受来自ESD(Electrostaticdischarge)等外部的影响的角度上说，也不得不使用3.3V系的CMOS晶体管。另外，在进行差动传输之际，需要决定其差动信号的中间电位——共态电位。可是在发送方和接收方设置着互不相同的共态电位时，由于相互之间必然要产生电位差，所以电流就要流入两者中的某一个。因此，通常成为是在发送方决定该共态电位，还是在接收方决定共态电位中的某一个。所以共态电位通常不固定，往往要使它具有一定的范围。
图8是表示现有技术中进行差动传输的电流驱动器电路的结构图(可参阅美国专利第5418478号说明书及美国专利5694060号说明书)。
如图8所示，电流驱动器电路1，包括与电源电位电平Vdd’连接的pMOS电流源晶体管2；与接地电平Vss’连接的nMOS电流源晶体管3；以及由连接在pMOS电流源晶体管2与nMOS电流源晶体管3之间的4个开关元件构成的开关电路4。在开关电路4上，连接有具有由2个串联电路构成的终端电阻R’的传输线路对TP’/NTP’。
采用现有技术的电流驱动器电路后，从pMOS电流源晶体管2流出的电流，通过开关电路4，流过在传输线路对TP’/NTP’之间连接的终端电阻R’后，又通过开关电路4，流入nMOS电流源晶体管3。这时，由于在传输线路对TP’/NTP’的终端电阻R’上有电流流过，从而产生以共态电位Vcm’为中心电位的振幅。电流驱动器电路1，通过由此产生的振幅，也就是通过在终端电阻R’上所流过的电流的方向，传输输出“1”或输出“0”。
可是，例如在IEEE1394等规格中，共态电位由0.5V到2.5V左右变化。所以将电源电位电平Vdd’例如下降到2.7V时，会造成电源电位电平Vdd’与共态电位Vcm’的差成为0.2V。这时电流驱动器电路1的pMOS电流源晶体管2无论如何也要进入非饱和区域，所以对降低电源电位电平Vdd’有限界。另外，由于共态电位Vcm’较高，所以当施加到pMOS电流源晶体管2的两端的电压小于从栅电压减去阈值电压后的电压时，要使pMOS电流源晶体管2到达饱和区域，在晶体管的尺寸设计方面也十分困难。

发明内容
有鉴于此，本发明的目的就是要在差动传输的电流驱动器电路中，即使共态电位变成较宽范围的电位(宽范围)，也能高速差动传输。
本发明的第1电流驱动器电路，其特征在于是使电流通过在传输线路对之间连接的终端电阻，从而驱动所述传输线路对的电流驱动器电路；包括具有与电源电位电平连接的电流源晶体管，而且与传送线路对结合的电流驱动器；与电流源晶体管的输出侧结合，而且根据所述传输线路对的共态电位，补偿所述电流驱动器的输出电流的电流补偿电路。
采用第1电流驱动器电路后，与电源电位电平连接的电流源晶体管的输出侧，与电流补偿电路结合在一起，而且电流补偿电路设计成按照传输线路对的共态电位的变化补偿电流驱动器的输出电流。因此，即使共态电位增高，电流源晶体管进入饱和区域时，换言之，即使电流驱动器电路的输出电流减少时，由于能从电流补偿电路向电流驱动器供给电流，所以也能对输出电流进行适当的补偿。这样，即使是电源电位电平较低的低电压动作，也能输出稳定的差动信号，所以可以实现即使共态电位在宽范围中变化，也能进行高速差动传输的电流驱动器电路。
在第1电流驱动器电路中，电流补偿电路，最好在共态电位与电源电位电平的差，小于所定值时，开始补偿输出电流。
这样，电流补偿电路就能在需要它对电流驱动器的输出电流进行补偿的时刻，开始补偿该输出电流。
在第1电流驱动器电路中，电流补偿电路，最好使电流只增大电流源晶体管进入非饱和区域时，输出电流的减少量。
这样，由于电流补偿电路供给电流驱动器的电流，只是其输出电流的减少量，所以能使输出电流增加到电流源晶体管在饱和区域动作时的输出电流为止。
在第1电流驱动器电路中，电流补偿电路，最好包括在电源电位电平和接地电平之间串联的多个电阻；旨在比较多个电阻的端子电位和共态电位的比较器；因比较器输入的共态电位和端子电位的大小关系发生逆转而被激活的负载晶体管；将与流过负载晶体管的电流成正比的电流，供给电流驱动器的镜像晶体管(mirror transistor)。
这样，可以通过电流补偿电路具有的比较器，比较由多个电阻确定的所定的端子电位和共态电位。即将比较器设计成在输入的端子电位与共态电位的大小关系出现逆转时，使与比较器连接的负载晶体管激活。另外，由于在被激活的负载晶体管上配备着镜像晶体管，所以与流过负载晶体管的电流成正比的电流就流过镜像晶体管。因此，如果将流过镜像晶体管的电流供给电流驱动器，就能补偿电流驱动器的输出电流。另外，可以利用比较器任意设定共态电位和要比较的端子电位。因此，如果将端子设定成和电流源晶体管进入饱和区域时的共态电位的大小相同，就能在电流源晶体管进入非饱和状态时，始终由电流补偿电路向电流驱动器提供电流。
这时，电流补偿电路最好还包括在电源电位电平和接地电平之间设置、而且与多个电阻串联的晶体管。
这样，流过多个电阻的电流，就不容易随着电源电位电平或接地电平的变动而变化。所以与只串联多个电阻的情况相比，可使端子电位比较稳定。从而能更准确地补偿电流驱动器的输出电流。
进一步，比较器最好还包括将共态电位输入给栅极的第1nMOS晶体管、将端子电位输入给栅极的第2nMOS晶体管、一端分别与第1及第2nMOS晶体管连接的第1电流源。负载晶体管由与第2电流源并联、而且一端与第1nMOS晶体管连接的pMOS晶体管构成。在将第1nMOS晶体管的源极和栅极之间的电位差作为Vgs’将第1nMOS晶体管的阈值电压作为Vt，将被第1nMOS晶体管的沟道宽及沟道长确定的常数作为β、将流过第2电流源的电流作为I，镜像晶体管的漏极电流与所述负载晶体管的漏极电流的镜像比作为α时，由镜像晶体管供给电流驱动器的电流为{β×(Vgs-Vt)2-I}×α。
这样，输入到第1NMOS晶体管的栅极的共态电位和输入到第1nMOS晶体管的端子电位的大小关系出现逆转时，由于连接着第2电流源，所以能使完全成为OFF状态的负载晶体管ON。这时，负载晶体管的漏极电流，等于从第1nMOS晶体管的漏极电流减去流过第2电流源的电流的电流量。即如果将MOS晶体管的漏极电流平方，那么负载晶体管的漏极电流就成为{β×(Vgs-Vt)2-I}。因此，在用一定的镜像比构成镜像晶体管中，由于流过负载晶体管的漏极电流的α倍的漏极电流，所以镜像晶体管的漏极电流即由镜像晶体管向电流驱动器供给的电流就成为{β×(Vgs-Vt)2-I}×α。所以，如果确定了适当的镜像比α和常数β，那么即使(Vgs-Vt)的值有变化，也能在适当的时刻，将当时变化了的电流量的α倍的电流供给电流驱动器。即能适当补偿电流驱动器的输出电流。
在第1电流驱动器电路中，最好还具有使补偿电路从电流驱动器脱开的切换开关。
这样，在本电流驱动器电路中也能实施利用共态电位的变化进行通信的传输方法。即由于电流补偿电路，按照共态电位的变化，对电流驱动器进行输出电流补偿，所以在实施所述传输方法时，电流补偿电路就会妨碍该传输方法。但如果这时还具有将电流补偿电路从电流驱动器脱开的转换开关，就能使电流补偿电路不妨碍所述传输方法。
本发明的第2电流驱动器电路，其特征在于是使电流通过在传输线路对之间连接的终端电阻，从而驱动所述传输线路对的电流驱动器电路；包括具有旨在控制流向所述传输线路对的电流的多个开关电路的电流驱动器；按照所述传输线路对的共态电位的变化，阶段性地控制所述多个开关电路的动作的电流补偿电路。
采用第2电流驱动器电路后，在电流驱动器电路中，在并联设置多个开关电路的同时，还具有按照共态电位的变化，阶段性地控制多个开关电路的动作的电流补偿电路。因此，即使施加给在电流驱动器中设置、而且旨在供给驱动传输线路对的电流的电流源晶体管的电压，随着共态电位的变化而变低时，也能通过电流补偿电路，阶段性地控制并联的多个开关电路的动作。这样，就能对电流驱动器的输出电流进行适当的补偿，换句话说，随着多个开关电路阶段性地激活下去，构成被激活的开关电路的开关元件的合计晶体管大小也阶段性地增大，所以在电流源晶体管进入非饱和区域之际，可以补充不足的电流。这样，即使是电源电位电平较低的低电压动作，也能输出稳定的差动信号。因此可以实现即使共态电位在宽范围中变化，也能高速差动传输的电流驱动器电路。另外，施加给电流源晶体管的电压非常大时，由于能使激活的开关电路减少，所以能使构成激活的开关电路的开关元件的合计晶体管大小减少。其结果，就能降低开关杂波。
在第2电流驱动器电路中，电流补偿电路，最好随着电源电位电平和共态电位的差变小，而阶段性地使所述多个开关电路动作。
这样，随着共态电位的增高，被激活的开关电路的数量也增多，所以能可靠地获得上述效果。
在第2电流驱动器电路中，电流补偿电路，最好使多个开关电路阶段性动作，从而使构成多个开关电路的开关元件中，被激活的开关元件的合计晶体管大小与所述共态电位和电源电位电平的差成为非线性变化。
这样，就能减少电流驱动器中设置开关电路的数量。这是因为当电流驱动器中设置的旨在供给驱动传输线路对的电流的电流源晶体管进入非饱和区域时，流过该电流源晶体管的电流，对共态电位和电源电位电平之差而言，是非线形变化的缘故。所以，如果能使构成被激活的开关电路的开关元件中被激活的开关元件的合计晶体管大小也同样非线形变化，就能可靠地补偿输出电流。这样，就能避免过多地设置开关电路。
在第2电流驱动器电路中，多个开关电路中的所定开关电路，最好在构成该所定开关电路的开关元件和传输线路对中的一个之间，具有串联电阻。
这样，激活具有电阻的所定的开关电路时，因为与传输线路对连接的终端电阻，和所定开关电路具有的电阻成为并联，所以能使整体的电阻值下降。从而能提高施加给旨在供给电流的电流源晶体管的电压，所以即使该电流源晶体管进入非饱和区域，也能返回饱和区域。
在第2电流驱动器电路中，构成多个开关电路的开关元件，最好由MOS晶体管构成，而且该MOS晶体管的栅电极，通过所定的电阻，与接地电平连接。
这样，构成多个开关电路的MOS晶体管(开关元件)的各栅极，就通过电阻与接地电平连接，所以可以避免开关元件因其大小的不同，而成为杂波的发生源。另外，为了向开关元件的栅电极输入信号而连接的布线较长时，由于频率和相位的关系，就会出现输入信号反射的危害。因此，如上所述，通过电阻将各栅极与接地电平连接起来后，就能降低该危害。
在第2电流驱动器电路中，构成多个开关电路的开关元件，最好由微小的MOS晶体管构成。
这样，由于构成多个开关电路的MOS晶体管(开关元件)微小化，所以从该MOS晶体管就要流出泄漏电流。因此，可以将该泄漏电流的通路，作为假设的电阻的替代物，从而能减少杂波及反射的危害。


图1是表示本发明的第1实施方式涉及的电流驱动器电路的结构图。
图2是表示构成本发明的第2实施方式涉及的电流驱动器电路的电流补偿电路结构图。
图3是表示构成本发明的第2实施方式的变形例涉及的电流驱动器电路的电流补偿电路的结构图。
图4是表示本发明的第3实施方式涉及的电流驱动器电路的结构图。
图5是表示构成本发明的第3实施方式的变形例涉及的电流驱动器电路的电流驱动器的结构图。
图6是表示构成本发明的第4实施方式涉及的电流驱动器电路的电流驱动器的结构图。
图7是以构成本发明的第4实施方式涉及的电流驱动器电路的电流驱动器中的一个开关元件为例所表示的结构图。
图8是表示现有技术的电流驱动器电路的结构图。
图中100-电流驱动器电路；101-电流驱动器；102-电流补偿电路；103-pMOS电流源晶体管；104-nMOS电流源晶体管；105-开关电路(第1开关电路)；105a-第1开关元件105b-第2开关元件；105c-第3开关元件；105d-第4开关元件；106-第1比较器；107-负载晶体管；108-镜像晶体管；109-第1电流源；110-第1nMOS晶体管；111-第2nMOS晶体管；112-第2电流源；113-第1参照电位发生电路；114-第2参照电位发生电路115-第1pMOS晶体管；116-第2pMOS晶体管；117-第2开关电路；117a-第5开关元件；117b-第6开关元件；117c-第7开关元件；117d-第8开关元件；118-第3开关电路；118a-第9开关元件；118b-第10开关元件；118c-第11开关元件；118d-第12开关元件；119a-第1逻辑电路；119b-第2逻辑电路；120-第2比较器；121-第1NOT电路；122-第2NOT电路123-第1NAND电路；124-第2NAND电路；125-第1NOR电路；126-第2NOR电路；Vdd-电源电位电平；Vss-接地电平；Vcm-共态电位；R1-第1终端电阻；R2-第2终端电阻；R3-第3终端电阻；R4-第4终端电阻；Vds-施加给pMOS电流源晶体管两端的电压；Vgs1-施加给第1nMOS电流源晶体管源-栅极间的电压；V；gs2-施加给第2nMOS电流源晶体管源-栅极间的电压；I-流向第2电流源的电流；Vref1-第1参照电位；Vref2-第2参照电位；Vref3-第3参照电位。
具体实施例方式
(第1实施方式)下面，参阅附图，对第1实施方式涉及的电流驱动器电路作一阐述。
图1是表示第1实施方式涉及的电流驱动器电路，具体地说，是表示具有电流驱动器和电流补偿电路的电流驱动器电路的电路图。
如图1所示，电流驱动器100具有电流驱动器101和电流补偿电路102。
电流驱动器101具有与电源电位电平Vdd连接的pMOS电流源晶体管103；与接地电平Vss连接的nMOS电流源晶体管104；以及开关电路105。开关电路105则由分别例如由pMOS晶体管构成的第1开关元件105a及第2开关元件105b、和分别由例如nMOS晶体管构成的第3开关元件105c及第4开关元件105d构成。另外，在第1开关元件105a及第3开关元件105c之间，以及第2开关元件105b和第4开关元件105d之间，各自与传输线路对TP/NTP中的一个连接，同时2个第1终端电阻R1的串联电路还与传输线路对TP/NTP连接。Vcm表示传输线路对TP/NTP的共态电位。
另外，电流补偿电路102，包括第1比较器106、负载晶体管107、以及镜像晶体管108。另外，第1比较器106包括与接地电平电位Vss连接的第1电流源109；源极与第1电流源109连接的第1nMOS晶体管110；以及源极与第1电流源109连接而漏极与电源电位电平Vdd连接的第2nMOS晶体管111。负载晶体管107，由源极分别与电源电位电平Vdd及第2电流源112的输入侧连接，漏极分别与第1nMOS晶体管110的漏极及第2电流源112的输出侧连接的pMOS晶体管构成。镜像晶体管108由源极与电源电位电平Vdd连接，栅极分别与负载晶体管107的栅极及漏极连接，漏极与电流驱动器101的pMOS电流源晶体管103的漏极侧连接的pMOS晶体管构成。此外，Vgs1表示第1nMOS晶体管110的源极与栅极之间的电位差，Vgs2表示第2nMOS晶体管111的源极与栅极之间的电位差，I表示流过电流源112的电流。
采用第1实施方式后，由电流驱动器101的pMOS电流源晶体管103供给的电流，通过开关电路105，流入在传输路线对TP/NTP之间连接的第1终端电阻R1后，再次通过开关电路105，被送到nMOS电流源晶体管104中。这时，第1终端电阻R1的两端(传输线路对TP/NTP之间)产生电位差。即输出具有一定振幅的信号。但是，共态电位Vcm，在包括电流驱动器电路100在内的LSI内部节点的作用下产生时，保持一定的电位；而在LSI外部节点的作用下产生时，却在较宽的范围(宽范围)内变动。共态电位Vcm向电源电位电平Vdd，的方向变动后，施加给pMOS电流源晶体管103的电压就变低，于是pMOS晶体管103进入非饱和区域。因此，通过pMOS电流源晶体管103供给的输出电流减少。可是，采用本实施方式后，在pMOS晶体管103进入非饱和区域的同时，电流补偿电路开始动作。其结果，就能适当补偿电流驱动器101的输出电流。
下面，对电流补偿电路102的动作加以详细说明。
在向构成电流补偿电路102的第1比较器106的第1nMOS晶体管110的栅极输入共态电位Vcm的同时，还向第2nMOS晶体管111的栅极输入所定的第1参照电位Vref1。第1比较器106，通过将比较这两个电位的结果，向负载晶体管107的栅极输出，从而控制负载晶体管107。具体地说，由于设计成当共态电位Vcm与电源电位电平Vdd的电位差小于一定值时，共态电位Vcm和第1参照电位Vref1的大小关系逆转。所以在逆转之际，在第2电流源112的作用下，处于完全OFF状态的负载晶体管107，就成为ON状态。因此，在使负载晶体管1070N的同时，还能使负载晶体管107所具有的镜像晶体管108也同时ON。另外，在镜像晶体管108中，流过与负载晶体管107的漏极电流成为一定的镜像比α的漏极电流的同时，该漏极电流被供给电流驱动器101的pMOS电流源晶体管103的漏极侧。此外，负载晶体管107及镜像晶体管108的阈值电压设置成为彼此相等。
所以，即使因共态电位Vcm接近电源电位电平Vdd而使pMOS电流源晶体管103进入非饱和区域，但因电流补偿电路102开始动作，所以能适当补偿电流驱动器101的输出电流。具体地说，将第1nMOS晶体管110和第2nMOS晶体管111采用彼此相同的结构后，第1nMOS晶体管110的漏极电流就成为β×(Vgs1-Vt)2，第2nMOS晶体管111的漏极电流则成为β×(Vgs2-Vt)2。式中β表示第1nMOS晶体管110和第2nMOS晶体管111由其沟道宽及沟道长等决定的常数；Vt表示第1nMOS晶体管110和第2nMOS晶体管111的阈值。因此，β×{(Vgs1-Vt)2+(Vgs2-Vt)2}的电流就流过第1电流源109。另外，负载晶体管107的漏极电流就成为{β×(Vgs1-Vt)2-I}。因此，镜像晶体管108的漏极电流就成为其α倍的{β×(Vgs1-Vt)2-I}×α。实际使用的值，具体地说，将Vgs2定为{Vdd-(26/30)×Vdd}时，如果设流向第1电流源109的电流为60μA，流向第2电流源112的电流为2μA时，那么因负载晶体管107的漏极电流就成为{β×(Vgs1-Vt)2-2μA}，所以镜像晶体管108的漏极电流就成为{β×(Vgs1-Vt)2-2μA}×α。就是说，只将这么大的电流供给电流驱动器101的pMOS电流源晶体管103的漏极侧。这样，供给电流驱动器101的电流就随着共态电压Vcm的增高而增大，同时可以通过α、β、Vt及Vref1任意设定。另外，如果决定了适当的镜像比α、常数β，那么即使(Vgs-Vt)的值随着共态电位Vcm的变动而变化时，也能在适当的时刻，将当时变化的电流量的α倍的电流供给电流驱动器101，所以能适当补偿电流驱动器101的输出电流。因此，如上所述，即使是电源电位电平Vdd较低的低电压动作，也能输出稳定的差动信号。所以能实现即使共态电位Vcm在宽范围内变动也能高速差动传送的电流电流驱动器电路。
此外，在第1实施方式中，具体地特定的电流补偿电路102的结构，也可以是其它结构，只要是可以按照共态电位Vcm的变动补偿电流驱动器101的输出电流的结构即可。
另外，在第1实施方式中，具体设定了流向第1电流源109的电流、流向第2电流源112的电流以及施加给第2NMOS晶体管111的源极与栅极之间的电压Vgs2。但最好根据制造的电流驱动器的特性任意设定。
(第2实施方式)下面，参阅附图，对第2实施方式涉及的电流驱动器电路作一阐述。
图2是表示构成第2电流补偿电路的结构图。此外，在本实施方式中的电流驱动器电路，与图1所示的第1实施方式的电流驱动器101相同，所以省略图示。另外，对于和第1实施方式的电流补偿电路102相同的电路元件等，赋予相同的符号。
如图2所示，本实施方式涉及的电流驱动器电路的特征在于将图1所示的第1实施方式的电流补偿电路102中被第2nMOS晶体管111的栅极输入的第1参照电位Vref1，通过第1参照电位发生器113发生。下面，具体加以说明。
第1参照电位发生器113由在电源电位电平Vdd和接地电平Vss之间串联的多个电阻构成。在这些多个电阻的各个电阻之间的一个端子，与第2nMOS晶体管111的栅极连接。因此，各电阻间产生的所定的端子电位，作为第1参照电位Vref1，被输入给第2nMOS晶体管111的栅极。这样，可以由端子电位中的某一个决定第1参照电位Vref1，所以能任意设定第1参照电位Vref1。因此，如果选择适当的端子电位，就能设定成在pMOS电流源晶体管103进入非饱和区域的同时，开始电流补偿电流电路102的动作。
(第2实施方式的变形例)下面，参阅附图，对第2实施方式的变形例涉及的电流驱动器电路作一阐述。
图3是表示构成第2实施方式的变形例涉及的电流驱动器电路的电流补偿电路的结构图。此外，本变形例涉及的电流驱动器电路，与图1所示的第1实施方式的电流驱动器101相同，所以省略图示。另外，在图3所示的变形例中，对和图2所示的构成第2实施方式涉及的电流驱动器电路的电流补偿电路相同的电路元件等，赋予相同的符号。
如图3所示，本变形例的特征在于对图2所示的第1实施方式中的第1参照电位发生器113进行了改良的第2参照电位发生器114。下面，具体加以说明。
采用本变形例后，第2参照电位发生器114，由在电源电位电平Vdd和接地电平Vss之间连接的多个电阻，分别与这些电阻串联的第1pMOS晶体管115及第2pMOS晶体管116构成。因此，即使电源电位电平Vdd和接地电平Vss变动时，流过第1nMOS晶体管115的电流也很稳定，所以流向电阻的电流不易变化。这样，就能使作为第1参照电位Vref1输入的端子电位更加稳定。因而能更正确地补偿电流驱动器的输出电流。
另外，采用本变形例后，第2pMOS晶体管116与多个电阻串联的同时，还能使第2pMOS晶体管116的栅电极任意变化。因此，可以控制第2pMOS晶体管116的ON/OFF。这样，如果将第2pMOS晶体管116ON时，由于产生所定的第1参照电位Vref1，按照共态电位Vcm的变化，补偿电流驱动器101的输出电流。而如果将第2pMOS晶体管116OFF时，由于电流不流向各电阻，所以第1参照电位成为接近共态电位的值。换句话说，即使共态电位发生变化，补偿电路102也不动作。即第2pMOS晶体管116起了将电流驱动器101与电流补偿电路102断开的切换开关的作用。所以，在本变形例的电流驱动器电路100中实施使共态电位变化从而进行通信的传输方法时，也能通过将电流补偿电路从电流驱动器101断开的方式，使电流补偿电路102不会妨碍进行所述传输方法。
此外，在第2实施方式的变形例中，第1pMOS晶体管115及第2pMOS晶体管116，也可以通过分别与在电源电位电平Vdd和接地电平Vss之间连接的多个电阻的端子中的至少某一个。
另外，在第2实施方式的变形例中，构成第1参照电位发生电路114的第2pMOS晶体管116，充当了将电流驱动器101与电流补偿电路102断开的切换开关的作用。但也可以设置其它元件等，将它们作为切换开关使用。
(第3实施方式)下面，参阅附图，对第3实施方式涉及的电流驱动器电路作一阐述。
图4是表示构成第3实施方式涉及的电流驱动器电路的结构图。此外，在图4所示的第3实施方式涉及的电流驱动器电路中，与图1所示的第1实施方式涉及的电流驱动器电路相同的电路元件等，赋予相同的符号。另外，在以后的说明书中，将开关电路105称作“第1开关电路105”。
如图4所示，第3实施方式涉及的电流驱动器电路100的特征在于在与构成第1实施方式涉及的电流驱动器电路100的电流驱动器电路101的第1开关电路105并联设置的第2开关电路117及第3开关电路118，和相应地在电流补偿电路102中设置的第1逻辑电路119a及第2逻辑电路119b。
具体地说，在电流驱动器101中，在第1开关电路105基础上加设了分别由4个开关元件构成的第2开关电路117和第3开关电路118。第2开关电路117由与第1开关元件105a并联的pMOS晶体管构成的第5开关元件117a；与第2开关元件105b并联的pMOS晶体管构成的第6开关元件117b；与第3开关元件105a并联的nMOS晶体管构成的第7开关元件117c；以及与第4开关元件105b并联的nMOS晶体管构成的第8开关元件117d构成。第3开关电路118的说明，与第2开关电路117的说明内容完全相同，所以不再赘述。
另一方面，在电流补偿电路102中，设置着对构成电流驱动器101的第2开关电路117的4个开关元件的动作进行控制的第1逻辑电路119a和对构成电流驱动器101的第2开关电路117的4个开关元件的动作进行控制的第2逻辑电路119b。具体地说，第1逻辑电路119a由第2比较器120、第1NOT电路121、第2NOT电路122、第1NAND电路123、第2NAND电路124、第1NOR电路125、第2NOR电路126构成。第1nMOS晶体管110的漏极侧的电位和第2参照电位Vref2被输入给第2比较器120。第2比较器120的输出信号则输入第1NOT电路121。第1NOT电路121的输出信号则输入第2NOT电路122。第1NOT电路121的输出信号和输入给第2开关元件105b的栅极的信号，输入第1NAND电路123。第1NOT电路121的输出信号和输入给第1开关元件105a的栅极的信号，输入第2NAND电路124。第2NOT电路122的输出信号和输入给第4开关元件105d的栅极的信号，输入第1NOR电路125。第2NOT电路122的输出信号和输入给第3开关元件105c的栅极的信号，输入第2NOR电路126。这样，第2开关电路117的动作受第1逻辑电路119a控制。另外，虽然省略了说明，但如图4所示，第3开关电路118的动作也受与第1逻辑电路119a相同结构的第2逻辑电路119b的控制。此外，图4所示的电流驱动器101中的NetXy(X表示任意的数字，y表示任意的字母)与电流补偿电路102中的NetXy是等电位。换句话说，这意味着将相同的信号输入给各元件。
采用第3实施方式后，除了能获得第1实施方式的电流驱动器电路的效果外，还能获得如下效果。
采用本实施方式后，通过设定，使在共态电位Vcm高于所定值时，电流补偿电路102的第1逻辑电路119a开始动作。这样能激活电流驱动器101的第2开关电路117。即第5开关元件117a和第1开关元件105a、第6开关元件117b和第2开关元件105b、第7开关元件117c和第3开关元件105c、第8开关元件117d和第4开关元件105d成为相同的ON/OFF状态。因此，共态电位Vcm朝着电源电位电平Vdd的方向变动，使共态电位Vcm高于所定值时，换句话说，施加给pMOS电流源晶体管103两端的电压Vds不高于从施加给源极和栅极的电压中减去阈值电压后的值时，就能激活第2开关电路117。因此，可以增大被激活的开关元件的合计晶体管大小。这样，由于施加给pNOS电流源晶体管103两端的电压增高，所以能补充pNOS电流源晶体管103进入非饱和区域时的不足的电流。另外，进而设定成单靠第1逻辑电路119a激活的第2开关电路117，不能使pMOS电流源晶体管103达到饱和状态时，就让第2逻辑电路119b开始动作。这样就能在激活第2开关电路117之后，又激活第3开关电路118。因此，可以获得比激活第2开关电路117更好的效果。即使是电源电位电平Vdd较低的低电压动作，也能输出稳定的差动信号，所以可以实现共态电位在宽范围中变化也能高速差动传输的电流驱动器电路。
另外，采用本实施方式后，当施加到pNOS电流源晶体管103两端的电压Vds，比施加给源—栅间的电压减去阈值电压的值大得多时，构成第1开关电路105和第2开关电路117和第3开关电路118的开关元件中被激活的开关元件的数目减少。就是说，构成被激活的开关元件的MOS晶体管的合计晶体管尺寸变小。因此，能降低开关杂波。
此外，在本实施方式中，用3级，即由第1开关电路105、第2开关电路117和第3开关电路118构成并联的开关电路。但也可以用2级或4级以上的结构。
另外，在本实施方式中，最好使被激活的开关元件的合计晶体管大小，与共态电位Vcm和电源电位电平Vdd之差为非线性变化。这样，就能减少电流驱动器101中设置的开关电路的数目。这是因为pMOS电流源晶体管103进入非饱和区域时，流入pMOS电流源晶体管103的电流，与共态电位Vcm和电源电位电平Vdd之差为非线性关系的缘故。所以，如果激活的开关元件的合计晶体管的尺寸也同样为非线性变化的话，就能准确补偿输出电流。从而能避免将开关的大小设置得过大。
另外，在本实施方式中，具体的特定的第1逻辑电路119a及第2逻辑电路119b的结构，只要是能获得上述效果的结构，也可以是其它结构。
(第3实施方式的变形例)下面，参阅附图，对第3实施方式的变形例涉及的电流驱动器电路作一阐述。
图5是表示构成第3实施方式的变形例涉及的电流驱动器电路的电流驱动器的结构图。此外，本变形例的电流补偿电路，与图4所示的第3实施方式的电流补偿电路102相同，所以省略图示。另外，在图5所示的变形例中，对和图4所示的第3实施方式的电流驱动器相同的电路元件等，赋予相同的符号。
如图5所示，第3实施方式的变形例涉及的电流驱动器电路的特征在于对构成第3实施方式的电流驱动器101的第3开关电路118进行了改良。具体地说，在开关电路中，最后被激活的开关电路，即在构成第3开关电路118的第9开关电路元件118a和第11开关电路元件118c之间，以及第10开关电路元件118b和第12开关电路元件118d之间，分别串联2个第2终端电阻R2。因此，除了能获得第3实施方式的效果外，还能获得如下效果。
采用本变形例后，通过激活第3开关电路118，使电流驱动器电路100搭载的LSI的外部的第1终端电阻R1和第2终端电阻R2成为并联。其结果，可以使总体的终端电阻值下降，所以与没有连接第2终端电阻R2时相比，能容易使pMOS电流源晶体管103达到饱和区域。
此外，在第3实施方式的变形例中，在第3开关电路118中具有第2终端电阻R2。但也可以只在第2开关电路117，或第1开关电路105中具有。
(第4实施方式)下面，参阅附图，对第4实施方式涉及的电流驱动器电路作一阐述。
图6是表示构成第4实施方式涉及的电流驱动器电路的电流驱动器的结构图。此外，本实施方式的电流补偿电路，与图4所示的第3实施方式的电流补偿电路102相同，所以省略图示。另外，在图6所示的第4实施方式涉及的电流驱动器中，对和图4所示的第3实施方式的电流驱动器相同的电路元件等，赋予相同的符号。
如图6所示，第4实施方式涉及的电流驱动器电路的特征在于对构成图4所示的第3实施方式的电流驱动器101的开关电路进行了改良。具体地说，本实施方式的开关电路的特征在于将构成第1开关电路105、第2开关电路元件117及第3开关电路元件118各开关电路元件的栅极，分别通过第3终端电阻R3，与接地电平Vss连接。因此，除了能获得第3实施方式的效果外，还能获得如下效果。
采用本实施方式后，各开关元件的栅极通过第3终端电阻R3，与接地电平连接，所以可以根据开关元件的大小，降低其成为杂波源的可能性。另外，在为了向开关元件的栅极输入信号而使连接布线变长时，由于频率和相位的关系，会出现信号反射的危害，通过第3终端电阻R3，与接地电平连接后，就能减少该危害。
此外，在第4实施方式中，将第3终端电阻R3与所有的开关元件连接。但也可以不与所有的开关元件连接。
(第4实施方式的变形例)下面，参阅附图，对第4实施方式的变形例涉及的电流驱动器电路作一阐述。
图7是表示构成第4实施方式的变形例涉及的电流驱动器电路的电流驱动器的结构图，特别是表示以构成第1开关电路105的第1开关电路元件105a为例的结构图。此外，在图7所示的本变形例的电流驱动器中，与图6所示的第4实施方式的电流驱动器相同的电路元件等，赋予相同的符号。
如图7所示，第4实施方式的变形例涉及的电流驱动器电路的特征在于构成图6所示的第4实施方式的电流驱动器101中的第1开关电路105的第1开关电路元件105a。
采用本变形例后，构成第1开关电路105的第1开关元件105a的栅极和漏极，通过第4终端电阻R4连接。但是，这个第4终端电阻R4，意味着假设的终端电阻R4。即意味着利用从第1开关元件105a的栅极流出的泄漏电流的泄漏通路，假设与第4终端电阻R4连接。所以，如果将MOS晶体管微小化，以取代连接图6所示的第4实施方式的电流驱动器101那样的第3终端电阻R3，使泄漏电流流向充当开关元件的MOS晶体管的栅极，就能作出图7所示的假设的终端电阻R4。这样就能可靠地获得采用第4实施方式所能获得的效果。
此外，在第4实施方式的变形例中，以构成第1开关电路105的第1开关元件105a为例进行了说明。但其它开关元件也同样可以微小化。
利用本发明的第1电流驱动器电路后，将电流补偿电路设计成与跟电源电位电平连接的电流源晶体管的输出侧结合在一起，同时按照传输线路对的共态电位的变化，补偿电流驱动器的输出电流。因此，即使共态电位增高，电流源晶体管进入非饱和区域时，换言之，即使电流驱动器的输出电流减少时，也能由电流补偿电路向电流驱动器供给电流，所以能适当地补充输出电流。因此，即使是电源电位电平较低的低电压动作，也能输出稳定的差动信号，所以可以实现即使共态电位在宽范围中变化，也能高速差动转输的电流驱动器电路。
采用本发明的第2电流驱动器电路后，在电流驱动器上，并联设置多个开关电路的同时，还具有按照共态电位的变化，阶段性地控制多个开关电路的动作的电流补偿电路。因此，即使施加到电流驱动器中设置的、供给旨在驱动传输线路对的电流的电流源晶体管的电压，随着共态电位的变化而变低时，也能利用电流补偿电路，阶段性地控制并联的多个开关电路的动作，所以能适当地补偿电流驱动器的输出电流。换言之，使多个开关电路阶段性地激活下去，就能使构成被激活的开关电路的开关元件的合计晶体管大小也阶段性地变大，所以能在电流源晶体管进入非饱和区域之际，补充不足的电流。这样，就能补偿电流驱动器的输出电流。因此，即使是电源电位电平较低的低电压动作，也能输出稳定的差动信号，从而能实现即使共态电位变化成宽范围也能高速差动传递的电流驱动器电路。另外，施加给电流源晶体管的电压较大时，由于能减少激活的开关电路，所以能减少构成被激活的开关电路的开关元件的合计晶体管尺寸。其结果就能降低开关杂波。
权利要求
1.一种电流驱动器电路，是通过使电流流过在传输线路对之间连接的终端电阻从而驱动所述传输线路对的电流驱动器电路，其特征在于包括具有与电源电位电平连接的电流源晶体管，而且与所述传送线路对结合的电流驱动器；和与所述电流源晶体管的输出侧结合，而且根据所述传输线路对的共态电位，补偿所述电流驱动器的输出电流的电流补偿电路。
2.如权利要求1所述的电流驱动器电路，其特征在于所述电流补偿电路，在与所述电流源晶体管连接的所述电源电位电平和所述共态电位的差，小于所定值时，开始所述输出电流的补偿。
3.如权利要求1所述的电流驱动器电路，其特征在于所述电流补偿电路，使电流只增大在所述电流源晶体管进入非饱和区域时的所述输出电流的减少量。
4.如权利要求1所述的电流驱动器电路，其特征在于所述电流补偿电路包括在所述电源电位电平和接地电平之间串联的多个电阻；旨在比较所述多个电阻的端子电位与所述共态电位的比较器；因输入所述比较器的所述共态电位与所述端子电位的大小关系发生逆转而被激活的负载晶体管；以及将与流过所述负载晶体管的电流成正比的电流，供给电流驱动器的镜像晶体管。
5.如权利要求4所述的电流驱动器电路，其特征在于所述电流补偿电路，还包括设置在所述电源电位电平和所述接地电位电平之间、而且与所述多个电阻串联的晶体管。
6.如权利要求4所述的电流驱动器电路，其特征在于所述比较器包括栅极被输入了所述共态电位的第1nMOS晶体管；栅极被输入了所述端子电位的第2nMOS晶体管；以及一端分别与所述第1及第2nMOS晶体管连接的第1电流源，所述负载晶体管由与第2电流源并联而且一端与所述第1nMOS晶体管连接的pMOS晶体管构成，在设所述第1nMOS晶体管的源极和栅极之间的电位差为Vgs，所述第1nMOS晶体管的阈值电压为Vt，被所述第1nMOS晶体管的沟道宽及沟道长确定的常数为β、流过所述第2电流源的电流为I，所述镜像晶体管的漏极电流与所述负载晶体管的漏极电流的镜像比为α时，则由所述镜像晶体管供给所述电流驱动器的电流为{β×(Vgs-Vt)2-I}×α。
7.如权利要求1所述的电流驱动器电路，其特征在于还具有使所述补偿电路从电流驱动器脱开的切换开关。
8.一种电流驱动器电路，是通过使电流流过在传输线路对之间连接的终端电阻，从而驱动所述传输线路对的电流驱动器电路，其特征在于包括具有旨在控制流向所述传输线路对的电流的多个开关电路的电流驱动器；和按照所述传输线路对的共态电位的变化，阶段性地控制所述多个开关电路的动作的电流补偿电路。
9.如权利要求8所述的电流驱动器电路，其特征在于所述电流补偿电路，随着电源电位电平和所述共态电位的差变小，而阶段性地使所述多个开关电路动作。
10.如权利要求8所述的电流驱动器电路，其特征在于所述电流补偿电路，使所述多个开关电路阶段性动作，从而使构成所述多个开关电路的开关元件中被激活的开关元件的合计晶体管尺寸，与所述共态电位和电源电位电平的差成为非线性变化。
11.如权利要求8所述的电流驱动器电路，其特征在于所述多个开关电路中的所定开关电路，在构成该所定开关电路的开关元件与所述传输线路对中的一方之间，具有串联电阻。
12.如权利要求8所述的电流驱动器电路，其特征在于构成所述多个开关电路的开关元件，由MOS晶体管构成，而且该MOS晶体管的栅电极，通过所定的电阻，与接地电平连接。
13.如权利要求8所述的电流驱动器电路，其特征在于构成所述多个开关电路的开关元件，由微小的MOS晶体管构成。
全文摘要
一种电流驱动器电路，将按照传输线路对(TP/NTP)的共态电位(Vcm)的变化补偿电流驱动器(101)的输出电流的电流补偿电路(102)，结合在电流驱动器(101)的pMOS电流源晶体管(103)和开关电路(105)之间。实现了在差动传输电流驱动器中，即使共态电位在较宽范围的电位(宽范围)中变化，也能高速差动传输。
文档编号H03K17/14GK1523759SQ20041000527
公开日2004年8月25日 申请日期2004年2月17日 优先权日2003年2月18日
发明者小松义英 申请人:松下电器产业株式会社