专利名称：具有不均等工作时限的管线式模/数转换器的制作方法
技术领域：
本发明有关于一种模/数转换器，且特别是有关于一种具管线式结构的模/数转换器。
背景技术：
模/数转换器(Analog to Digital Conversion)成为一种将模拟信号转换成数字形式的一种过程。而决定数字信号的值指的是将部分模拟信号定量化(quantize)，简称量化。目前使用于工作频率较高且应用范围广泛的模/数转换器(Analog to Digital Conversion，ADC)类型为管线式(Pipelinde)模/数转换器。管线式模/数转换器特别用于必须要求高速、高解析度之处。因此常用于电信用途，像数字视频传输信号、多种数字传输线等。
图1所示为常规技术的管线式模/数转换器的方块图。请参照图1，管线式模/数转换器由多级(stage)的转换电路100、106、108与解码器(decoder)105耦接而成，每一级转换电路100中的模/数子转换器(Analog to Digital SubConverter，ADSC)110将从前一级取得的模拟信号101取样(sample)闩锁以及量化，产生数字位信号103。然后，已量化的数字位信号103再利用乘数/模转换器(Multiply Digital to Analog Converter，MDAC)115依据参考电压(Vref)再次转换还原成已转换的模拟信号116。利用减法器118，将先前的模拟信号101减去已转换的模拟信号116得到剩余的模拟信号117。此剩余的模拟信号117经由放大器(Amplifier)放大成模拟信号104，并且传送到下一级。每一级将会一直经由此管线向下重复此程序，以执行模/数转换。第一级转换电路106所产生的数字位信号107即为所要转换的模拟信号的最高有效位(mostsignificant bit，MSB)，亦即二进制数中最左边的位，对于模/数转换的二进位数字影响最大。最后一级(第n级)转换电路108所产生的数字位信号109即为所要转换的模拟信号的最低有效位(least significant bit，LSB)，亦即二进制数中最右边的位。
当此模拟信号在第一级转换电路106已经处理完毕时，剩余的模拟信号将会直接输入至第二级作处理，而第一级便能够处理新输入的模拟信号，并依此类推至以下的每一级。每级转换电路100的数字位信号103均会传递至解码器105，则当模拟信号一级一级连续不断的将数字位信号103传输至最后一级转换电路108时，解码器105会收集并整理每一级转换电路100、106、108所产生的每一个数字位信号103、107、109，而产生与初始输入的模拟信号相对应的最终的数字信号150。因为每一级转换器仅解析一个位就将结果输入到下一级，则前一级的转换器均在准备解析下一个模拟取样。若此管线式模/数转换器为取样N位的模拟信号，则当第一级模拟取样完成量化时，必须经过(N/2)+1个时限(timg)周期后，每一个模拟取样才会完成量化。
在常规技术中，可靠且有效的管线式操作使用非重叠(non-overlapping)的时限(timing)信号。图2是常规技术的管线式模/数转换器的部分时序图。图2仅显示出图1的转换电路100的时序图，其他关于图1的解码器105等时序并未绘出。请同时参考图1与图2，其中A(n)表示一部分的模拟信号，A(n)的虚线箭头指的是此一部分的模拟信号从上一级的转换电路传送至下一级的转换电路的路径，T表示为一个时限周期，nT表示目前位于第几个时限周期中。每一级转换电路100的时限周期中，均具有两种时间-取样时限与放大时限。取样时限指的是转换电路100中的ADSC 100作取样闩锁并且量化上一级传送的剩余的模拟信号101以产生数字位信号103所花费的时间。而放大时限指的是将数字位信号103传送予MDAC 115进行处理、闩锁并量化后产生模拟信号116，再将上一级转换电路传送的模拟信号101利用减法器118减去模拟信号116而产生模拟信号117，并且将模拟信号117利用放大器120放大输出成模拟信号104所花费的时间。
非重叠(non-overlapping)的时间信号将时限周期的一半作为取样时限，时限周期的另一半则为放大时限，也就是每一段的取样时限与时限周期均等长，而放大时限加上取样时限则为一个时限周期。因此，放大时限与取样时限的时间长度均为T/2。以A(n)的模拟信号的传送路径为例，此信号于nT时序时，A(n)正经由第(j)级转换电路100的MDAC 115的信号处理与放大器120的放大输出，第(j+1)级转换电路100的ADSC 110也于此时接收第(j)级转换电路100的放大器120的放大输出的模拟数据A(n)，因此由第(j)级的放大时限跳至第(j+1)级的取样时限。于nT+T/2时序时，第(j+1)级转换电路100将此A(n)信号作MDAC 115的信号处理与放大器120的放大输出，第(j+2)级转换电路100的ADSC 110也于此时接收第(j+1)级转换电路100的放大器120的放大输出的模拟数据A(n)。以上述步骤依序向下一级的转换电路致能。
如前述常规的管线式模/数转换器，在转换电路100的时限周期的放大时限中，因一部分的时间花费在MDAC 115的信号处理上，而另一部分的时间花费在放大器120的输出模拟信号上。但取样时限仅仅于放大器104输出模拟信号后，取样、量化的信号方为有效，若利用常规技术的非重叠时间信号，则在取样时限时必定会等待上一级的MDAC 115处理信号转换而白白浪费时间，放大器120也因为这段时间无意义的处于致能状态，而耗损了无谓的电能。
发明内容
本发明的目的就是在提供一种具有不均等工作时限(work timing)的管线式模/数转换器，利用降低取样时限(timg)，并相对增加放大时限(timg)以增加模/数转换效率，以及减少模/数转换时耗费的电能。
本发明的另一目的是提供一种具有不均等工作时限的管线式模/数转换方法，利用降低取样时限，并相对增加放大时限，以增加模/数转换效率，以及减少模/数转换时耗费的电能。
本发明提出一种具有不均等工作时限的管线式模/数转换器，用来取得模拟信号以产生相对应的数字信号，此管线式模/数转换器包括多级的转换电路与解码器。每一级的转换电路包括模/数子转换器、乘数/模转换器、减法器、以及放大器。模/数转换器于取样时限中，取得上一级转换电路产生的模拟信号，闩锁并产生数字位信号。之后，将此数字位信号利用乘数/模转换器依据参考电压来产生第二模拟信号。将上一级的转换电路产生的模拟信号经由减法器减去乘数/模转换器产生的第二模拟信号，以产生一第三模拟信号。最后，利用放大器，放大此第三模拟信号而产生模拟信号，并将模拟信号传送至下一级的转换电路，并且持续传送模拟信号往下一级的转换电路直到转换完成。其中，乘数/模转换器、减法器、以及放大器的运作时间经过此放大时限，运个放大时限与模/数子转换器内的取样时限相比之下的时间较长。而解码器则取得全部的转换电路内的模/数子转换器产生的数字位信号，并产生相对应模拟信号的数字信号。
依照本发明的较佳实施例所述具有不均等工作时限的管线式模/数转换器，上述的放大时限的时间为取样时限的时间的三倍。
依照本发明的较佳实施例所述具有不均等工作时限的管线式模/数转换器，上述的每一个模/数子转换器可解析1位的位数。
依照本发明的较佳实施例所述具有不均等工作时限的管线式模/数转换器，上述的每一个模/数子转换器可解析1.5位的位数。
本发明提出另一种具有不均等工作时限的管线式模/数转换方法，具有下列步骤经过一个取样时限，在取样时限中，取得上一级输入的模拟信号以转换乘数位信号。其次，经过一个放大时限，在放大时限中，取得转换后的数字位信号，将转换后的数字位信号依据一参考电压以产生第二模拟信号，将上一级输入的模拟信号减去第二模拟信号以产生第三模拟信号，最后再将第三模拟信号放大输入至下一级成为下一级的模拟信号。其中，放大时限的时间长度大于取样时限的时间长度。反复经过取样时限以及放大时限，以重复上述步骤直至数/模转换完成。
依照本发明的较佳实施例所述具有不均等工作时限的管线式模/数转换方法，上述的放大时限的时间为取样时限的时间的三倍。
依照本发明的较佳实施例所述具有不均等工作时限的管线式模/数转换方法，上述的每一级于取样时限中转换的数字位信号为解析1位的位数。
依照本发明的较佳实施例所述具有不均等工作时限的管线式模/数转换方法，上述的每一级于取样时限中转换的数字位信号为解析1.5位的位数。
本发明因利用降低取样时限的时间长度，相对提高放大时限的长度，将放大时限中的MDAC处理信号时段不与下一阶转换电路的取样时限重叠，而大幅降低时间的浪费，也由于整个时限周期的缩减，更增加模/数转换的效率。也因为降低取样时限的时间长度，消耗电能也因此降低许多。对于提升管道式模/数转换器的效率与降低电能消耗有很大的功效。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，详细说明如下。
图1所示为常规技术的管线式模/数转换器的方块图。
图2是常规技术的管线式模/数转换器的部分时序图。
图3是依照本发明一较佳实施例所示的一种管道式模/数转换器的部分时序图。
主要元件符号说明100转换电路101、104、116、117模拟信号103数字位信号105解码器110模/数转换器115乘数/模转换器118减法器120放大器150数字信号具体实施方式
常规技术的管道式模/数转换器内的转换电路的时限周期的放大时限中，因大部分的时间花费在MDAC的信号处理，而另一小部分的时间花费在放大器的输出模拟信号上，MDAC与放大器同时为开启状态。但取样时限致能期间，仅仅于上一级的放大器输出模拟信号时所取样、量化的信息方为正确可用，上一级的MDAC作信号处理时的取样却不能够使用。常规技术的时限周期于取样时限时必定会等待上一级的MDAC处理信号转换而白白浪费时间，SADC因此在这段时间内无意义的处于致能状态，而耗损了无谓的电能。本发明利用缩短取样时限，相对的增长放大时限，可有效的增加模/数转换效率。
在此列举一个较佳实施例以说明本发明，图3是依照本发明一较佳实施例所绘示的一种管道式模/数转换器的部分时序图。图3仅显示出管道式模/数转换器的转换电路的时序图，其他关于管道式模/数转换器的解码器等时序并未绘出。本实施例的方块图与常规技术的方块图相同。于本实施例中因演算法的不同，因此每级解析的位数为1位或1.5位。若使用1.5位的每一级转换电路，则每级的输出可能为1、0、或-1，并依据以下方程式计算出输出Dj:Vj+1＝2×Vj-Dj×Vref，Vref为数字信号的参考电压。若使用1位的每一级转换电路，则每级的输出可能为1或0。请同时参照图1与图3，其中A(n)表示一部分的模拟信号，A(n)的虚线箭头指的是此一部分的模拟信号从上一级的转换电路传送至下一级的转换电路的路径，T表示为一个时限周期。每一级转换电路100的时限周期中，均具有两种时间-取样时限与放大时限。取样时限指的是转换电路100中的ADSC 110作取样闩锁并且量化上一级传送的剩余的模拟信号101以产生数字位信号103所花费的时间。而放大时限指的是将数字位信号103传送予MDAC 115作处理并量化后产生模拟信号116，再将上一级转换电路传送的模拟信号101利用减法器118减去模拟信号116而产生模拟信号117，并且将模拟信号117利用放大器120放大输出成模拟信号104所花费的时间。
取样时限于本实施例中为时限周期的25％，也就是T/4，放大时限于本实施例中为时限周期的75％，也就是3T/4，其中放大时限由于MDAC 115信号处理的时间较久，因此给予较长的时限周期。以A(n)的模拟信号的传送路径为例，此信号A(n)于取样时限中，经过T/4的时间，由第(j)级转换电路100内的ADSC 110中从第(j-1)级转换电路100(未示出)取样得之，并且产生数字位信号103。于放大时限的3T/4的时间中，第(j)级转换电路100内的MDAC 115将数字位信号103转换成模拟信号116，并利用减法器118将A(n)的残余的模拟信号101减去模拟信号116。再将放大器120致能并放大输出模拟信号117而产生模拟信号104，之后，进入第(j+1)级转换电路的取样时限中，第(j+1)级转换电路100内的ADSC 110开始取得上一级产生的模拟信号，并且将此模拟信号闩锁量化，以产生数字位信号103。于第(j+1)级的放大时限的3T/4的时间中，第(j+1)级转换电路100内的MDAC 115于这段时间将数字位信号103转换成模拟信号116，并利用减法器118将A(n)的残余的模拟信号101减去模拟信号116。再将放大器120致能并放大输出模拟信号117而产生模拟信号104，之后再进入第(j+2)级转换电路的取样时限。如此重复不断持续下去，直到此模/数转换完成为止。
另，非理想化的MDAC包括有限的操作放大增益、有限的安定时间、与电容匹配，以上能够用下列的方程式表示Vrcs＝G*(Vin-VDAC)G=(1+CSCF)×(1-e-tτ)×11+1A×f]]>其中，(1+Cs/CF)为电压增益项，第二括弧内的指数项为单一极点操作的放大器的安定时间(T为SC增益的时间常数，此时间常数为操作型放大器开路-3dB的带宽，并用以决定反馈因子)，第三项与有限的操作增益A与反馈因子f有关。操作型放大器开路-3dB的带宽的处理必须依据最大的单一传输带宽，并且会在放大器相位中消耗十分多的能量去构成、维持操作型放大器的开路带宽以达到最大的单一传输带宽来安定输出要求。本实施例的放大器以单极点的操作型放大器来设计之。在200M取样/每秒的操作中，每两个非覆盖相位间必须小于2.5ns，所以操作型放大器开路带宽必须要求至1.2GHz已安定于8位解析的0.5位容错。而在同样要求下，本发明只需要求至800MHz，如此一来即可达到此要求，更可以节省电能。
综上所述，本发明因利用降低取样时限的时间长度，相对提高放大时限的长度，将放大时限中的MDAC处理信号时段不与下一阶转换电路的取样时限重叠，而大幅降低时间的浪费，也由于整个时限周期的缩减，更增加模/数转换的效率。也因为降低取样时限的时间长度，消耗电能也因此降低许多。对于提升管道式模/数转换器的效率与降低电能消耗有很大的功效。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求书所限定的范围为准。
权利要求
1.一种具有不均等工作时限的管线式模/数转换器，用以取得一模拟信号，以产生相对应的一数字信号，包括多个级转换电路，每一个该级转换电路包括一模/数转换器，经过一取样时限，以取得上一级的该级转换电路产生的该模拟信号，并产生一数字位信号；一乘数/模转换器，以取得该模/数子转换器产生的一数字位信号，并将该数字位信号依据一参考电压以产生一第二模拟信号；一减法器，取得上一级的该级转换电路产生的该模拟信号以及该乘数/模转换器产生的该第二模拟信号，将该上一级的该级转换电路产生的该模拟信号减去该乘数/模转换器产生的该第二模拟信号，以产生一第三模拟信号；以及一放大器，以取得该减法器产生的该第三模拟信号，并放大输出该模拟信号以传送至下一级的该级转换电路中，其中该乘数/模转换器、该减法器、以及该放大器的运作时间为一放大时限，该放大时限与该取样时限相比之下时间较长；以及一解码器，其取得该多个转换电路内的该多个模/数子转换器产生的该多个数字位信号，并产生相对应的该模拟信号的一数字信号。
2.如权利要求1所述的具有不均等工作时限的管线式模/数转换器，其中该放大时限的时间为该取样时限的时间的三倍。
3.如权利要求1所述的具有不均等工作时限的管线式模/数转换器，其中每一个该多个模/数子转换器解析1位的位数。
4.如权利要求1所述的具有不均等工作时限的管线式模/数转换器，其中每一个该多个模/数子转换器解析1.5位的位数。
5.一种具有不均等工作时限的管线式模/数转换方法，包括下列步骤经过一取样时限，于取样时限中，取得上一级输入的一模拟信号以转换成一数字位信号；经过一放大时限，于放大时限中，取得转换后的该数字位信号，将转换后的该数字位信号依据一参考电压以产生一第二模拟信号，将上一级输入的该模拟信号减去该第二模拟信号以产生一第三模拟信号，最后再将该第三模拟信号放大输入至下一级成为该模拟信号。其中，该放大时限的时间长度大于该取样时限的时间长度；以及反复经过该取样时限以及该放大时限，以重复上述步骤直至数/模转换完成。
6.如权利要求5所述的具有不均等工作时限的管线式模/数转换方法，其中该放大时限的时间为该取样时限的时间的三倍。
7.如权利要求5所述的具有不均等工作时限的管线式模/数转换方法，其中每一级于取样时限中转换该数字位信号为解析1位的位数。
8.如权利要求5所述的具有不均等工作时限的管线式模/数转换方法，其中每一级于取样时限中转换该数字位信号为解析1.5位的位数。
全文摘要
一种具有不均等工作时限的管线式模/数转换器，包括多个转换电路与解码器。每个转换电路包括模/数子转换器、乘数/模转换器、减法器、以及放大器。其中，模/数子转换器的运作时间为取样时限，乘数/模转换器、减法器、以及放大器的运作时间为放大时限，放大时限与取样时限相比之下较长。解码器取得转换电路内的模/数子转换器产生的数字位信号，并产生数字信号。
文档编号H03M1/12GK1764072SQ20041008695
公开日2006年4月26日 申请日期2004年10月20日 优先权日2004年10月20日
发明者王惠琪 申请人:联华电子股份有限公司