专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及一种在由多个源极和基板分离的MOS晶体管构成的各种半导体集成电路中，抑制其动作速度离差的技术。
背景技术：
由MOS晶体管构成的半导体集成电路，伴随着制造工艺的精细化而导致晶体管耐压能力的下降，以及从节电的需要出发要求能在更低的电压中动作。可是，一般地说，由于晶体管的临界值电压、氧化膜厚、迁移率、加工精度这些制造工艺的离差以及环境温度的变化等，愈是进行低电压动作，半导体集成电路的动作速度离差就愈大。这种动作速度离差，引起半导体集成电路的合极率下降，带来制造成本的增加。
作为降低由制造工艺造成的临界值电压的离差的方法，例如，有特开平9-129831号公报揭示的晶体管的基板电压控制技术。该技术是通过控制MOS晶体管的基板电位，使临界值电压接近预先设定的电压值。
公式1表示出MOS晶体管的临界值电压Vt和基板电位Vb的系。
Vt＝Vto+γ(√(α-Vb))…(公式1)在所述公式1中，Vto、α、γ是与制造工艺的理想结果对应的常数。Vb是MOS晶体管的源极和基板的电压差，称作“基板电位”。由公式1可知如果将基板电位Vb控制成负电压，临界值电压Vt就增大；而如果将基板电位Vb控制成正电压，临界值电压Vt就减小。现在使用图14，简述临界值电压Vt的离差与基板电位Vb的控制电压的关系。首先分析对于临界值电压Vt的离差范围为(V1-～V1+)来说，将临界值电压Vt控制成全都成为所定值V1时的情况。这时，如果在临界值电压Vt为所定值V1时将基板电位Vb设定为0V；为离差下限值V1-时将基板电位Vb设定为V-(V)；为离差上限值V1+时将基板电位Vb设定为V+(V)。那么，就能将临界值电压Vt调整成所定值V1。作为电路结构，只要反馈控制基板电位Vb，以便作为基准电压生成所定值V1，使MOS晶体管的临界值电压Vt，成为该所定值V1即可。
这样，根据所述的现有技术，采用在此展示的结构后，可以抑制临界值电压Vt的离差。
可是，采用MOS晶体管的半导体集成电路的动作速度离差，除了这种临界值电压Vt外，还会由氧化膜厚、迁移率、加工精度这些制造工艺的离差以及半导体集成电路的环境温度的变化以及动作电源电压的精度离差而造成。
下面，简述MOS晶体管电路的动作速度离差。
MOS晶体管电路的动作速度(延迟时间)可用公式2表示。
τ＝C·Vdd/Ids…(公式2)在所述公式2中，τ是逻辑门等MOS晶体管电路的延迟时间，C是负载电容，Vdd是MOS晶体管电路的动作电源电压，Ids是在该动作电源电压之下的MOS晶体管电路的饱和电流值。所以，为使MOS晶体管电路的动作速度一定，抑制Ids的离差，就成为一个重要课题。
然而，一般地说，MOS晶体管电路的饱和电流值的计算式，可用公式3表示。
Ids＝(1/2)μCox(W/L)(Vdd-Vt)2…(公式3)在所述公式3中，Ids是MOS晶体管的饱和电流值，μ是迁移率，Cox是单位面积的栅极电容，W是栅极宽、L是栅极长、Vdd是MOS晶体管电路的动作电源电压，Vt是MOS晶体管的临界值电压。
由公式3可知作为造成MOS晶体管的饱和电流Ids离差的主要原因，除了临界值电压Vt的离差之外，还有离子注入量精度造成的迁移率μ的离差、栅极氧化膜厚精度造成的栅极电容Cox的离差、加工精度造成的W/L的离差等，还可以举出动作时的环境温度造成的临界值电压Vt的变动及迁移率μ的变动。
在此，使用图13(a)、(b)及(c)，讲述各种离差引起的MOS晶体管的饱和电流Ids的变动。
图13(a)表示在公式3中只有临界值电压Vt变动时的动作电源电压Vdd与MOS晶体管的饱和电流Ids的特性。对于所定的中电压的临界值电压Vt来说，临界值电压Vt较大时，曲线向动作电源电压Vdd的正方向移动，在动作电源电压Vdd作用下MOS晶体管的饱和电流Ids值减小。另一方面，反之，临界值电压Vt较小时，曲线向动作电源电压Vdd的负方向移动，在动作电源电压Vdd作用下MOS晶体管的饱和电流Ids增大。
图13(b)是在所述公式3中的值μCox(W/L)变动时的动作电源电压Vdd与MOS晶体管的饱和电流Ids的特性。对于中等程度的值μCox(W/L)来说，值μCox(W/L)较大时，抛物线的斜率增大，在动作电源电压Vdd作用下MOS晶体管的饱和电流Ids值增大。另一方面，反之，值μCox(W/L)较小时，抛物线的斜率变小，在动作电源电压Vdd1作用下MOS晶体管的饱和电流Ids值减少。
图13(c)表示在环境温度变动时的动作电源电压Vdd与MOS晶体管的饱和电流Ids的特性。在所述公式3中，迁移率μ及临界值电压Vt，具有温度特性，一般地说，温度增高后，迁移率μ及临界值电压Vt都要减少。这样，在比较高的动作电源电压Vdd1的影响下，温度增高后，迁移率μ减少的影响变大，所以MOS晶体管的饱和电流Ids增大。可是，在比较低的动作电源电压Vdd2的影响下，温度增高后，临界值电压Vt减少的影响变大，所以MOS晶体管的饱和电流Ids增大。这样，对于温度变动而言，饱和电流值Ids就由于动作电源电压值Vdd的差异而表现出相反的特性。
对于所定的中电压的临界值电压Vt来说，临界值电压Vt较大时，曲线向动作电源电压Vdd的正方向移动，在动作电源电压Vdd作用下值减小。另一方面，反之，临界值电压Vt较小时，曲线向动作电源电压Vdd的负方向移动，在动作电源电压Vdd作用下MOS晶体管的饱和电流Ids增大。
因此，我们可以知道MOS晶体管的饱和电流Ids的特性，除了临界值电压之外，还有诸多因素造成其离差，仅靠所述现有技术公布的抑制临界值电压的离差的技术，并不能充分抑制MOS晶体管的动作速度离差。
发明内容
基于以上原因，本发明的目的，是在半导体集成电路中，不仅抑制临界值电压Vt，而且还有效地抑制例如迁移率μ、单位面积的栅极电容Cox、栅极宽W与栅极长L之比W/L的变动等MOS晶体管的制造工艺的离差，以及尽管在动作时环境温度发生变化，但也能有效地抑制具有MOS晶体管的主电路的动作速度的离差，提高半导体集成电路的合格率，以及提高动作速度规格。
为了达到所述的目的，在本发明中，将构成主回路的MOS晶体管实际饱和电流值其本控制为一定值，抑制该离差本身，从而提高半导体集成电路的动作速度规格。
具体地说，本发明的半导体集成电路，包括由多个源极电位和基板电位分离的MOS构造的晶体管构成，接受所定动作电源电压后动作的主电路，和控制构成所述主电路的各MOS晶体管的基板电位的控制电路。所述基板电位控制电路，设定在所述主电路的所述动作电源电压值之下的所述MOS晶体管的目标饱和电流值，控制所述主电路的各MOS晶体管的基板电位，以便使在所述主电路的所述动作电源电压值之下的所述MOS晶体管的实际饱和电流值与所述目标饱和电流值一致。
本发明的特征在于在所述半导体集成电路中，在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述主电路的MOS晶体管的目标饱和电流值，与所述动作电压范围内的动作电源电压值具有比例关系。
本发明的特征在于在所述半导体集成电路中，在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述主电路的MOS晶体管的目标饱和电流值，与所述动作电压范围内的动作电源电压值具有1次函数的关系。
本发明的特征在于在所述半导体集成电路中，所述主电路，具有多个动作电源电压范围；所述主电路的MOS晶体管的目标饱和电流值，在所述主电路的各动作电源电压范围的每一个中，与动作电压范围内的动作电源电压值具有1次函数的关系。所述目标饱和电流值和动作电源电压值的1次函数的关系，在各动作电源电压范围的每一个中都互不相同。
本发明的特征在于在所述半导体集成电路中，所述基板电位控制电路，在构成所述主电路的MOS晶体管中，控制nMOS晶体管的基板电位或pMOS晶体管的基板电位。
本发明的半导体集成电路，包括由多个源极电位和基板电位分离的MOS构造的晶体管构成，接受所定动作电源电压后动作的主电路；和控制构成所述主电路的各MOS晶体管的基板电位，以便使在所述主电路的所述动作电源电压值之下的所述MOS晶体管的实际饱和电流值与目标饱和电流值一致的控制电路。所述基板电位控制电路包括恒电流发生电路，内置MOS晶体管、具有按照所述内置MOS晶体管的基板电位变化的电流一电压变换特性、将所述恒电流发生电路发生的恒电流值变换成电压值的电流一电压变换电路，控制所述电流一电压变换电路的基板电位、以便使由所述恒电流发生电路变换的恒电流值与所述主电路的所定动作电源电压值相等的差动反大电路；将构成所述主电路的各MOS晶体管的基板电位，控制成与受所述差动反大电路控制的所述电流一电压变换电路的基板电位相等。
本发明的特征在于在所述半导体集成电路中，在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述恒电流发生电路的恒电流值，与所述动作电压范围内的动作电源电压值具有比例关系。
本发明的特征在于在所述半导体集成电路中，在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述恒电流发生电路的恒电流值，与所述动作电压范围内的动作电源电压值具有1次函数的关系。
本发明的特征在于在所述半导体集成电路中，所述主电路，具有多个动作电源电压范围；所述恒电流发生电路的恒电流值，在所述主电路的各动作电源电压范围的每一个中，与动作电压范围内的动作电源电压值具有1次函数的关系；所述恒电流发生电路的恒电流值和动作电源电压值的1次函数的关系，在各动作电源电压范围的每一个中都互不相同。
本发明的特征在于在所述半导体集成电路中，所述恒电流发生电路，发生多种恒电流值，从该多种恒电流值中选择1个后输出。
本发明的特征在于在所述半导体集成电路中，所述恒电流发生电路，以离差比例小于构成所述主电路的MOS晶体管的实际饱和电流值的离差比例，发生恒电流。
本发明的特征在于在所述半导体集成电路中，所述恒电流发生电路，具有减小发生的恒电流值的离差的调整电路。
本发明的半导体集成电路，包括由多个MOS构造的晶体管构成，接受动作电源电压后动作的主电路；控制给予所述主电路的动作电源电压的电源电压控制电路；所述电源电压控制电路，设定所述主电路的MOS晶体管的目标饱和电流值，控制给予所述主电路的动作电源电压的电压值，以便使所述主电路的MOS晶体管的实际饱和电流值与所述目标饱和电流值一致。
本发明的特征在于在所述半导体集成电路中，所述主电路的MOS晶体管的目标饱和电流值，是在构成所述主电路的MOS晶体管中，nMOS晶体管的目标饱和电流值、pMOS晶体管的目标饱和电流值或该nMOS及pMOS晶体管的两的平均值。
本发明的特征在于在所述半导体集成电路中，所述主电路的MOS晶体管的目标饱和电流值，与给予所述主电路的动作电源电压具有1次函数的关系。
本发明的特征在于在所述半导体集成电路中，所述主电路，具有多个动作电源电压范围；所述主电路的MOS晶体管的目标饱和电流值，在所述主电路的各动作电源电压范围的每一个中，与动作电压范围内的动作电源电压值具有1次函数的关系；所述主电路的MOS晶体管的目标饱和电流值和动作电源电压值的1次函数的关系，在各动作电源电压范围的每一个中都互不相同。
综上所述，在本发明中，主电路的MOS晶体管的动作速度(延迟时间)，是MOS晶体管的饱和电流的函数，在主电路动作时，基板电位控制电路控制MOS晶体管的基板电位，使MOS晶体管的实际饱和电流与目标饱和电流值一致。因此，即使有起因于MOS晶体管的制造工艺的离差而存在临界值电压及迁移率μ、单位面积的栅极电容Cox、栅极宽W与栅极长L之比W/L的变动，或者在主电路动作时环境温度发生变化，也能将由于这些变动及变化本来要变动的MOS晶体管的饱和电流，基本控制成所述目标值，所以能够有效地控制主电路的MOS晶体管的动作速度的离差。
另外，在本发明中，由公式2可知MOS晶体管的动作速度，与动作电源电压Vdd和MOS晶体管电路的实际饱和电流值Ids的关系(Vdd/Ids)成正比。但由于即使主电路的动作电源电压变动，目标饱和电流值也与该变动成正比地变更，所以还能有效地抑制MOS晶体管的动作速度对主电路的动作电源电压的变动产生的离差。
特别是在本发明中，因为将目标饱和电流值和主电路的动作电源电压的关系，设定成一次函数的关系，所以可以使主电路的动作速度基本上为一定值，可以更加有效地抑制动作速度的离差。这种效果，对于存储器及多级层叠逻辑电路特别有效。
进而，在本发明中，在主电路的动作电源电压范围按照其动作模式存在多个时，对该各动作电源电压范围的每一个，都将目标饱和电流值和主电路的动作电源电压的关系，设定成一次函数的关系，所以可以使主电路的动作电源电压范围的每一个，都有效地抑制其动作速度的离差。这种效果，对于动作电源电压在各种动作模式中不同的主电路特别有效。
加之，在本发明中，因为对于未被控制时的MOS晶体管的饱和电流的离差比例而言，目标饱和电流值的离差比例较小，所以可以获得能够将主电路的动作速度的离差抑制得很小的效果。
另外，在本发明中，因为具有减小目标饱和电流值的离差的调整电路，所以可以利用该调整电路，将目标饱和电流值的离差抑制得更小，将主电路的动作速度的离差抑制得更小。
进而，在本发明中，即使存在起因于主电路具有的MOS晶体管的制造离差，单位面积的栅极电容及栅极宽、迁移率等各种离差，也能使延迟时间一定，可以进行较小的余量设计，所以不必象现有技术那样考虑迁移率等各种离差，将主电路的动作电源电压设定得很高，可以采用只确保较小的电源余量的动作电源电压，可以在主电路的低电压下动作，进一步节省电力。特别是在本发明中，对与主电路的各动作模式对应的各动作电源电压范围的每一个，都设定成较小的电源余量的动作电源电压，所以主电路的低电压下的动作，在所有的动作模式中都能进行，可以进行更节电的动作。
图1是表示本发明的第1实施方式的半导体集成电路的基本结构的图形。
图2示出目标饱和电流值和主电路的动作电源电压的关系，(a)是表示在主电路的动作电压范围内目标饱和电流值一定时值的的图形，(b)是表示在主电路的动作电压范围内目标饱和电流值与动作电源电压存在比例关系的图形，(c)是表示在主电路的动作电压范围内目标饱和电流值具有所定的偏置电流与动作电源电压存在比例关系的图形，(d)是表示主电路的动作电源电压范围有2个时的图形。
图3是表示该实施方式的半导体集成电路具有的基板电位控制电路的具体结构的图形。
图4是表示该半导体集成电路具有的主电路的具体结构例的图形。
图5是表示根据其基板电位控制构成该半导体集成电路的主电路的nMOS晶体管的实际饱和电流的基板电位控制电路的图形。
图6是表示根据其基板电位控制构成该半导体集成电路的主电路的pMOS晶体管的实际饱和电流的基板电位控制电路的图形。
图7(a)是具有该基板电位控制电路的恒电流发生电路的内部结构的图形，该图(b)是表示该恒电流发生电路的第1变形示例的图形，该图(c)是表示该恒电流发生电路的第2变形示例的图形，该图(d)是表示该恒电流发生电路的第3变形示例的图形。
图8示出该恒电流发生电路的恒电流值和主电路的动作电源电压的关系，该图(a)是表示在主电路的动作电压范围内恒电流值一定时值的图形，该图(b)是表示在主电路的动作电压范围内恒电流值与动作电源电压存在比例关系的图形，该图(c)是表示在主电路的动作电压范围内恒电流值具有所定的偏置电流与动作电源电压存在比例关系的图形，该图(d)是表示主电路的动作电源电压范围有2个时的图形。
图9(a)是表示具有输出电流值的调整功能的恒电流发生电路的内部结构的图形，该图(b)是表示该恒电流发生电路的第1变形示例的图形。
图10表示控制构成主电路的nMOS晶体管的压的基板电位控制电路具有的电流一电压变换电路的结构，该图(a)是表示基本结构的图形，该图(b)是表示第1变形示例的图形，该图(c)是表示第2变形示例的图形。
图11(a)是表示将构成主电路的MOS晶体管的实际饱和电流作为一定值时，对温度等各种离差因素而言的该MOS晶体管的基板电位和主电路的动作电源电压关系的图形；该图(b)是表示将电流一电压变换电路具有的MOS晶体管的饱和电流作为一定值时，对温度等各种离差因素而言，该电流一电压变换电路追求的该MOS晶体管的基板电位和输出电压的图形。
图12表示构成主电路的pMOS晶体管用的基板电位控制电路的电流一电压变换电路的结构，该图(a)是表示基本结构的图形，该图(b)是表示第1变形示例的图形，该图(c)是表示第2变形示例的图形。
图13表示MOS晶体管中的电源电压与饱和电流的特性，该图(a)表示临界值电压变动时的特性，该图(b)表示μCox(W/L)(μ是迁移率、Cox是单位面积的栅极电容、W及L是各MOS晶体管的栅极宽及栅极长)变动时的特性，该图(c)表示环境温度变动时的特性。
图14表示MOS晶体管的临界值电压与基板电位的关系的图形。
图15是表示本发明的第2实施方式的半导体集成电路的基本结构的图形。
图16是表示该实施方式的半导体集成电路具有的电源电压控制电路的内部结构的图形。
图17是表示该电源电压控制电路的具体结构示例的图形。
图18是表示该电源电压控制电路10的其它具体结构示例的图形图19是表示该电源电压控制电路的具体结构另外的其它具体结构示例的图形。
具体实施例方式
下面参照附图，讲述本发明的实施方式的半导体集成电路。
(第1实施方式)图1表示本实施方式的半导体集成电路的结构。在该图中，2是主电路，在接受动作电源电压Vdd后动作，并且其构成中包括多个MOS晶体管(图中未示出)。这些MOS晶体管，其各自的源极和基板不电连接，源极电位和基板电位分离。
另外，1是基板电位控制电路，被给予所述主电路2的电源电压Vdd的信息和在该动作电源电压Vdd下动作的目标饱和电流值Ids的信息。该基板电位控制电路1，控制构成主电路2的MOS晶体管的基板电位Vb，以便使在主电路2的动作电源电压Vdd下的主电路2的MOS晶体管的实际饱和电流，成为所述被给予的目标饱和电流值Ids。
这样，由于基板电位控制电路1，控制基板电位Vb，使主电路2的MOS晶体管的实际饱和电流始终成为目标饱和电流值Ids。所以即使存在MOS晶体管的制造工艺的离差，以及出现温度变动，主电路2也能以一定的动作速度动作。
因此，在本实施方式中，其特征在于通过控制基板电位，从而抑制决定所述公式2所示的延迟时间τ的MOS晶体管电路的饱和电流值Ids的离差本身。
图2(a)～(d)，示出图1所示的半导体集成电路中主电路2的动作电源电压Vdd和目标饱和电流值Ids的关系的各种变化。
图2(a)表示将MOS晶体管的目标饱和电流值I ds与主电路2的动作电源电压Vdd毫无关系地作为一定值的示例。如所述公式2所示，假定MOS晶体管的目标饱和电流值Ids是一定值时，MOS晶体管电路的延迟时间τ，就与动作电源电压Vdd成比例地增大。可是，在主电路2的电源电压的精度高时，延迟离散小，所以本实施方式非常有效。
图2(b)表示将MOS晶体管的目标饱和电流值Ids与主电路2的动作电源电压Vdd的关系作为比例关系的示例。，本关系具有如下特殊效果即使主电路2的动作电源电压Vdd变化，也能使主电路2的动作速度基本上一定。由所述公式2可知为了使MOS晶体管电路的动作速度一定，就要减少MOS晶体管的饱和电流值Ids的离差。这是毫无疑问的，但最好如公式5所示，将与动作电源电压Vdd具有比例关系的饱和电流值Ids作为目标值。
Ids＝k·Vdd…(公式5)在公式5中，Ids是MOS晶体管的饱和电流值，k是常数，Vdd是主电路2的动作电源电压。将公式5代入公式2后，延迟时间τ就成为C/k，可知它不依赖MOS晶体管的特性离散及温度变动，更不依赖动作电源电压Vdd，可以获得一定的动作速度。但公式2是对变换器电路等单纯的逻辑电路有效的近似式。
在存储器及多级迭加的逻辑电路等中，延迟时间τ不仅影响多级迭加的MOS晶体管的饱和电流，而且还影响ON电阻。所以如图2(c)所示，在每个电路中，可以对动作电源电压的变动而言，为获得该一定的动作速度而设定最佳的1次函数的关系。图2(c)示出将MOS晶体管的目标饱和电流值Ids和主电路2的动作电源电压Vdd的关系，作为添加偏置电流Ids0后的比例关系的示例。
图2(d)示出主电路2具有多个(在该图中是2个)不同的动作电源电压范围时，在第1及第2的各动作电源电压范围中，目标饱和电流值Ids与主电路2的动作电源电压Vdd存在1次函数的关系，而且，该各动作电源电压范围中的1次函数的关系(1次函数的斜率)互不相同的例子。给予主电路2的动作电源电压Vdd，例如有2种，对各动作电源电压Vdd而言，动作速度规格不同时，如果设定成图2(d)所示的曲线关系，在电力消耗方面，特别是在削减晶体管的漏电流方面，就更加有效。
图3示出图1所示的半导体集成电路中的具体结构示例。图3所示的半导体集成电路，和图1一样，包括基板电位控制电路1和主电路2。
而且，所述基板电位控制电路1，包括恒电流发生电路1-1、基板电位发生电路1-2及电流-电压变换电路1-3。电流-电压变换电路1-3内置MOS晶体管，变更其基板电位Vb后，可以变更电流-电压变换特性。恒电流发生电路1-1，输出恒电流Id，将该恒电流Id向所述电流-电压变换电路1-3输入。电流-电压变换电路1-3，将该恒电流Id变换成电压Vd后，向基板电位发生电路1-2输出。基板电位发生电路1-2接收主电路2的动作电源电压Vdd和所述电流-电压变换电路1-3的变换电压Vd，对电流-电压变换电路1-3输出基板电位Vb的信号，以便使该动作电源电压Vdd和变换电压Vd一致；电流-电压变换电路1-3根据接收的该基板电位变更电流-电压变换特性。基板电位发生电路1-2发生的基板电位Vb，作为构成主电路2的MOS晶体管的基板电位Vb，被供给主电路2。
图3所示的基板电位控制电路I，对构成主电路2的nMOS晶体管及pMOS晶体管的两者的基板电位控制都有效。下面，为了使讲述简化，将构成主电路2的nMOS晶体管和构成主电路2的pMOS晶体管分开后进行讲述。
首先，使用图4讲述主电路2的内部结构例。该图示出用多个变换器电路I1、I2…构成主电路2时的情况。2n-1～2n-2表示源极电位和基板电位分离的nMOS晶体管，2p-1～2p-2表示源极电位和基板电位分离的pMOS晶体管。nMOS晶体管2n-1～2n-2和pMOS晶体管2p-1～2p-2分别被给与电位Vbn和Vbp。如前所述的公式1所示，nMOS晶体管2n-1～2n-2的临界值电压Vtn，可以通过控制基板电位Vbn变更，而pMOS晶体管2p-1～2p-2的临界值电压Vtp，则可以通过控制基板电位Vbp变更。这样，值Ids(n)及pMOS晶体管2p-1～2p-2的饱和电流值Ids(p)也可以分别通过控制基板电位Vbn、Vbp变更。
接着，图5示出表示控制主电路2的nMOS晶体管2n-1～2n-2的饱和电流的基板电位控制电路1-1的内部结构例的半导体集成电路。图5和图1一样，由具有nMOS晶体管2n-1～2n-2的主电路2和该主电路2的nMOS晶体管2n-1～2n-2用的基板电位控制电路1n构成。基板电位控制电路1n，包括恒电流源(恒电流发生电路)1n-1、运算放大器(差动放大器)1n-2、电流-电压变换电路1n-3。由恒电流源1n-1输出的恒电流Idn，被给予电流-电压变换电路1n-3。该电流-电压变换电路1n-3，根据所定的电流-电压变换特性，将所述恒电流源1n-1输出的恒电流Idn变换成电压Vdm。所述运算放大器1n-2，接收由所述电流-电压变换电路1n-3变换的变换电压Vdn和主电路2的动作电源电压Vdd，控制电流-电压变换电路1n-3的基板电位Vbn，以便使这两电压Vdn、Vdd一致，同时还将该控制的基板电位Vbn作为主电路2的nMOS晶体管2n-1～2n-2的基板电位Vbn，供给主电路2。
所述电流-电压变换电路In-3，由nMOS晶体管3n-1构成。该nMOS晶体管3n-1，其基板电位Vbn和动作电源电压Vdd之间的特性，最好与在主电路2中使用的nMOS晶体管2n-1～2n-2相等。例如，在构成主电路2的nMOS晶体管2n-1～2n-2中，设其栅极长L为0.13um、动作电源电压Vdd为1.5V、W/L＝3um/0.13um时，其饱和电流值Ids(n)是2mA后，作为在电流-电压变换电路1n-3中使用的nMOS晶体管3n-1，最好使用W/L＝3um/0.13um的尺寸的产品。所述电流-电压变换电路1n-3的nMOS晶体管3n-1，其栅极和漏极被直接连接，从其漏极侧流过在恒电流源电路1n-1中产生的恒电流Idn。该恒电流值Idn，因为在所述数值例示中，构成主电路2的nMOS晶体管2n-1～2n-2的饱和电流值Ids(n)是2mA@1.5V，所以作为目标饱和电流值，设定该2mA@1.5V。
运算放大器1n-2，控制电流-电压变换电路1n-3的nMOS晶体管3n-1的基板电位Vbn，以便使由电流-电压变换电路1n-3输出的变换电压Vdn与主电路2的动作电源电压Vdd相等。受到这种控制的基板电位Vbn，作为构成主电路2的nMOS晶体管2n-1～2n-2的基板电位Vbn，还供给主电路2。这样，主电路2的nMOS晶体管2n-1～2n-2的基板电位Vbn受到控制，从而使动作电源电压Vdd＝1.5V时的主电路2的nMOS晶体管2n-1～2n-2的实际饱和电流值Ids(n)成为2mA。在恒电流源1n-1的恒电流Idn不依赖动作电源电压Vdd的变动，保持一定电流时，主电路2的nMOS晶体管2n-1～2n-2的实际饱和电流值Ids(n)，不依赖动作电源电压Vdd，被控制成恒定值。
接着，根据图6讲述旨在控制构成主电路2的pMOS晶体管2p-1～2p-2的饱和电流的基板电位控制电路1的结构。
图6和图1一样，由具有pMOS晶体管2p-1～2p-2的主电路2和该pMOS晶体管2p-1～2p-2用的基板电位控制电路1p构成。基板电位控制电路1p，由恒电流源(恒电流发生电路)1p-1、运算放大器(差动放大器)1p-2、内部具有pMOS晶体管3p-1的电流-电压变换电路1p-3构成。由恒电流源1p-1输出的恒电流Idp，被给予电流-电压变换电路1p-3。运算放大器1p-2，控制电流-电压变换电路1n-3的基板电位Vbp，以便使由所述电流-电压变换电路1n-3变换的变换电压Vdp和主电路2的动作电源电压Vdd一致，同时还将该控制的基板电位Vbp作为主电路2的pMOS晶体管2p-1～2p-2的基板电位Vbn，供给主电路2。
在所述电流-电压变换电路1p-3中，pMOS晶体管3p-1，其基板电位Vbp和饱和电流值Ids(p)的关系特性，最好与构成主电路2的pMOS晶体管2p-1～2p-2的特性相等。例如，在构成主电路2的pMOS晶体管2p-1～2p-2中，设其栅极长L为0.13um、动作电源电压Vdd为1.5V、W/L＝3um/0.13um时，其饱和电流值Ids(p)是2mA后，作为在电流-电压变换电路1p-3中使用的pMOS晶体管3p-1，最好使用W/L＝3um/0.13um的尺寸的产品。电流-电压变换电路1p-3的pMOS晶体管3p-1，其栅极和漏极被直接连接，从其源极侧流过在恒电流源电路1p-1中产生的恒电流Idp。该恒电流值Idp，因为主电路2的pMOS晶体管2p-1～2p-2的饱和电流值Ids(p)在所述数值例示中是1mA，所以作为目标饱和电流值，设定1mA@1.5V。
在基板电位控制电路1p中，运算放大器1p-2，控制电流-电压变换电路1p-3的pMOS晶体管3p-1的基板电位Vbp，以便电流-电压变换电路1p-3的变换电压Vdp与动作电源电压Vdd相等，受到这种控制的基板电位Vbp，作为主电路2的pMOS晶体管2p-1～2p-2的基板电位Vbp，还供给主电路2。这样，在主电路2中，其基板电位Vbp受到控制，从而使在动作电源电压Vdd＝1.5V时，pMOS晶体管2p-1～2p-2的实际饱和电流值Ids(p)成为1mA。在恒电流源1p-1的恒电流Idp不依赖动作电源电压Vdd的变动，保持一定电流时，不依赖主电路2的动作电源电压Vdd的变动，其pMOS晶体管2p-1～2p-2的饱和电流Ids(p)，被控制成恒定值。
(基板电位控制电路的恒电流发生电路的变形例)图7(a)～(d)，示出基板电位控制电路1的恒电流发生电路1-1的各种变形示例。这些恒电流发生电路，在所述恒电流发生电路1n-1、1p-1的任何一个中都能使用。
图7(a)的恒电流发生电路1-1a，是在包含主电路2的动作电源电压Vdd在内的动作电源电压范围内，将目标饱和电流值Ids始终控制为一定值的电路示例。本电路的动作电源电压和恒电流发生电路1-1a的恒电流值Id(目标饱和电流值)的关系，如图8(a)所示。图7(a)的恒电流发生电路1-1a，由基准电压发生电路11、运算放大器21、电阻值为R的电阻器31及2个pMOS晶体管41、42构成。在两pMOS晶体管41、42的源极，供给大于动作电源电压Vdd的高电压Vo，一个pMOS晶体管41与所述电阻器31的一端连接，该电阻器31的另一端接地。另一个pMOS晶体管42的漏极，是本电路1-1a是输出端。运算放大器21，控制pMOS晶体管41的栅极，以便使与电阻器31的接地端不同的一端的电压值，和基准电压发生电路11输出电压值Vr相等。由于pMOS晶体管41、42是相等的尺寸，双方的pMOS晶体管41、42流过同一值的电流，所以pMOS晶体管42输出Id＝Vr/R的恒电流Id。
图7(b)～(d)，示出恒电流发生电路1-1b～1-1d的其它变形示例。它们采用不将输出的、即目标饱和电流值Ids始终设定为一定值，而是随着主电路2的动作电源电压Vdd的变化而变更，作为多种，选择其中一个与主电路2的实际的动作电源电压Vdd对应的恒电压值后输出的结构。
即图7(b)的恒电流发生电路1-1b，表示出对主电路2的动作电源电压范围而言，目标饱和电流值Ids与主电路2的动作电源电压Vdd的关系成正比的电路示例。本电路的动作电源电压Vdd与目标饱和电流(恒电流发生电路1-1a的恒电流值Id)的关系，如图8(b)所示。
图7(b)的恒电流发生电路1-1b，由运算放大器21、电阻值为R的电阻器31、2个pMOS晶体管41、42及2个nMOS晶体管51、52构成。向电阻器31的一端，供给主电路2的动作电源电压Vdd。向pMOS晶体管41、42的源极，供给大于动作电源电压Vdd的高电压Vo，向两nMOS晶体管51、52的源极，供给所定负电压-Vs。运算放大器21，控制两nMOS晶体管51、52的栅极，以便使电阻器31的另一端成为接地电位Vss、即成为0V。由于在这2个nMOS晶体管51、52是相等的尺寸，pMOS晶体管41、42也为相等的尺寸时，这些所有的晶体管流过同一值的电流，所以pMOS晶体管42输出Id＝Vr/R的电流Id。图7(b)所示的电路，目标饱和电流值Ids与主电路2的动作电源电压Vdd，成为正比关系。
图7(c)的恒电流发生电路1-1c，是表示出对主电路2的动作电源电压范围而言，使目标饱和电流值Ids与主电路2的动作电源电压Vdd的关系成为一次函数的电路示例。本电路的电源电压与饱和电流的关系，如图8(c)所示。
图7(c)的恒电流发生电路1-1c，与图7(b)的电路大致相等。但在图7(b)中，运算放大器21的输入是接地电位Vss，而在图7(c)中，却供给-V1的负电压。在这一点上，它们是不同的。这样，在图7(c)中，运算放大器21控制nMOS晶体管51、52的栅极，使电阻31的另一端成为负电压-V1。由于在nMOS晶体管51、52为相同尺寸，pMOS晶体管41、42也为相等的尺寸时，在所有这些晶体管中，全部流过同一值的电流，所以pMOS晶体管42输出Id＝(Vdd+V1)/R的电流Id。
图7(d)的恒电流发生电路1-1d，表示出对主电路的2种以上的不同的动作电源电压范围的每一个，目标饱和电流值Ids和主电路2的动作电源电压值的关系都是比例关系，而且该比例关系(1次函数的斜率)在各动作电源电压范围相互之间不同的电路例。本电路的动作电源电压与饱和电流的关系，如图8(d)所示。
图7(d)的恒电流发生电路1-1d，在图7(b)的电路基础上，追加了具有电阻值R1、R2(R1＜R2＝的2个电阻器32、33和2个开关61、62。第1的动作电源电压范围为高电压范围时，只有电阻器32侧的开关61导通；第2的动作电源电压范围为低电压范围时，只有电阻器33侧的开关62导通。这样，在第1的动作电源电压范围时，可以获得Id＝Vdd/R1的恒电流Id；而在第2的动作电源电压范围时，可以获得Id＝Vdd/R2的恒电流Id。因为R1＜R2，所以可以获得图8(d)所示的特性。
将以上讲述的图7(a)～(d)所示的恒电流发生电路1-1a～1-1d，作为图3的恒电流发生电路1-1给与后，就可以实现图2(a)～(d)所示的各种关系。
在本发明中，如果不使MOS晶体管电路的目标饱和电流值的离差比例小于实际饱和电流值的离差比例，就没有定义。可是，由半导体制造工艺形成的电阻，通常由工艺结果形成20％左右的离差，所以还需要在电路上下功夫。
图9(a)及(b)示出具有可以将目标饱和电流值Ids的绝对精度进一步提高的调整电路的恒电流发生电路。
图9(a)示出可以通过使电阻值的绝对精度高精度化，从而调整输出电流的恒电流发生电路。该图(a)和图7(b)大致相等，但电阻器34成为可变电阻器。该可变电阻器(调整电路)34，可通过调整系数α，变成任意的电阻值。所以，由pMOS晶体管42输出的恒电流Id，成为Id＝Vdd/αR，即使电阻器34的电阻值R本身存在离差，也可以通过调整系数α，使目标饱和电流值Ids更加高精度化。
另外，图9(b)示出可以利用2个pMOS晶体管41、42’的电流比A，调整恒电流值Id的结构。2个pMOS晶体管41、42’间的栅极宽W的尺寸比，设定成1∶A，系数A可以调整。这样，由可以调整栅极宽W的pMOS晶体管42，输出的恒电流值Id，就成为Id＝A·Vdd/R，即使电阻器31的电阻值R本身存在离差，也可以通过调整系数A，使目标饱和电流值Ids更加高精度化。由具有这种电流比的两个pMOS晶体管41、42’，构成减小恒电流值的离差的调整电路90。
以上，讲述了在电流-电压变换电路1-3中，使用在主电路2中使用的MOS晶体管，对该MOS晶体管的饱和电流值Ids进行电压变换的方法。但数mA的电流，持续流入构成电流-电压变换电路1-3的MOS晶体管，这对节电不利，而且在从时效的角度上说也非善策。本发明的电流-电压变换电路追求的特性，决定所定的目标饱和电流值时的主电路2的MOS晶体管的基板一动作电源电压(Vb-Vdd)特性和电流一电压变换电路的Vb-Vd特性，对各种离差而言都基本相等，这成为重要的概念。
图11(a)及(b)示出电流一电压变换电路1n-3追求的特性。图11(a)示出将目标饱和电流值Ids(n)作为一定时，构成主电路2的nMOS晶体管的基板电位Vbn和动作电源电压Vdd的关系。符号a表示在前已叙及的公式3中的临界值电压Vt大、μCox(W/L)小，或温度高时的特性；符号b表示在前已叙及的公式3中的临界值电压Vt为中等、μCox(W/L)为中等，或温度为中等时的特性；符号c表示在前已叙及的公式3中的临界值电压Vt小、μCox(W/L)大，或温度低时的特性。表示出对于所定值的动作电源电压Vdd而言，对各种离差，必须将基板电位Vbn控制在V-～V+的范围内。
图11(b)示出将目标饱和电流值Ids(n)作为一定时，具有电流-电压变换电路1n-3的nMOS晶体管的基板电位Vbn和输出变换电压Vdn的关系，对各种离差而言，只要实现和图11(a)同等的特性即可。就是说，在所定值的变换电压Vdn(Vdn＝Vdd)中，对各种离差而言，只要将基板电位Vbn控制在V-～V+的范围内即可。
因此，电流-电压变换电路1n-3还可以置换成图10(b)及(c)所示的结构。图10(a)再次揭示图5所示的电流-电压变换电路1n-3。如果是该图10(a)的电路结构，即能够基本实现对图11(a)所示的各种离差而言的Vbn-Vdn特性的结构，那么电流-电压变换电路1n-3采用哪个结构都行。
MOS晶体管的饱和电流特性，如公式3所示，还依赖于值(W/L)。因此，将动作电源电压Vdd作为一定值时的目标饱和电流值Ids，在本来的目标饱和电流值是Ids(n)时，将电流-电压变换电路1n-3的MOS晶体管的栅极长L由本来的0.13um增大10倍，成为1.3um后，即使Ids＝(1/10)Ids(n)，电流-电压变换电路1n-3的Vbn-Vdn特性也没有变化，可以代用。但是，由于对(W/L)的离差而言的相对精度不同，所以如图10(b)所示，采用将3um/0.13um的尺寸的n MOS晶体管71～74…层叠10级的结构，使实效的栅极长L＝1.3um。从特性方面上看，这是最好的。实际上，由于迁移率μ随着电流密度的不同而不同，所以对图10(a)的裸特性，往往产生特性上的差异。这时，如图10(c)所示，通过插入电阻器35，可以使特性基本一致。
图12(b)、(c)示出pMOS晶体管用的基板电位控制电路的电流-电压变换电路的各种电路结构示例。它们都具有将pMOS晶体管81～84…层叠10级的结构。这些图与前文叙及的图10(b)、(c)的动作相同，故在此不再赘述。
(第2实施方式)下面，讲述本发明的第2实施方式的半导体集成电路。
图15示出本实施方式的半导体集成电路的简要结构。在前述图1所示的第1实施方式中，设置基板电位控制电路1，通过MOS晶体管的基板电位控制，控制决定所述公式2所示的延迟时间τ的MOS晶体管的饱和电流值Ids的离差本身。而在本实施方式中，则通过控制给予主电路2的动作电源电压Vdd，抑制该饱和电流值Ids的离差。
就是说，在图15中，10是电源电压控制电路，给予主电路2包含的MOS晶体管的目标饱和电流值Ids的信息。所述电源电压控制电路10，控制主电路2的动作电源电压Vdd，以便使主电路2内的MOS晶体管的实际饱和电流成为所述被给予的目标饱和电流值Ids。主电路2，例如具有前文叙及的图4的内部结构。
图16示出所述电源电压控制电路10的具体的结构例。图16所示的半导体集成电路，与图15一样，具有电源电压控制电路10和主电路2。所述电源电压控制电路10，包括恒电流发生电路10-1、电源电压发生电路10-2及电流-电压变换电路10-3。恒电流发生电路10-1，输出与目标饱和电流值Ids相等的恒电流Ids，将该恒电流Id输入给电流-电压变换电路10-3。该电流-电压变换电路10-3，将来自恒电流发生电路10-1的恒电流Ids变换成电压Vd后，作为参照电压，向电源电压发生电路10-2输出。电源电压发生电路10-2，将与来自所述电流-电压变换电路10-3的参照电压Vd相同电压值的电压低阻抗化后，作为动作电源电压Vdd输出。所述电源电压发生电路10-2产生的动作电源电压Vdd，被供给主电路2。
这样，在本实施方式中，由于电源电压控制电路10控制主电路2的动作电源电压Vdd，使主电路2内的MOS晶体管的实际饱和电流值终始成为目标饱和电流值Ids。所以，即使主电路2内的MOS晶体管的制造工艺的离差造成MOS晶体管的迁移率及临界值电压Vt出现离差，或者出现温度变动时，也能有效抑制主电路2的MOS晶体管的动作速度的离差。
图17示出所述电源电压控制电路10的具体结构。该图所示的电源电压控制电路10n，由恒电流源(恒电压发生电路)10n-1、用n MOS晶体管13n-1构成的电流-电压变换电路10n-3和用运算放大器构成的电源电压发生电路10n-2构成。构成所述电流-电压变换电路10n-3的nMOS晶体管13n-1，用与主电路2具有的nMOS晶体管(图中未示出)具有同一特性的晶体管构成。与来自所述恒电流源10n-1的目标饱和电流值Ids相等的恒电流Idn，在电流-电压变换电路10n-3的作用下，被变换成电压Vdn；电源电压发生电路10n-2，将与该电压Vdn相同电压值的电压，低阻抗化后，作为动作电源电压Vdd供给主电路2。该电源电压控制电路10n，由于电流-电压变换电路10n-3用n MOS晶体管13n-1构成，所以是在起因于构成主电路2的MOS晶体管中的n MOS晶体管的驱动能力，构成判别路径时特别有效的结构。
图18示出所述图16所示的电源电压控制电路10的其它具体结构，特别是在起因于构成主电路2的MOS晶体管中的p MOS晶体管的驱动能力，构成判别路径时有效的结构。
即在图18所示的电源电压控制电路10p中，电流-电压变换电路10p-3，用与主电路2具有的pMOS晶体管(图中未示出)具有同一特性的晶体管pMOS晶体管13p-1构成。其它结构都与图17所示的电源电压控制电路10n相同，所以对相同部分赋予相同的符号并且添附符号p后，不再赘述。
图19示出所述图16所示的电源电压控制电路10的另外的其它具体结构，特别是在起因于构成主电路2的MOS晶体管中的nMOS晶体管及pMOS晶体管的两驱动能力，构成判别路径时有效的结构。
即在图19所示的电源电压控制电路10p中，电流-电压变换电路10np-3，用与主电路2具有的nMOS及pMOS晶体管(图中未示出)具有同一特性的nMOS及pMOS的2个晶体管13n-1、13p-1的并联电路构成。这时，恒电流源10np-1供给的恒电流Idnp，是与nMOS晶体管的目标饱和电流值Idsn相等的恒电流Idn和与pMOS晶体管电路的目标饱和电流值Idsp相等的恒电流Idp的合计值，这时的目标饱和电流值Ids，成为所述nMOS及pMOS晶体管13n-1、13p-1的两目标饱和电流值Idsn、Idsp的平均值。其它结构都与图17所示的电源电压控制电路10n相同，所以对相同部分赋予相同的符号并且添附符号np后，不再赘述。
所述图17～图19所示的恒电流源10n-1、10p-1、10np-1的内部结构，例如可以采用前已叙及的图7(b)或该图(c)的结构。在这些内部结构中，如图8(b)及(c)所示，可以使供给的恒电流值Id与主电路2的动作电源电压Vdd的关系，成为一次函数。形成这种一次函数的关系后，由所述公式2及公式5可知延迟时间τ不依赖包括主电路2的MOS晶体管的临界值电压的变动在内的特性离差及温度变动或主电路2的动作电源电压Vdd，而被固定为所定值，主电路2的动作速度成为一定值。这样，由于可以对所述MOS晶体管的特性离差及温度变动等进行较小的余量的设计，所以可以使设计容易，实现出厂产品的高合格率。进而，伴随着可以进行较小的余量的设计，主电路2的动作电源电压Vdd，可以设定为考虑较小的电源余量的电压，所以不必象现有技术那样年，设计成考虑到MOS晶体管制造工艺的离差等的较大的余量的高电压，可以用更低的动作电源电压Vdd使主电路2动作，还能节省电力。
进而，所述恒电流源10n-1、10p-1、10np-1的内部结构，例如还可以采用前已叙及的图7(d)或图9(a)、(b)的结构。在这些内部结构中，如图8(d)所示，可以使构成主电路2的MOS晶体管的目标饱和电流值Ids和在与主电路2的各动作模式对应的各动作电源电压范围内的动作电源电压Vdd的关系，成为一次函数的关系，而且还可以使该一次函数的斜率，在主电路2的动作电源电压范围相互之间成为互不相同的关系。这时，由于可以对主电路2的每个动作模式，只考虑较小的电源余量的动作电源电压Vdd，所以主电路2的低电压动作在所有的动作模式中都能进行，可以进一步降低电力消耗。
综上所述，本发明由于将构成主电路2的MOS晶体管的实际饱和电流值控制成目标饱和电流值，所以尽管存在MOS晶体管的临界值电压及单位面积的栅极电容、W/L比等制造工艺的离差以及环境温度的变化，也能将主电路的动作离差控制得很小，作为提高合格率及动作速度的规格的半导体集成电路等，大有用处。
权利要求
1.一种半导体集成电路，其特征在于包括由多个源极电位与基板电位分离的MOS构造的晶体管构成，接受所定动作电源电压后动作的主电路；和控制构成所述主电路的各MOS晶体管的基板电位的基板电位控制电路，所述基板电位控制电路，设定有在所述主电路的所述动作电源电压值之下的所述MOS晶体管的目标饱和电流值，控制所述主电路的各MOS晶体管的基板电位，以便使在所述主电路的所述动作电源电压值之下的所述MOS晶体管的实际饱和电流值与所述目标饱和电流值一致。
2.如权利要求1所述的半导体集成电路，其特征在于在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述主电路的MOS晶体管的目标饱和电流值，与所述动作电压范围内的动作电源电压值具有比例关系。
3.如权利要求1所述的半导体集成电路，其特征在于在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述主电路的MOS晶体管的目标饱和电流值，与所述动作电压范围内的动作电源电压值具有1次函数的关系。
4.如权利要求1所述的半导体集成电路，其特征在于所述主电路，具有多个动作电源电压范围；所述主电路的MOS晶体管的目标饱和电流值，在所述主电路的各动作电源电压范围的每一个中，与动作电压范围内的动作电源电压值具有1次函数的关系；所述目标饱和电流值与动作电源电压值之间的1次函数的关系，在各动作电源电压范围的每一个中互不相同。
5.如权利要求1所述的半导体集成电路，其特征在于所述基板电位控制电路，在构成所述主电路的MOS晶体管中，控制nMOS晶体管的基板电位或pMOS晶体管的基板电位。
6.一种半导体集成电路，其特征在于包括由多个源极电位与基板电位分离的MOS构造的晶体管构成，接受所定动作电源电压后动作的主电路；和控制构成所述主电路的各MOS晶体管的基板电位，以便使在所述主电路的所述动作电源电压值之下的所述MOS晶体管的实际饱和电流值与目标饱和电流值一致的基板电位控制电路，所述基板电位控制电路，包括恒电流发生电路；内置MOS晶体管，具有按照所述内置MOS晶体管的基板电位而变化的电流-电压变换特性，将所述恒电流发生电路发生的恒电流值变换成电压值的电流-电压变换电路；以及控制所述电流-电压变换电路的基板电位，以便使由所述电流-电压变换电路变换的电压值与所述主电路的所定动作电源电压值相等的差动放大电路，通过控制，使构成所述主电路的各MOS晶体管的基板电位，与受所述差动放大电路控制的所述电流-电压变换电路的基板电位相等。
7.如权利要求6所述的半导体集成电路，其特征在于在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述恒电流发生电路的恒电流值，与所述动作电压范围内的动作电源电压值具有比例关系。
8.如权利要求6所述的半导体集成电路，其特征在于在所述主电路的所定动作电源电压在所定的动作电压范围内变动时，所述恒电流发生电路的恒电流值，与所述动作电压范围内的动作电源电压值具有1次函数的关系。
9.如权利要求6所述的半导体集成电路，其特征在于所述主电路，具有多个动作电源电压范围；所述恒电流发生电路的恒电流值，在所述主电路的各动作电源电压范围的每一个中，与动作电压范围内的动作电源电压值具有1次函数的关系；所述恒电流发生电路的恒电流值与动作电源电压值之间的1次函数的关系，在各动作电源电压范围的每一个中互不相同。
10.如权利要求6所述的半导体集成电路，其特征在于所述恒电流发生电路，发生多种恒电流值，从该多种恒电流值中选择1个后输出。
11.如权利要求6所述的半导体集成电路，其特征在于所述恒电流发生电路，以离差比例小于构成所述主电路的MOS晶体管的实际饱和电流值的离差比例，发生恒电流。
12.如权利要求11所述的半导体集成电路，其特征在于所述恒电流发生电路，具有减小发生的恒电流值的离差的调整电路。
13.一种半导体集成电路，其特征在于，包括由多个MOS构造的晶体管构成，接受动作电源电压后动作的主电路；和控制给予所述主电路的动作电源电压的电源电压控制电路，所述电源电压控制电路，设定有所述主电路的MOS晶体管的目标饱和电流值，控制给予所述主电路的动作电源电压的电压值，以便使所述主电路的MOS晶体管的实际饱和电流值与所述目标饱和电流值一致。
14.如权利要求13所述的半导体集成电路，其特征在于所述主电路的MOS晶体管的目标饱和电流值，是在构成所述主电路的MOS晶体管中，nMOS晶体管的目标饱和电流值、pMOS晶体管的目标饱和电流值、或该nMOS及pMOS晶体管的两目标饱和电流值的平均值。
15.如权利要求13或14所述的半导体集成电路，其特征在于所述主电路的MOS晶体管的目标饱和电流值，与给予所述主电路的动作电源电压具有1次函数的关系。
16.如权利要求13或14所述的半导体集成电路，其特征在于所述主电路，具有多个动作电源电压范围；所述主电路的MOS晶体管的目标饱和电流值，在所述主电路的各动作电源电压范围的每一个中，与动作电压范围内的动作电源电压值具有1次函数的关系；所述目标饱和电流值与动作电源电压值之间的1次函数的关系，在各动作电源电压范围的每一个中互不相同。
全文摘要
一种半导体集成电路，主电路(2)由源极和基板电位分离的MOS晶体管构成。基板电位控制电路(1)，控制主电路(2)的MOS晶体管的基板电位，以便使构成主电路(2)的MOS晶体管的实际饱和电流值，成为在主电路(2)的动作电源电压(Vdd)之下的目标饱和电流值(Ids)。所以，即使半导体集成电路的动作电源电压成为低电压化，也能抑制动作速度的离差。
文档编号H03K19/003GK1698268SQ20048000003
公开日2005年11月16日 申请日期2004年2月19日 优先权日2003年2月25日
发明者崎山史朗, 木下雅善, 炭田昌哉 申请人:松下电器产业株式会社