专利名称：压电振荡器的制作方法
技术领域：
本发明涉及压电振荡器，并且更具体地，涉及一种使用可变电容电路的压电振荡器，该可变电容电路利用MOS电容元件来进行频率电压控制、频率温度补偿等。
背景技术：
作为替代可变电容二极管的可变电容元件，MOS电容元件是目前备受关注的元件。在用于诸如便携式电话等的温度补偿晶体谐振器(此后称作TCXO)的应用中，MOS电容元件具有即使电压变化微小也能获得大的电容变化的特征。因此，即使在用于振荡电路的电压变低而必须将可施加给可变电容元件的电压设置得较低的情形下，MOS电容元件在实际应用中也具有足够的电容特性。
图12示出了设置在IC中的传统MOS电容元件的结构。该图是被称作蓄积型(accumulation type)MOS电容元件的结构图。在图12中，P型硅基板(P基板)101接地。在P型硅基板101之上，形成有N阱层102、包括用作绝缘体的氧化硅的栅氧化膜层103，以及包括多晶硅等的栅极层104。从栅极层104引出栅极作为外部端子。在N-阱层102上接近栅氧化膜层103的两个位置处形成具有高施主杂质浓度的N型引出电极(此后称作N+电极)105(用作MOS晶体管中的漏区和源区)。使N型引出电极短路，引出背栅极，作为外部端子。
图13示出了蓄积型MOS电容元件的特性的示例，其示出了在背栅极与栅极之间产生的电容值Cgb(此后称作Cgb)，Cgb作为从背栅电压测量的栅电压Vgb(此后称作Vgb)的函数。在该特性曲线中，当由横轴代表的Vgb在正侧时，由纵轴代表的Cgb呈现为高的定值。如果Vgb减少并且变得低于0V，则Cgb急剧地减少。如果Vgb减少到特定值，则Cgb稳定在低的定值。
实际上，该特性曲线会由于以下因素而向左或者向右移动平带电压Vfb的大小栅极层104与N阱层102之间的杂质浓度差所引起的电势差或者诸如栅氧化膜层103中的钠离子的电荷。在随后的描述中，将Vfb假设为0V。
此后，参照示意图，以空穴或者电子数量的变化详细地描述当Vgb从图13所示的(1)到(6)连续减小时，所引起的栅极层104与N-阱层102中的电荷数量的相对变化。
图14是示出当Vgb接近采用与图13所示的(1)相对应的正侧上的值，并且Cgb呈现高而稳定的定值时，栅极层104和N阱层102中的相对电荷状态的示意图。因为Vgb在正侧，所以空穴106存储在图14所示的栅极层104中。作为N+电极105和N阱层102中的多数载流子的、受到空穴106的电场吸引的电子存储在栅氧化膜层103下，所存储的电荷量等于空穴106的总电荷量。从而，形成电子存储层107。因此，在此产生与栅氧化膜层103的厚度成反比的电容Cgb(此后将其称作栅氧化膜电容)。
图15示出了其中Vgb已经减少到与图13所示的(2)几乎相对应的值的状态。存储在栅极层104中的空穴减少，从而吸附在栅氧化膜层103下的电子存储层107中的电子也减少。通过图13所示的(1)与(2)之间的Vgb的值而产生的Cgb是栅氧化膜电容，并且其为定值。
图16示出了其中Vgb已经减少到与图13所示的(3)几乎相对应的较之0V略靠负侧的值的状态。存储在栅极层104中的空穴106被电子108替换。从而，电子存储层107中的电子被大部分吸引到N+电极105中。存储在栅氧化膜层103下的N阱层102中的自由电子发射到N阱层102的深层中。因此，在栅氧化膜层103下形成包含施主离子的耗尽层109。从而，Cgb成为栅氧化膜电容与耗尽层电容的串联组合电容，并且其由此减小。
图17示出其中Vgb已经减少到与图13所示的(4)几乎相对应的值的状态。此时，耗尽层109随着栅极层104中的电子108增加而扩展其宽度。由于Vgb的减小而引起的耗尽层宽度的增加，Cgb的值急剧地减少。
图18示出了其中Vgb进一步减少到与图13所示的(5)几乎相对应的值的状态，在该状态下，Vgb成为特定值(在该值时，高达N阱层102与本征半导体之间产生的内置电压的两倍的电压被施加到耗尽层109)或者更小。此时在耗尽层109中，空穴(其为热产生的电子空穴对所产生的少数载流子)受耗尽层109中的电场的力作用，并且存储在栅氧化膜层103下以形成反转层110。从而，耗尽层109的宽度没有增加，而是等于图17所示的宽度。
另一方面，因为热载流子的产生涉及反转层110中的空穴的增加和减少，所以需要一定的时间。因此，在高频率中使用的情况下，MOS电容元件不会作为电容起作用。因此，高频率下的电荷的增加和减少仅在耗尽层109的末端进行。当Vgb从图13所示的(4)变化到(5)时，Cgb的值没有改变。
图19示出其中Vgb已经减少到与图13所示的(6)几乎相对应的值的状态。因为反转层110中所包含的空穴随着Vgb减少而指数地增加，所以耗尽层109的宽度没有改变。因此，Cgb变成相对于Vgb的定值。
在图13所示的电容特性的示例中，电容值也趋向于随电压值的增大而增大。这符合在具有形成在N阱层上的N+电极的蓄积型MOS电容元件中，通过采用背栅电压作为基准使栅电压摆动的情况。同样，在将P+电极设置在P阱层上的情况下，或者通过采用栅极作为基准而使背栅极摆动的情况下，电容特性曲线的增长趋势相反。
提出了通过利用如上所述的MOS电容元件的电容特性来实施TCXO的外部频率调节或者频率温度补偿的多种电路形式。此后，参考附图描述它们的示例。
图20示出了使用MOS电容元件的第一振荡电路示例。在该示例中，将晶体谐振器X、间接型温度补偿电路、直流阻塞电容C1、外部频率调节电路、以及直流阻塞电容C2与放大器串联连接。在图20所示的外部频率调节电路中，将来自外部控制电路的基准电压信号Varef经由输入电阻器R1提供到用于外部控制的MOS电容元件MA(此后称作外部用MA)的背栅极侧。将来自外部控制电路的外部控制电压信号Vafc经由输入电阻器R2提供到外部用MA的栅极侧。
在图20所示的间接型温度补偿电路中，将基准电压信号Vref经由输入电阻器R3提供到用于温度补偿的MOS电容元件MC(此后称作补偿用MC)的背栅极。将用于补偿的控制电压信号Vco经由输入电阻器R4提供到栅极。将基准电压信号Vref和用于补偿的控制电压信号Vco的线路与控制电路相连。将控制电路与诸如热敏电阻的热敏元件相连。
在外部用MA和补偿用MC的每一个中都使用了具有图13所示的Cgb随着Vgb的增大而增大的电容特性的MOS电容元件。对于外部用MA，施加以基准电压信号Varef为基准，从负侧变化到正侧的外部控制电压信号Vafc。同样，对于补偿用MC，施加以基准电压信号Vref为基准，从负侧变化到正侧的控制电压信号Vco。此时，获得图21所示的频率偏差随着Vgb增大而减小的特性。
这里，在外部频率调节电路中，能够实施调节，以通过从外部控制电路提供相应的外部控制电压信号，获得频率控制范围内的任意频率。另外，此时，图21所示的可变频率特性与图13所示的MOS电容元件的急剧电容值变化相比，变得变化平缓，并且能够使用外部控制电压信号Vafc来进行精细的频率调节。
另一方面，在间接型温度补偿电路中，通过控制电路将控制电压信号提供到补偿用MC，该控制电压信号按照与相对于温度而曲线地变化的晶体谐振器的任意频率特性相同的方式进行变化。待提供的控制电压信号预先作为数字数据存储在未示出的ROM等中。基于由连接到控制电路的热敏元件所测量的环境温度的信息来读出数据，并且产生控制电压信号。
现在假设将对如图22所示的晶体谐振器(AT切割)的频率温度特性进行补偿。在该频率温度特性中，在低于常温(例如，25摄氏度)的低温下，频率随温度的下降而曲线地减小。在常温附近，频率变化很小。在高于常温的高温下，频率随着温度的升高而曲线地增大。因此，频率温度特性表示为三次曲线。
如果在间接型温度补偿电路中，由控制电路将相对于温度具有类似三次曲线特性的控制电压信号提供到补偿用MC，则能够获得去除了图22所示的三次曲线的频率温度特性的负载电容曲线，并且能够实施频率的温度补偿。
然而，在该系统中，要提供的具有三次曲线的控制电压信号是以模拟的方式得到的。因此，需要通过自由使用IC技术来实现复杂的逻辑电路。
由本申请人提交的日本专利申请特开2001-060828号公报(专利文献1)中公开了一种TCXO的温度补偿系统，在对具有图22中所示的三次曲线的晶体振荡器进行温度补偿时，其利用MOS电容元件原本具有的曲线性电容变化。下面参照附图简要地描述其原理。
在MOS电容元件的上述特性中，由N阱层102与本征半导体之间产生的内置电压预先施加从栅极到背栅极的偏压将特性曲线如图23(A)所示向右侧移动。因此，使用在Vgb是0V的点处具有几乎变成点对称的特性的两个MOS电容元件。
换言之，将一个由图23(A)中的121表示的Vgb主要在正侧上的MOS电容元件用于在常温和低于常温的温度下进行补偿。将另一个由图23(A)中的122表示的Vgb主要在负侧上的MOS电容元件用于在常温和高于常温的温度下进行补偿。能够根据环境温度变化不断地发出补偿信号。
从而，如图23B所示，可获得去除了图22所示的晶体谐振器中频率温度特性的负载电容特性。因此，能够实施频率的温度补偿。
图24示出了使用实现此结构的频率温度补偿电路的第二振荡电路示例。在该示例中，晶体谐振器X和串联的温度补偿电路与放大器串联连接。
通过将一并联电路与一串联电路串联连接来获得图24所示的串联温度补偿电路，所述并联电路由用作第一MOS电容元件的用于在高温下进行补偿的MOS电容元件MH(此后称作高温用MH)和用作第一固定电容元件的调节用电容器C1组成，所述串联电路由用作第二MOS电容元件的用于在低温下进行补偿的MOS电容元件ML(此后称作低温用ML)和用作第二固定电容元件的用于直流阻塞和调节的电容器C2组成。
将用作第二控制电压信号的低温控制电压信号VL经由输入电阻器R1提供到低温用ML的背栅极与电容器C2之间的节点。将用作第一控制电压信号的高温控制电压信号VH经由输入电阻器R2提供到高温用MH的栅极。将低温用ML的栅极连接到高温用MH的背栅极。将基准电压信号Vref经由输入电阻器R3提供到它们之间的节点。
低温控制电压信号VL、高温控制电压信号VH以及基准电压信号Vref的线路与控制电路相连。该控制电路与诸如热敏电阻的热敏元件相连。
随着环境温度从低温经由常温变化到高温，由图24所示的与热敏元件相连的控制电路将低温控制电压信号VL提供到低温用ML的背栅极，该低温控制电压信号VL在与输入到低温用ML的栅极的基准电压信号Vref的电势差方面，从接近0V线性地减小到负侧(其等价于图23(A)中Vgb从接近0V到正侧的线性增大)。另一方面，随着环境温度从低温经由常温变化到高温，将高温控制电压信号VH提供到高温用MH的栅极，在与输入到高温用MH的背栅极的基准电压信号Vref的电势差方面，该高温控制电压信号VH从负侧线性地接近0V(其等价于图23(A)中Vgb从负侧到接近0V的线性增大)。
对于低温用ML的电容变化，电容随着温度从低温变化到常温而急剧地增大，而在常温和高于常温的温度处电容变化微小。另一方面，对于高温用MH的电容变化，在低温和接近常温处变化微小，而电容随着温度从常温变化到高温而急剧增大。因此，低温用ML和高温用MH的串联组合电容值在各自补偿温度范围内没有冲突。并且通过调节与低温用ML串联连接的电容器C2和与高温用MH并联连接的电容器C1的值，能够获得如图23(B)所示的任意负载电容曲线。
日本专利申请特开2001-060828号公报。
发明内容
待通过本发明解决的问题然而，在蓄积型MOS电容元件的上述电容特性中，如图25所示，存在Cgb在低电容值区域内相对于时间不稳定的区域(此后称作Cmin区域)。(这里，图25所示的(1)到(6)中的Vgb的值与图13所示的各自的值相一致。)在Vgb从与Cmin区域相比为正侧瞬间变化到Cmin区域中之后，Cgb随即成为虚线202上的值，其略低于代表图25所示的稳定状态中的特性的实线201上的值。此后，Cgb逐渐返回实线201上的值。不稳定区域由此现象导致。
下面考虑此现象的原因。在Vgb从与图25所示的(4)相比为正侧上的电势瞬间变化到例如(5)之后，没有立即产生形成图18所示的前述反转层110的空穴，并且耗尽层109的宽度增大。此后，在一定的时间内热激发的空穴构成反转层110。从而，对应于空穴的总电荷数量的耗尽层109消失并且其宽度减小。这被认为是上述现象的原因。此现象需要的时间被认为是使作为耗尽层中的少数载流子的空穴达到热平衡状态的时间。
图26示出了通过对Cmin区域中的不稳定电容特性的状态进行检测而获得的实验结果。图26所示的实验1到4中所使用的MOS电容元件都是相同的MOS电容元件。纵坐标表示电容值。横坐标表示留置时间。用于测量电容值的频率为1MHz。Vgb留置于初始电压+4V处接近2分钟。此后，Vgb在实验1中瞬间变化到-4V，在实验2中变化到-3V，在实验3中变化到-2V，以及在实验4中变化到-1V。对从该瞬间开始根据留置时间而变化的各个电容值进行记录。
在实验1中的曲线中，从Vgb由+4V变化到-4V的瞬间起，电容值逐渐增大。在经过大约100秒之后，电容值趋近于固定值，即，大约9pF。根据实验1中的曲线，应该理解在Vgb变化到-4V的瞬时获得的电容值大约比Vgb为-4V的稳定状态下的电容值低18％。同样在实验2、实验3、以及实验4中，在Vgb从初始电压分别变化到-3V、-2V、以及-1V时的瞬时获得的电容值低于稳定状态下的电容值。在变化到-3V的情况下，电容值大约比稳定状态下的电容值低17％。在变化到-2V的情况下，电容值大约比稳定状态下的电容值低14％。在变化到-1V的情况下，电容值大约比稳定状态中的电容值低7％。此后，在大约100秒中各个电容值都趋近于稳定状态的值。
根据这些实验，能够发现，Vgb在Cmin区域中降低得越低(稳定状态下的电容值越低)，Vgb改变瞬间的减小就越大，并且在整个Cmin的区域中趋近于此后的稳定状态需要的时间为大约100秒。(在实验中，初始电压为+4V。然而，已经确定该特性不依赖于初始电压的值，并且通过将初始电压设置为等于与Cmin区域相比在正侧的任意电压值都可获得类似结果。)如果将在Cmin区域中具有不稳定特性的常规蓄积型MOS电容元件用于图20所示的外部用MA和补偿用MC，则图25所示的Cmin不稳定区域甚至会影响到图27所示的区域203(其为可变频率区域)，这是因为该可变频率特性比MOS电容元件的电容变化(如上所述，其为剧烈的)平缓。这成为外部可变频率特性和间接型频率温度补偿特性对于时间的不稳定性的原因。
如果将在Cmin区域中具有不稳定特性的常规蓄积型MOS电容元件用于图24所示的串联温度补偿电路，则在如上所述的高温用MH中，其成为处于接近常温的温度下的负载电容的不稳定性的原因，即，在常温下频率偏差的不稳定性的原因，从而导致一系列问题。
解决问题的方法为了解决这些问题，根据第一方面的本发明提供了一种压电振荡器，其具有通过串联地连接放大器、外部频率调节电路、以及压电元件(压电谐振器)而获得的结构，其中外部频率调节电路是使用MOS电容元件和电压的可变电容电路，并且其具有这样的配置，该配置用于将具有恒定电压值的基准信号提供到MOS电容元件的背栅极，并且将围绕基准信号的控制信号提供到MOS电容元件的栅极，MOS电容元件是在第一导电型的阱区中形成的第二导电型的沟道晶体管，所述第二导电型与所述第一导电型相反，并且在形成在第二导电型沟道晶体管的源区和漏区中的第二导电型引出电极与形成在第一导电型的阱区中的第一导电型引出电极之间提供偏压。
根据第二方面的本发明提供了一种压电振荡器，其具有通过串联地连接放大器、温度补偿电路、以及压电元件而获得的结构，其中温度补偿电路是使用MOS电容元件和电压的可变电容电路，并且具有这样的配置，其用于将具有恒定电压值的基准信号提供到MOS电容元件的背栅极，并且将围绕基准信号的补偿用控制信号提供到MOS电容元件的栅极，MOS电容元件是在第一导电型阱区中形成的第二导电型的沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型阱区中的第一导电型的引出电极之间提供偏压。
根据第三方面的本发明提供了一种压电振荡器，其具有通过串联地连接放大器、温度补偿电路、以及压电元件而获得的结构，其中温度补偿电路是使用串联连接的两个MOS电容元件和电压的可变电容电路，并且具有通过将由第一MOS电容元件和第一固定电容元件组成的并联电路与由第二MOS电容元件和第二固定电容元件组成的串联电路串联连接而获得的结构，以便将第一MOS电容元件的背栅极连接到第二MOS电容元件的栅极，该温度补偿电路具有如下配置，其用于将具有恒定电压值的基准信号提供到第一MOS电容元件的背栅极与第二MOS电容元件的栅极之间的节点；将第一控制信号提供到第一MOS电容元件的栅极；并且将第二控制信号提供到第二MOS电容元件的背栅极，第一和第二MOS电容元件都是在第一导电型的阱区中形成的第二导电型的沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型的阱区中的第一导电型的引出电极之间提供偏压。
根据本发明的第四方面提供了一种压电振荡器，其具有通过串联地连接放大器、温度补偿电路、以及压电元件而获得的结构，其中温度补偿电路是使用并联地连接的第一和第二MOS电容元件和电压的可变电容电路，并且具有通过将由第二MOS电容元件和固定电容元件组成的串联电路与第一MOS电容元件并联地连接获得的结构，以便将第二MOS电容元件的栅极连接到第一MOS电容元件的背栅极，该温度补偿电路具有如下配置，其用于将具有恒定电压值的基准信号提供到第二MOS电容元件的栅极与第一MOS电容元件的背栅极之间的节点；将第二控制信号提供到第二MOS电容元件的背栅极；并将第一控制信号提供到第一MOS电容元件的栅极，第一和第二MOS电容元件都是在第一导电型的阱区中形成的第二导电型的沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型的阱区中的第一导电型的引出电极之间提供偏压。
根据第五方面的本发明提供了根据第一到第四方面的任意一个的压电振荡器，其中反转各MOS电容元件的栅极和背栅极的全部连接指向(connection sense)。
根据第六方面的本发明提供了根据第一到第五方面的任意一个的压电振荡器，其中第一导电型是N型，而第二导电型是P型。
根据第七方面的本发明提供了根据第一到第五方面的任意一个的压电振荡器，其中第一导电型为P型，而第二导电型为N型。
发明效果根据本发明，在第一导电型的沟道晶体管或者第二导电型的沟道晶体管中，在形成在源区和漏区中的第一导电型或者第二导电型引出电极与设置在第一导电型的阱区中的第一导电型引出电极或者设置在第二导电型的阱区中的第二导电型的引出电极之间施加偏压。从而改进了MOS电容元件在低电容值范围内对于时间的不稳定性。
通过如在日本专利申请特开2001-060828号公报(专利文献1)中所公开的温度补偿电路中或者在外部控制电路中利用经改进的MOS电容元件，能够使温度补偿电路中的常温下频率特性对于时间稳定，并且能够使外部控制电路中的频率控制特性在广泛应用的电压范围中对于时间稳定。
具体实施例方式
图1是设置在用于本发明的IC中的P沟道(Pch)晶体管型MOS电容元件的结构图。在图1到9中，第一导电型为N型而第二导电型为P型。
在图1中，将第二导电型(P型)的硅基板(P-sub)1接地。在P-sub1上形成与第二导电型相反的第一导电型的阱区(此后称作N阱层)2。在N阱层2上形成包括用作绝缘体的硅氧化物的栅氧化膜层3。在栅氧化膜层3上形成包括多晶硅的栅极层4。从栅极层4引出栅极作为外部端子。N阱层2上接近栅氧化膜层3的两个位置(MOS晶体管中的漏区和源区)处形成具有高受主杂质浓度的第二导电型(P型)的引出电极5。在P型引出电极5与周围的N阱层2之间的分界处形成包括PN结的耗尽层6。在N阱层2上形成具有高施主杂质浓度的N+引出电极7。将背栅极从N+引出电极7引出到外部。由电源9提供偏压，通过短路连接两个P型引出电极5而获得的节点8与电源9的负端连接，而背栅极连接到其正端。节点8接地。
图2示出了在P沟道晶体管型MOS电容元件中的背栅极与栅极之间生成的电容值Cgb(此后以与前述相同的方式将其称为Cgb)的特性的示例，其作为从背栅极测量的栅电压Vgb(此后以与前述相同的方式将其称为Vgb)的函数。与背景技术中描述的蓄积型MOS电容元件相同，在特性曲线上，在横坐标代表的Vgb处于正侧时，Cgb呈现高的定值。如果Vgb减小并且变得低于0V，则Cgb急剧减小。如果Vgb已经减小到特定值，则Cgb稳定在低的定值。
事实上，与前述方式相同，特性曲线会向左或者向右移动平带电压Vfb那么多。
此后，参照示意图以空穴或者电子的数量变化来详细描述当Vgb从图2所示的(1)连续减小到(6)时所引起的栅极层4和N阱层2中的电荷量的相对变化。
图3是示出了当Vgb接近采用与图2中示出的(1)相对应的正侧上的值，并且Cgb呈现高的稳定定值时，在栅极层4和N阱层2中的相对电荷状态的示意图。因为Vgb在正侧上，所以空穴11存储在图3所示的栅极层4中。受到空穴11的电场吸引的作为N阱层2中的多数载流子的电子存储在栅氧化膜层3下，所存储的电荷量等于空穴11的总电荷量。由此形成电极存储层12。因此，在此生成与栅氧化膜层3的厚度成反比的电容Cgb(此后与前述方式相同，将其称作栅氧化膜电容)。
图4示出其中Vgb已经减小到与图2所示的(2)几乎相对应的值的状态。存储在栅极层4中的空穴减少，并且因而受到栅氧化膜层3吸引的电子存储层12也减少。通过图2所示的(1)与(2)之间的Vgb值产生的Cgb是栅氧化膜电容，并且其为定值。
图5示出了其中Vgb已经减小到与图2所示的(3)几乎相对应的较之0V稍靠负侧的值的状态。电子13代替了存储在栅极层4中的空穴11(参见图4)。从而，电子存储层12中的电子(参见图4)和栅氧化膜层3下以及其附近的N阱层2中所存储的自由电子被发射到N阱层2的深层中。因此，在栅氧化膜层3下形成了包含施主离子的耗尽层14。从而，Cgb变成栅氧化膜层电容和耗尽层电容的串联组合电容值，并且其因此减小。
图6示出其中Vgb已经减少到与图2所示的(4)几乎相对应的值的状态。此时，耗尽层14随着栅极层4中的电子13增加而扩展其宽度。由Vgb的减小而引起的耗尽层的增加，使Cgb的值急剧减小。
在图5和6所示的示意图中，通过将Vgb变化到负侧而将电子13存储在栅极中。然而，通过电源9提供从接地的P型引出电极5到背栅极的充分偏压。从而，即使栅电势由于Vgb的降低而降低，也不会超过所谓的阈电压。因此，阻止了空穴从P型引出电极5流入栅氧化膜层3下的区域而形成P沟道。
图7示出了其中Vgb进一步减少到与图2中的(5)几乎相对应的值的状态，在该状态下Vgb成为特定值(如上所述，在该值处，将高达N-阱层2与本征半导体之间产生的内置电压两倍的电压施加到耗尽层14)或者更小。同时在耗尽层14中，与上述的蓄积型相同，通过热产生的电子空穴对来产生作为少数载流子的空穴。产生的空穴被吸收到P型引出电极5中并且发射到地(GND)。因此，在栅氧化膜层3下不形成反转层，并且耗尽层的宽度增加。因此，即使在图2所示的蓄积型中Vgb瞬间变化到Cmin不稳定区域中，Cgb也会变成图2所示的实线上的值并且不发生变化，这是因为作为少数载流子的空穴一直处于热平衡状态中。
图8示出其中Vgb进一步减小到与图2所示的(6)几乎相对应的值的状态。同样在该情况中，如前述相同没有形成反转层并且耗尽层的宽度增加。因此，改进了传统蓄积型中的Cmin区域中的不稳定性。
已经描述了图2所示的示例，为了简化，假设平带电压Vfb为0。然而，如参照所述蓄积型所述的，通过在N阱层2与本征半导体之间产生的内置电压，预先施加从栅极到背栅极的偏压，从而如图23(A)所示将特性曲线向右移动，可获得在0V点处几乎点对称的特性曲线。从而，如果将P沟道晶体管型MOS电容元件合并作为图20所示的外部用MA和补偿用MC，则可实现对于时间稳定的外部可变频率特性和温度补偿特性。如果将P沟道晶体管型MOS电容元件合并在图24所示的串联温度补偿电路中，则可实现在常温下的对于时间稳定的频率特性。
图9(A)和9(B)示出了利用P沟道类型MOS电容元件的第三振荡电路的示例。
在此示例中，将晶体谐振器X、并联温度补偿电路、以及直流阻塞电容器C1与放大器串联连接。
通过将作为第一MOS电容元件的用于在高温下进行补偿的MOS电容元件MH(此后与前述的相同，称作高温用MH)，与由作为第二MOS电容元件的用于在低温下进行补偿的MOS电容元件ML(此后与前述的相同，称作低温用ML)和作为固定电容元件的用于直流阻塞和调节的电容器C2组成的串联电路，并联连接来形成图9(A)所示的并联温度补偿电路。
作为第二控制信号的低温控制电压信号VL经由输入电阻器R1提供给低温用ML的背栅极与电容器C2之间的节点。作为第一控制信号的高温控制电压信号VH经由输入电阻器R2提供给高温用MH的栅极。低温用ML的栅极与高温用MH的背栅极彼此连接。基准信号(基准电压信号)Vref经由输入电阻器R3提供给该节点。
低温控制电压信号VL、高温控制电压信号VH、以及基准信号Vref的各线路分别与控制电路相连。控制电路与包括热敏电阻器等的热敏元件相连。
并联温度补偿电路的操作在本申请人已经提交的专利申请中有详细描述。低温用ML和高温用MH的每一个的相对于环境温度的电容值都根据与参照串联温度补偿电路描述的内容类似的原理而变化。与串联温度补偿电路相同，并联组合电容值的变化在各补偿温度范围中互不干扰，并且可实现如图23(B)所示的任意负载电容曲线。
因此，在第三振荡电路示例中，与串联补偿电路相同，也可改进Cmin不稳定性并且能够获得常温下频率的稳定温度补偿特性。
即使将图2所示的具有通过转换半导体的导电型而获得的N沟道晶体管的MOS电容元件并入第一振荡电路示例、第二振荡电路示例、或者第三振荡电路示例中，也能够预期实现与前述中类似的效果。
图9(B)是图9(A)所示的振荡器的变型例。图9(B)与图9(A)的不同之处在于反转了用于在高温下进行补偿的MOS电容元件MH(其为振荡器电路的第一MOS电容)和用于在低温下进行补偿的MOS电容元件ML(其为振荡电路的第二MOS电容元件)的栅极与背栅极的连接指向。
通过在此结构中提供第一和第二控制信号，能够实施与图9(A)类似的温度补偿。
图10示出了设置在IC中的N沟道晶体管型MOS电容元件的结构图。图11示出了其电容变化的特性曲线。此外，在图10和11中，第一导电型为P型而第二导电型为N型。
图11所示的电容特性曲线表示了与P沟道晶体管型MOS电容元件的特性相反的增长趋势。在此特性中，当Vgb在负侧时，Cgb呈现高的定值。Cgb随着Vgb增大而急剧地减小。当Vgb已经增加到特定值时，Cgb稳定在低的定值。
图10是示意地示出了当Vgb接近采用与图11所示的(1)相对应的值时，作为空穴或者电子的数量的变化的栅极层24和P阱层22中的相对电荷变化的示意图。
在图10中，第二导电型(N型)的硅基板(N-sub)21与具有电压Vdd的电源32相连。在N-sub 21上形成第一导电型的阱区(此后称作P阱层)22。在P阱层22上形成用作绝缘体的包括氧化硅的栅氧化膜层23。在栅氧化膜层23上形成包括多晶硅的栅极层24。从栅极层24获得栅极作为外部端子。在P阱层22上接近栅氧化膜层23的两个位置(MOS晶体管中的漏区和源区)处形成具有高施主杂质浓度的第二导电型(N型)的引出电极25。在N型引出电极25与周围的P阱层22之间的分界处形成包括PN结的耗尽层26。
并且在P阱层22上形成具有高受主杂质浓度的P+引出电极27。将背栅极从P+引出电极27引出到外部。通过电源29施加偏压，将通过短路连接两个N型引出电极25而获得的节点28与其正端连接，背栅极与其负端连接。(此偏压与P沟道晶体管型的偏压相反)将节点28连接到电源32。
因为Vgb在正侧，所以空穴30存储在图10所示的栅极层24中。存储在栅氧化膜23下并在其附近的P阱层中的空穴被空穴30的电场发射到P阱层的深层中。形成了包含受主离子的耗尽层31。在耗尽层31中，与前述相同，由热产生的电子空穴对来产生作为少数载流子的电子。将产生的电子吸收到N型引出电极25中。从而，不形成反转层，并且改进了Cmin区域中的不稳定性。
与上述的P沟道晶体管相同，通过电源29提供从背栅极到N型引出电极25的足够的偏压。从而，即使栅电势由于Vgb的增大而升高，也不会超过所谓的阈电压。从而，不形成N沟道。
与参照P沟道晶体管型MOS电容元件的电容特性所描述的内容相同，通过N-阱层22与本征半导体之间产生的内置电压，预先施加从栅极到背栅极的偏压，从而使特性曲线向图11中的右侧移动，能够获得几乎在Vgb的0V点成点对称的特性曲线。该特性曲线也能用于参照第二振荡电路示例或者第三振荡电路示例描述的温度补偿电路。
当然，本发明不仅能够应用于使用晶体谐振器的晶体振荡器，而且能够应用于使用其它压电元件(压电谐振器)的压电振荡器，该其它压电元件例如使用陶瓷或者蓝克赛(langasite)。
图1是P沟道晶体管型MOS电容元件的结构图；图2是示出了P沟道晶体管型MOS电容元件的电容特性的图；
图3是P沟道晶体管型MOS电容元件中的电荷的示意图；图4是P沟道晶体管型MOS电容元件中的电荷的示意图；图5是P沟道晶体管型MOS电容元件中的电荷的示意图；图6是P沟道晶体管型MOS电容元件中的电荷的示意图；图7是P沟道晶体管型MOS电容元件中的电荷的示意图；图8是P沟道晶体管型MOS电容元件中的电荷的示意图；图9是示出了利用MOS电容元件的第三振荡电路示例的图；图10是N沟道晶体管型MOS电容元件的结构图；图11是示出了N沟道晶体管型MOS电容元件的电容特性的图；图12是蓄积型MOS电容元件的结构图；图13是示出了蓄积型MOS电容元件的电容特性1的图；图14是蓄积型MOS电容元件中的电荷的示意图；图15是蓄积型MOS电容元件中的电荷的示意图；图16是蓄积型MOS电容元件中的电荷的示意图；图17是蓄积型MOS电容元件中的电荷的示意图；图18是蓄积型MOS电容元件中的电荷的示意图；图19是蓄积型MOS电容元件中的电荷的示意图；图20是示出了利用MOS电容元件的第一振荡电路示例的图；图21是示出了利用MOS电容特性的可变频率特性1的图；图22是示出了晶体谐振器(AT切割)的频率温度特性的图；图23是示出了用于根据MOS电容特性来获得三次曲线负载电容特性的机制的图；图24是示出了利用MOS电容元件的第二振荡电路示例的图；图25是示出了蓄积型MOS电容元件的电容特性2的图；图26是示出了Cmin电容值留置实验的图；以及图27是示出了利用MOS电容特性的可变频率特性2的图。
标号说明C1、C2、C3-电容器；R1、R2、R3、R4、R5-输入电阻；MC、MA、ML、MH-MOS电容元件；VL、VH、Vref、Varef-控制信号；X-晶体振荡器。
权利要求
1.一种压电振荡器，具有通过将放大器、外部频率调节电路、以及压电元件串联连接而获得的结构，其中所述外部频率调节电路是使用MOS电容元件和电压的可变电容电路，并且具有这样的配置，其用于将具有恒定电压值的基准信号提供到MOS电容元件的背栅极，并且将围绕基准信号的控制信号提供到MOS电容元件的栅极，所述MOS电容元件是形成在第一导电型的阱区中的第二导电型的沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型的阱区中的第一导电型的引出电极之间提供偏压。
2.一种压电振荡器，具有通过将放大器、温度补偿电路、以及压电元件串联连接而获得的结构，其中所述温度补偿电路是使用MOS电容元件和电压的可变电容电路，并且具有这样的配置，其用于将具有恒定电压值的基准信号提供到MOS电容元件的背栅极，并且将围绕基准信号的用于补偿的控制信号提供到MOS电容元件的栅极，所述MOS电容元件是形成在第一导电型的阱区中的第二导电型沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型的阱区中的第一导电型的引出电极之间提供偏压。
3.一种压电振荡器，具有通过将放大器、温度补偿电路、以及压电元件串联连接而获得的结构，其中所述温度补偿电路是使用串联连接的两个MOS电容元件和电压的可变电容电路，并且具有通过将由第一MOS电容元件和第一固定电容元件组成的并联电路与由第二MOS电容元件和第二固定电容元件组成的串联电路串联连接而获得的结构，以便将第一MOS电容元件的背栅极连接到第二MOS电容元件的栅极，所述温度补偿电路具有这样的配置，其用于将具有恒定电压值的基准信号提供到第一MOS电容元件的背栅极与第二MOS电容元件的栅极之间的节点；将第一控制信号提供到第一MOS电容元件的栅极；以及将第二控制信号提供到第二MOS电容元件的背栅极，所述第一和第二MOS电容元件都是形成在第一导电型的阱区中的第二导电型的沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型的阱区中的第一导电型的引出电极之间提供偏压。
4.一种压电振荡器，具有通过将放大器、温度补偿电路、以及压电元件串联连接而获得的结构，其中所述温度补偿电路是使用并联连接的第一和第二MOS电容元件和电压的可变电容电路，并且具有通过将由第二MOS电容元件和固定电容元件组成的串联电路与第一MOS电容元件并联连接而获得的结构，以便将第二MOS电容元件的栅极连接到第一MOS电容元件的背栅极，所述温度补偿电路具有这样的配置，其用于将具有恒定电压值的基准信号提供给第二MOS电容元件的栅极与第一MOS电容元件的背栅极之间的节点；将第二控制信号提供到第二MOS电容元件的背栅极；以及将第一控制信号提供到第一MOS电容元件的栅极，所述第一和第二MOS电容元件都是形成在第一导电型的阱区中的第二导电型的沟道晶体管，第二导电型与第一导电型相反，并且在形成在第二导电型的沟道晶体管的源区和漏区中的第二导电型的引出电极与形成在第一导电型的阱区中的第一导电型引出电极之间提供偏压。
5.根据权利要求1到4中任一项所述的压电振荡器，其中，将各个MOS电容元件的栅极和背栅极的全部连接指向反转。
6.根据权利要求1到5中任一项所述的压电振荡器，其中，第一导电型为N型，而第二导电型为P型。
7.根据权利要求1到5中任一项所述的压电振荡器，其中，第一导电型为P型，而第二导电型为N型。
全文摘要
改进了使用蓄积型MOS电容元件的传统压电振荡器中频率稳定性对于时间的劣化。使用P沟道晶体管型或者N沟道晶体管型作为压电振荡器中所使用的可变电容电路中的MOS电容元件。在形成在源区和漏区中的P型或者N型引出电极与设置在N阱区中的N型引出电极或者设置在P阱区中的P型引出电极之间提供偏压。由此消除了MOS电容元件中对于时间的不稳定性。
文档编号H03B5/36GK1823468SQ20048002047
公开日2006年8月23日 申请日期2004年8月3日 优先权日2003年8月5日
发明者大岛刚, 黑后重久, 石川匡亨, 黑泽晋, 藤本裕希, 中柴康隆 申请人:东洋通信机株式会社, 日本电气电子株式会社