专利名称：使用时钟升压的模拟数字转换器的制作方法
技术领域：
本发明总的涉及到模拟数字转换器，尤其涉及到使用时钟升压(clock boosting)技术的抽样保持放大器和具有该抽样保持放大器的模拟数字转换器。
背景技术：
近来，随着高密度超大规模集成电路(VLSI)处理技术和数字信号处理(DSP)技术的发展，对应用于高品质视频系统、下一代个人便携通信设备、高速数字通信网络和医疗器械的高性能模拟数字转换器的需求正逐渐增长。此外，由于对便携设备需求的增长，对于各可与使用1.8v电平低压电源的另一互补金属氧化物半导体(CMOS)一起在单芯片中实现的低功率、低压模拟数字转换器存在大量需求。特别是，在图像显示应用中，如平面显示输入单元和液晶显示器驱动电路，采样率等于或高于100MHz并且几百兆赫兹级别的输入信号必须在8位分辨率下被处理，因此，能够高速操作和采样高频输入信号的抽样保持放大器应用于其输入端的模拟数字转换器是关键。
近来，数字电视市场快速扩大。此外，残留边带(VSB)将被作为数字电视接收方法标准在韩国应用。当VSB数字电视被接收，模拟数字转换器被用于数字化处理模拟电视信号。
采样模拟信号产生模数转换器的输入的传统方法是通过使用调谐器、表面声波(SAW)滤波器和混合器实现的，如图1所示。因此，由于这种方法应用了二阶混合器，其缺点是数字电视板的单元花销高。
此外，该方法电路是有缺陷的，在电路应用于子采样模拟数字转换器情况下超高输入频率进入时，由于输入阻抗的增加和变化，采样结果的操作特性变坏，造成性能降低。因此，很难获得高于8位的信号。结果是，很难在子采样模拟数字转换器中使用该方法的电路。
发明内容
因此，本发明考虑到现有技术中出现的上述问题，并且本发明的目的在于提供一种模拟数字转换器装置，使得通过提高子采样模拟数字转换器中抽样保持放大器的性能而不必使用混合器。
为达到上述目的，本发明提供一个模拟数字转换器装置，包括使用时钟升压的采样模拟输入信号的抽样保持放大器；用于接收通过抽样保持放大器采样的信号并将采样的信号转换为第一数字输出代码的多个位的第一数字转换器；用于接收和存储通过抽样保持放大器采样的信号并放大和输出存储信号与对应于第一数字输出代码的模拟信号间的差的复合数字模拟转换器；用于接收复合数字模拟转换器的输出信号并转换输出信号为第二数字输出代码的多个位的第二模拟数字转换器；用于接收第一数字输出代码和第二数字输出代码，将第一数字输出代码的特定位与第二数字输出代码的特定位相重叠，并输出重叠位除外的剩余位作为最终数字输出代码的数字校正逻辑。
优选地，抽样保持放大器包括连接到模拟输入信号被输入的输入端和与该输入端连接的开关晶体管的栅极的时钟升压电路，从而保持开关晶体管导通(ON)电阻在小而恒定的值并固定输入阻抗。
优选地，抽样保持放大器包括连接到正输入端的第一N-沟道金属氧化物半导体(NMOS)开关晶体管；连接到负输入端的第二NMOS开关晶体管；连接到正输入端和第一NMOS开关晶体管的栅极的第一时钟升压电路，以致保持第一NMOS开关晶体管的ON电阻在小而恒定的值，而与通过正输入端输入的信号的电压变化无关；连接到负输入端和第二NMOS开关晶体管的栅极的第二时钟升压电路，以致保持第二NMOS开关晶体管的ON电阻在小且恒定的值，而与通过负输入端输入的信号的电压变化无关。
优选地，抽样保持放大器包括在正输入端和第一节点间与第一NMOS开关晶体管并联，并且设置对采样时钟作出响应的第一P-沟道金属氧化物半导体(PMOS)开关晶体管；在负输入端和第二节点间与第二NMOS开关晶体管并联，并且设置对采样时钟作出响应的第二PMOS开关晶体管；第一端被连接到第一节点的第一电容器；第一端被连接到第二节点的第二电容器；配置为有区别地放大通过第一电容器传输的信号和通过第二电容传输的信号并输出有区别地放大的信号到正输出端和负输出端的放大器；被连接在第一节点和正输出端之间并配置以响应保持时钟的第一传输门；被连接在第二节点和负输出端之间并配置以响应保持时钟的第二传输门；连接在正输出端和负输出端之间并配置以响应保持时钟的NMOS晶体管。
优选地，第一和第二门时钟升压电路各包括第一端连接到采样时钟的反相信号的第一电容器；第一端通过反向倒相器连接到采样时钟的第二电容器；电源电压应用于其漏极，第一电容器的第二端被连接到其源极，第二电容器的第二端被连接于其栅极的第一NMOS晶体管；第二NMOS晶体管，电源电压应用于其漏极，第二电容器的第二端被连接在其源极，该第二NMOS晶体管的源极连接到其栅极；第三NMOS晶体管，电源电压被应用于其漏极，并且第二NMOS晶体管的栅极连接到其栅极；第三电容，其第一端被连接至第三NMOS晶体管的源极；第四NMOS晶体管，第三电容的第二端被连接至其漏极，采样时钟的反相信号被应用于其栅极，地电压应用于其源极；第一PMOS晶体管，电源电压被应用于其源极，采样时钟被应用于其栅极；第五NMOS晶体管，第一PMOS晶体管的漏极被连至其漏极，采样时钟被连至其栅极，并且第三电容的第二端被连至其源极；第六NMOS晶体管，第一PMOS晶体管的漏极被连至其漏极，第三电容器的第二端被连至其源极；第二PMOS晶体管，第三NMOS晶体管的源极被连至其源极，第六NMOS晶体管的漏极被连至其栅极，时钟升压电路的输出端被连至其漏极，并且其栅极和源极相互连接；第七NMOS晶体管，第三电容器的第二端被连至其源极，时钟升压电路的输出端被连至其栅极，时钟升压电路的输入端被连至其漏极；第八NMOS晶体管，门自举电路(gate bootstrappingcircuit)的输出端被连至其漏极，电源电压应用于其栅极；第九NMOS晶体管，第八NMOS晶体管的源极被连至其漏极，采样时钟的反相信号被应用于其栅极，地电压应用于其源极。
优选地，复合数字模拟转换器使用组合电容交换技术。
优选地，第二模拟数字转换器和复合数字模拟转换器各是一个或多个模拟数字转换器，一个或多个第二模拟数字转换器和一个或多个复合数字模拟转换器。
从下面与附图相结合的具体描述中，上述提及的和其它的有关本发明的目标，特性和优点将更清晰的被理解。其中图1为使用包括通用抽样保持放大器的模拟数字转换器的数字电视接收端的方块图；图2为本发明所要实现的数字电视接收端的方块图；图3为根据本发明实施例的模拟数字转换器装置整体方块图。
图4为根据本发明实施例的抽样保持放大器的方块图。
图5为根据本发明实施例，使用显示时钟升压的抽样保持放大器的输入操作图。
图6为根据本发明实施例的升压电路的电路图。
具体实施例方式
参考附图，其中不同附图中的相同附图标记指相同或相似的部分。
图3为根据本发明实施例的模拟数字转换器装置的整体方块图。
参照图3，本发明的模拟数字转换器装置具有从多个级中各获得2位的管道结构(pipeline structure)，并且包括抽样保持放大器(SHA)101、复合数字模拟转换器(MDAC)103、多个快速模拟数字转换器102和数字校正逻辑(DCL)104。
本发明中的模拟数字转换器使用相互不重叠的两个时钟以转换模拟输入信号为数字输出代码。
抽样保持放大器(SHA)101使用时钟升压技术，响应采样时钟采样模拟输入信号并传输被采样的信号到复合数字模拟转换器103的电容器串(capacitor string)。第一快速模拟数字转换器接收由抽样保持放大器101采样的信号，并且转换采样的信号为第一数字输出代码的两位。输入信号相应的总参考电压的部分由第一数字输出代码中的两位所决定。第一数字输出代码被传送到数字校正逻辑104，因此，第一数字输出代码与从第二模拟数字转换器102输出的第二数字输出代码结合处理。复合数字模拟转换器103接收抽样保持放大器采样的信号，并且存储该信号在电容串中。复合数字模拟转换器103在紧接采样时钟的下一循环放大残留电压8倍，该残留电压为电容串中存储的模拟信号和与第一数字输出代码对应的模拟信号的差，并且输出放大的电压到第二模拟数字转换器102。第二模拟数字转换器102接收复合数字模拟转换器103的输出信号，并且将输出信号转换为第二数字输出代码的多位。
数字校正逻辑15接收第一数字输出代码的两位和第二数字输出的两位，重叠第一数字输出代码的特定位和第二数字输出代码的特定位，并输出除重叠位以外剩余的10位作为最终数字输出代码。通过重叠单独的快速模拟数字转换器的输出代码来纠正产生于快速模拟数字转换器102、抽样保持放大器101和复合数字模拟转换器103间的误差值，例如馈入和偏移，数字校正逻辑104获得除重叠位之外的最终10位。
复合数字模拟转换器104使用组合电容器交换技术从而实现具有最小能耗和最小面积，且以非常高的速度运转的模拟数字转换器。使用该组合电容器交换技术，复合数字模拟转换器104的单位电容器被组合成对，因此所需电容器的数量可减少50％。结果，复合数字模拟转换器104的面积被大大减少，复合数字模拟转换器104的负载大小将减半，因此复合数字模拟转换器104可在200MHz运转。此外，现存的内插技术被应用在单个模拟数字转换器102，因此复合数字模拟转换器的负载可进一步减少。
采样模拟输入信号的抽样保持放大器101的性能对于获得模拟数字转换器所需的高速率，高分辨性能和大大高于采样速率的输入带宽是十分重要的。从而，在本发明中，抽样保持放大器101使用时钟升压技术，而该抽样保持放大器的结构和操作参照图4所示内容详细描述。
上述过程在快速模拟数字转换器和复合数字模拟转换器中重复。
图4为根据本发明实施例之一的抽样保持放大器的方块图。
参照图4，抽样保持放大器包括第一N-沟道金属氧化物半导体(NMOS)开关晶体管MN1，第二NMOS开关晶体管MN2，第一P-沟道金属氧化物半导体(PMOS)MP1，第二PMOS开关晶体管MP2，第一时钟升压电路21，第二升压电路23，第一电容C1，第二电容C2，放大器25，第一传输门TM1，第二传输门TM2，及NMOS晶体管MN5。
第一NMOS开关晶体管MN1被连接到正输入端INT，第二NMOS开关晶体管MN2被连接到负输入端INC。第一时钟升压电路21连接到正输入端INT和第一NMOS开关晶体管MN1的栅极以保持第一NMOS开关晶体管MN1的ON电阻在小且恒定的值，而与通过正输入端INT输入的信号的电压变化无关。第二时钟升压电路23连接到负输入端INC和第二NMOS开关晶体管MN2的栅极以保持第二NMOS开关晶体管MN2的ON电阻在小且恒定的值，而与通过负输入端INC输入的信号的电压变化无关。
第一PMOS开关晶体管MP1与第一NMOS开关晶体管MN1并联在正输入端INT和第一节点AT之间，并响应采样时钟的反相信号。第一电容器C1的一端被连接到第一节点AT，并且第二电容器C2的一端被连接到第二节点AC。放大器25有区别地放大通过第一和第二电容器C1和C2传输的信号，并且输出放大的信号到正输出端OUTT和负输出端OUTC。
第一传输门TM1被连接到第一节点AT和正输出端OUTT之间，并响应保持时钟Q1及其反相信号Q1B。第二传输门TM2被连接到第二节点AC和负输出端OUTC之间，并响应保持时钟Q1及其反相信号Q1B。NMOS晶体管MN5被连接到正输出端OUTT和负输出端OUTC之间，并响应保持时钟的反相信号Q1B。尤其是，高于电源电压的电压被应用于第一和第二NMOS开关晶体管MN1和MN2。
图5为表示按照本发明实施例的使用时钟升压的抽样保持放大器的输入操作的图。
VSB/QAM芯片，即用于接收数字电视的芯片的部件中，模拟数字转换器具有最敏感的特性。在采样高速输入时，谐波与阻抗的变化和增加同比增加。
也就是说，在采样时，低通过滤器是由电阻和电容器构成。该低通滤波器影响高速中频信号并降低接收数字电视的VSB/QAM芯片的性能。
当时钟在PMOS输入开关处很高时，Vgs电压总是恒定的而与输入信号无关。这时，晶体管导通(ON)电阻(Ron)与Vgs-Vth成反比。假设Vth是恒定的，若Vgs(储在在电容器(cap)中的电压)是恒定的，Ron是恒定的。
通过保持晶体管的栅极恒定而与输入信号无关，数字电视接收终端的性能被提高，可以提供高速模拟数字转换器，同时混合功能被实现。
图6为根据本发明实施例的升压电路的电路图。
参照图6，时钟升压电路21或23包括第一到第三电容器C1、C2和C3，第一到第九NMOS晶体管M1到M3、M5、M7、M9、M10、M11和M13以及第一到第三PMOS晶体管M4和M8。
采样时钟Φ的反相信号被应用于第一电容器C1的一端，采样时钟被应用于第二电容器C2的一端。电源电压VDD被应用于第一NMOS晶体管M1的漏极，第一电容器C1的另一端被连接到第一NMOS晶体管M1的源极，第二电容器C2的另一端被连接到第一NMOS晶体管M1的栅极。电源电压VDD应用于第二NMOS晶体管M2的漏极，第二电容器C2的另一端被连接到第二NMOS晶体管M2的源极，并且第一NMOS晶体管M1的源极被连接到第二NMOS晶体管M2的栅极。电源电压VDD应用于第三NMOS晶体管M3的漏极，第二NMOS晶体管M3的栅极被连接到第二NMOS晶体管M2的栅极。第三NMOS晶体管C3的源极被连接到第三电容器C3的一端。第三电容器C3的另一端被连接到第四NMOS晶体管M12的漏极，采样时钟的反相信号应用于第四NMOS晶体管M12的栅极，地电压被应用于第四NMOS晶体管M12的源极。
电源电压VDD应用于第一PMOS晶体管M4的源极，采样时钟Φ被应用于第一PMOS晶体管M4的栅极。第一PMOS晶体管M4的漏极被连接到第五NMOS晶体管M5的漏极，采样时钟Φ被应用于第五NMOS晶体管M5的栅极，并且第三电容器C3的另一端被连接到第五NMOS晶体管M5的源极，第五NMOS晶体管M5的漏极被连接到第六NMOS晶体管M13的漏极，并且第三电容器C3的另一端被连接到第六NMOS晶体管M13的源极。第三NMOS晶体管M3的源极被连接到第二PMOS晶体管M8的源极，第六NMOS晶体管M7的漏极被连接到第二PMOS晶体管M8的栅极，并且时钟升压电路的输出端OUT被连接到第二PMOS晶体管M8的漏极。
第三电容器C3的另一端被连接到第七NMOS晶体管M9的源极，时钟升压电路的输出端OUT被连接到第七NMOS晶体管M9的栅极，时钟升压电路的输入端IN被连接到第七NMOS晶体管M9的漏极。时钟升压电路的输出端OUT被连接到第八NMOS晶体管M10的漏极，电源电压VDD应用于第八NMOS晶体管M10的栅极。第八NMOS晶体管M10的源极被连接到第九NMOS晶体管M11的漏极，采样时钟的反相信号Φ被应用于第九NMOS晶体管M11的栅极，地电压被应用于第九NMOS晶体管M11的源极。
如果时钟Φ关闭，晶体管M7和M10向晶体管M11的栅极放电。同时，通过晶体管M3和M12，VDD被应用于电容器C1。此时，电容器C1起到电池的作用。晶体管M8和M9与电容C1分离。
如果时钟Φ高，晶体管M5降低晶体管M8的栅电压，将电容器C1的电荷移至栅极G。同时晶体管M9和M11被接通，并且晶体管M9保持栅极G在恒定电压而与输入电压无关。
如上所述，该模拟数字转换器装置的抽样保持放大器实现混合器功能以降低中频带信号频率而不使用混合器。因此，接收数字电视的VSB/QAM电路不使用混合器，板的单位成本将大大减少。
此外，当模拟数字转换器的高速中频带输入信号被采样时，输入的阻抗值可以保持不变。因此由输入信号的变化而产生的模拟数字转换器的噪声特性(SNR，SNDR，SFDR，INL和DNL)可被大大降低。结果是，本发明的模拟数字转换器装置影响整个VSB/QAM芯片的操作特性，从而可以实现性能的提高。
进一步来说，当模拟数字转换器的中频带输入信号被采样时，采样开关的输入阻抗值可以减少，因此数字模拟转换器的AC/DC噪声(SNR，SNDR，SFDR，INL和DNL)可被大大减少，因此整个VSB/QAM芯片的操作特性可被提高。
尽管本发明的优选实施例为说明的目的被公开，本领域技术人员应该理解，在不脱离所附权利要求书中公开的本发明的范围和精神的前提下，各种修改，添加和置换是可能的。
权利要求
1.模拟数字转换器装置，包括使用时钟升压采样模拟输入信号的抽样保持放大器；用于接收通过抽样保持放大器采样的信号并转换采样的信号为第一数字输出代码的多个位的第一模拟数字转换器；用于接收和存储抽样保持放大器采样的信号，并且放大和输出存储信号与第一数字输出代码相应的模拟信号之间的差的复合数字模拟转换器。用于接收复合数字逻辑转换器的输出信号并转换输出信号为第二数字输出代码的多个位的第二模拟数字转换器；和数字校正逻辑，用于接收第一数字输出代码和第二数字输出代码，重叠第一数字输出代码的特定位和第二数字输出代码的特定位，并输出除重叠的位外的剩余位作为最终数字输出代码。
2.如权利要求1所述的模拟数字转换器装置，其特征在于，抽样保持放大器包括时钟升压电路，该时钟升压电路连接到输入模拟输入信号的输入端和被连接到该输入端的开关晶体管的栅极，从而保持开关晶体管的导通电阻在小和恒定的值，并确定输入阻抗。
3.如权利要求1所述的模拟数字转换器装置，其特征在于，抽样保持放大器包括连接到正输入端的第一N-沟道金属氧化物半导体(NMOS)开关晶体管；连接到负输入端的第二NMOS开关晶体管；第一时钟升压电路，连接到正输入端和第一NMOS开关晶体管的栅极从而保持第一NMOS开关晶体管导通电阻在小且恒定的值，而与通过正输入端输入的信号的电压变化无关，和第二时钟升压电路，连接到负输入端和第二NMOS开关晶体管的栅极从而保持第二NMOS开关晶体管的导通电阻在小且恒定的值，而与通过负输入端输入的信号的电压变化无关。
4.如权利要求3所述的模拟数字转换器装置，其特征在于，抽样保持放大器包括第一P-沟道金属氧化物半导体(PMOS)开关晶体管，与第一NMOS开关晶体管并联在正输入端和第一节点之间，并配置以响应采样时钟；第二PMOS开关晶体管，与第二NMOS开关晶体管并联在负输入端和第二节点之间，并配置以响应采样时钟；第一电容器，其第一端被连接到第一节点；第二电容器，其第一端被连接到第二节点；放大器，配置以有区别地放大通过第一电容传输的信号和通过第二电容传输的信号并输出有区别地放大的信号到正输出端和负输出端；连接在第一节点和正输出端之间，并且被配置为响应保持时钟的第一传输门；连接在第二节点和负输出端之间，并且被配置为响应保持时钟的第二传输门；连接在正输出端和负输出端之间并且被配置为响应保持时钟的NMOS晶体管。
5.如权利要求3所述的模拟数字转换器装置，其特征在于，第一和第二门时钟升压电路各包括第一电容，其第一端被连接到采样时钟的反相信号；第二电容，其第一端通过反向的倒相器被连接到采样时钟；第一NMOS晶体管，电源电压应用于其漏极，第一电容的第二端被连接到其源极，第二电容的第二端连接到其栅极；第二NMOS晶体管，电源电压应用于其漏极，第二电容的第二端被连接到其源极，该第二NMOS晶体管的源极连接到其栅极；第三NMOS晶体管，电源电压应用于其漏极，第二NMOS晶体管的栅极连接到其栅极。第三电容器，第三NMOS晶体管的源极被连接到其第一端。第四NMOS晶体管，第三电容的第二端连接到其漏极，采样时钟的反相信号被应用于其栅极，地电压应用于其源极；第一PMOS晶体管，电源电压应用于其源极，采样时钟应用于其栅极。第五NMOS晶体管，第一PMOS晶体管的漏极连接于其漏极，采样时钟连接到其栅极，第三电容的第二端被连接到其源极；第六NMOS晶体管，第一PMOS晶体管的漏极被连接到其漏极，第三电容器的第二端连接到其源极。第二PMOS晶体管，第三NMOS晶体管的源极被连接到其源极，第六NMOS晶体管的漏极被连接到栅极，时钟升压电路的输出端被连接到其漏极，其栅极和源极相互连接；第七NMOS晶体管，第三电容器的第二端被连接到其源极，时钟升压电路的输出端被连接到其栅极，时钟升压电路的输入端被连接到其漏极；第八NMOS晶体管，时钟升压电路的输出端被连接到其漏极，电源电压被应用于其栅极。第九NMOS晶体管，第八NMOS晶体管的源极被连接到其漏极，采样时钟的反相信号被应用于其栅极，地电压被应用于源极。
6.如权利要求1所述的模拟数字转换器装置，其特征在于，复合数字模拟转换器使用组合电容器交换技术。
7.如权利要求1所述的模拟数字转换器装置，其特征在于，第一模拟数字转换器和第二模拟数字转换器为快速模拟数字转换器。
8.如权利要求1到7所述的任何一种模拟数字转换器装置，其特征在于，第一模拟数字转换器、第二模拟数字转换器和复合数字模拟转换器分别为一个或多个第一模拟数字转换器、一个或多个第二模拟数字转换器和一个或多个复合数字模拟转换器。
全文摘要
本发明公开一种模拟数字转换器装置。该模拟数字转换器装置包括抽样保持放大器，第一模拟数字转换器，复合数字模拟转换器，第二模拟数字转换器和数字校正逻辑。抽样保持放大器使用时钟升压采样模拟输入信号。第一模拟数字转换器接收采样信号并转换为第一数字输出代码的多个位。复合数字模拟转换器接收和存储采样信号并放大和输出存储信号与相应于第一数字输出代码的模拟信号之间的差。第二模拟数字转换器接收复合数字模拟转换器的输出信号并转换为第二数字输出代码的多个位。数字校正逻辑接收第一和第二数字输出代码，将第一数字输出代码的特定位与第二数字输出代码的特定位重叠并输出除重叠位外的剩余位作为最终数字输出代码。
文档编号H03M1/06GK1691517SQ20051006781
公开日2005年11月2日 申请日期2005年4月26日 优先权日2004年4月26日
发明者李宇烈 申请人:Lg电子有限公司