专利名称：调整器的制作方法
技术领域：
本发明涉及一种调整器，尤指利用侦测装置来侦测负载装置与第一晶体管之间的电压，以减少输出电压因插拔或启动瞬间过高的现象的调整器。
背景技术：
电子科技的日新月异，电子产品已广泛为大众所使用，如计算机、移动电话、随身碟、数字相机…等，而此类产品的功能也日渐增多，系统所需消耗功率势必增加、故有待机(睡眠)模式减少功率消耗，而由待机模式切换到工作状态，系统的开启或是启动回授装置，必须要注意输出电压(VOUT)突然爬升的问题，以避免过高的输出电压伤害到其负载电路，而在待机电流的消耗，对于电池的应用系统，更需注意如何将其减低至最小，因此，对于大多数的设计者与开发者而言，如何设计一个有效率的电源管理，即为目前重要的课题，请参阅图1所示，为现有电子产品系统内所设置的调整器的电路示意图，此示意图仅针对其必要元件作相关的说明，其余元件为熟悉此相关技术者所熟知，故省略其说明，并非因此而局限本发明；由图中可清楚看出，现有的调整器具有一差动放大器A，且差动放大器A连接一PMOS晶体管B，而PMOS晶体管B的源极B1用于接收电源，且PMOS晶体管B的汲极B2连接有回授装置C，并将回授装置C的分压节点D连接于差动放大器A的负载电压输入端A1，而差动放大器A的参考电压输入端A2会输入一参考电压。
而当系统开始运作时，其输出电压(VOUT)是由接地电位开始，此时，PMOS晶体管B因回授电路影响其栅极电位会急速拉往接地电位，以增加PMOS晶体管B推动能力，所以，回授装置C会瞬间往电源电压(VCCAH)爬升，而造成输出电压产生过高的现象，此现象常易造成输出负载装置(如FLASH)损毁的异常。
所以，要如何有效地解决上述现有的问题与缺陷，即为从事此行业的相关厂商所亟欲研究改善的方向所在。
发明内容
本发明的主要目的在于克服现有技术的不足与缺陷，提出一种调整器，利用差动放大器与第一晶体管之间所连接的第二晶体管以及第二晶体管所连接的电压侦测器，来侦测输出电压(VOUT)，且当此电压低于预设的电压值时，第二晶体管即会将第一晶体管的栅—源电压(VGS)限制在一个二极管的压差，以减低第一晶体管的推动能力，减少输出电压突然被拉高的现象，以确保负载系统的稳定的运作。
本发明的次要目的在于，利用输出电压与参考电压之间所连接的第三晶体管，当输出负载突然加大造成输出电压突然下拉时，该第三晶体管的栅—源电压(VGS)会立即加大提供负载装置瞬间所需的推动电流，以防止差动放大器反应延缓的现象，并当系统进入待机模式时，可关闭差动放大器与回授电路，只保留第三晶体管以大幅降低待机模式所需的电源。
为达上述目的，本发明提供一种调整器，该调整器设置有差动放大器、第一晶体管、第二晶体管、回授装置；其中，该差动放大器连接于预设的电源，且差动放大器可供参考电压及回授装置所输出的回授电压输入，而当回授电压低于参考电压时，该差动放大器会输出一低位准信号，且于回授电压高于参考电压时，该差动放大器会输出一高位准信号；该第一晶体管连接于输出电压及预设的电源，并可接收由差动放大器所传送的低位准信号及高位准信号，且当接收到低位准信号时，该第一晶体管会导通并将电源供应至其所连接的负载装置；该第二晶体管连接有电压侦测器及二极管，且电压侦测器连接于第一晶体管与回授装置之间，而二极管连接于电源，且第二晶体管连接于差动放大器和第一晶体管之间，而电压侦测器会持续侦测负载装置与第一晶体管之间的输出电压，而当此电压低于预设的电压值时，该电压侦测器会发出一信号来致能第二晶体管，而将第一晶体管的栅一源电压限制在一个二极管的压差，以减小第一晶体管的推动能力，减少输出电压瞬间爬升过高的现象。
图1为现有电子产品系统内所设置的调整器的电路示意图；图2为本发明调整器的电路示意图；图3为本发明与现有的调整器于启动时的电压比较图；图4为本发明与现有的调整器于负载装置瞬间需求较大电流时的电压比较图；图5A为本发明于待机状态无负载时的电压图(一)；图5B为本发明于待机状态有负载时的电压图(二)。
图中符号说明1 差动放大器11参考电压2 第一晶体管3 第二晶体管31电压侦测器32极管4 第三晶体管41直流电压5 回授装置51回授电压6 电源A 差动放大器A1负载电压输入端A2参考电压输入端
B PMOS晶体管B1源极B2汲极C 回授装置D 分压节点具体实施方式
为达成上述目的及功效，本发明所采用的技术手段及其构造，结合附图就本发明的较佳实施例详加说明其特征与功能如下，以利完全了解。
请参阅图2所示，为本发明调整器的电路示意图，由图中可清楚看出，本发明的调整器设置有一差动放大器1、第一晶体管2、第二晶体管3、第三晶体管4、回授装置5及电源6；其中该差动放大器1连接于电源6，且差动放大器1输入有参考电压11及回授装置5所输出的回授电压51，而当回授电压51低于参考电压11，该差动放大器1会输出一低位准信号给第一晶体管2，且于回授电压51高于参考电压11时，该差动放大器1会输出一高位准信号给第一晶体管2。
该第一晶体管2连接于回授装置5及电源6，并可接收由差动放大器1所传送的低位准信号及高位准信号。
该第二晶体管3连接有电压侦测器31及二极管32，且电压侦测器31连接于输出电压(VOUT)，而二极管32连接于预设电源6，且第二晶体管3连接于差动放大器1和第一晶体管2之间。
该第三晶体管4连接有直流电压41，且第三晶体管4连接于电源6以及回授装置5之间。
该负载装置5连接于第一晶体管2。
当差动放大器1所接收的回授电压51小于参考电压11时，会输出一低位准信号给第一晶体管2，此时第一晶体管2为会致能，使电源6通过第一晶体管2供应输出电流，同时，电压侦测器31会持续侦测输出电压，而当此电压低于预设电压值时，该电压侦测器31会发出一信号来致能第二晶体管3，而将第一晶体管2的栅—源电压(VGS)限制在一个二极管32的压差，由此，即可减小第一晶体管2的推动能力，以减少输出电压(VOUT)被拉抬过高的现象，以避免输出负载损毁的现象。
而，该第三晶体管4所连接的直流电压41的电压比第一晶体管2与回授装置5之间的输出电压值高，但使第三晶体管4的栅—源电压(VGS)小于限定电压(Threshold Voltage VTH)使调整器于正常运作时，第三晶体管4不会供应电流给负载装置，而当输出电压瞬间被拉下时，该第三晶体管4的栅—源电压(VGS)会加大并直接提供负载装置瞬间所需的电流，而不需再经过回授装置5与差动放大器1的回路反应，以防止发生时间延缓的现象，让系统可实时运作，且当系统进入待机模式(睡眠模式)时，因系统只有保留简易的逻辑电路在运作，所以，调整器可接受输出电压有较大的误差值，故，即可停止差动放大器1及回授装置5所设置的电阻的运作，只留下直流电压41来维持第三晶体管4的正常运作，而大幅降低待机模式所需的电源。
再者，上述电压侦测器31所侦测的电压为可设定一固定的比较值，使电压侦测器31所侦测的电压低于设定值时，使电压侦测器31发出信号来致能第二晶体管3，以确保系统可稳定的运作。
又，第一晶体管2、第二晶体管3可为PMOS晶体管，且第三晶体管可为NMOS晶体管。
请同时参阅第图1、2、3所示，为现有电子产品系统内所设置的调整器电路示意图、本发明调整器的电路示意图及本发明与现有的调整器于启动时的电压比较图，为使更加了解本发明，于回授装置5使用1uF负载电容，来模拟实际运作时的电压与电流的曲线图，由图中可清楚看出，现有的调整器(如图3所示)在无二极管32的保护下，其启动时的输出电压峰值达到3.88V，而本发明在利用第二晶体管3，来将第一晶体管2的栅—源电压(VGS)限制在一个二极管32的压差的状况下，其输出电压峰值可大幅降低为3.51V，使负载装置不会因接收过高输出电压造成损毁的情形。
再请同时参阅第图1、2、4所示，为现有电子产品系统内所设置的调整器的电路示意图、本发明调整器的电路示意图及本发明与现有的调整器于负载装置瞬间需求较大电流时的电压比较图，由图中可清楚看出，现有的调整器并无设置该第三晶体管4及直流电压41，所以当回授装置5瞬间抽取大量电流时，其最低电压会下降到2.17V，而本发明于回授装置5瞬间抽取大量电流时，其最低电压只下降到2.43V，且由其下降的波形可清楚得知，第一晶体管2需经由回路来反映，所以第三晶体管4的反应速度会比第一晶体管2来的快。
请同时参阅第图5A、5B所示，为本发明于待机状态时的电压图(一)及电压图(二)，由图中可清楚得知，当系统进入待机模式时，其第一晶体管2与回授装置5之间的电压在制程及温度的变化下，即使有高达20mA的电流加载，其电压仍可维持在2.21V～1.5V的可接受范围内，且整体的待机耗电也大幅降低到数uA，使系统的待机时间大为增长。
所以，本发明的调整器为可改善现有技术的关键在于；(一)本发明利用差动放大器与第一晶体管之间所连接的第二晶体管，且第二晶体管连接一电压侦测器来侦测负载装置与第一晶体管之间的输出电压，而当此输出电压低于预设的电压值时，该第二晶体管会将第一晶体管的栅—源电压(VGS)限制在一个二极管的压差，以减小第一晶体管的推动能力，减少输出电压过高的现象，以确保负载装置不因承受过高电压而损毁的现象。
(二)本发明利用负载装置与第一晶体管之间所连接的第三晶体管，且第三晶体管连接有直流电压，而当第一晶体管与负载装置之间的输出电压瞬间被拉下时，该第三晶体管的栅—源电压(VGS)会直接提供负载装置瞬间所需的电流，而不需在此经过差动放大器与回授装置的回路反应，以防止发生时间延缓的现象，并当系统进入待机模式时，即可停止差动放大器及回授装置所设置的电阻的运作，只留下直流电压来维持第三晶体管的正常运作即可，以大幅降低待机模式所需的电源。
上述详细说明仅为针对本发明一种较佳的可行实施例进行说明，该实施例并非用以限定本发明的权利要求，凡其它未脱离本发明所揭示的技术精神下所完成的均等变化与修饰变更，均应包含于本发明所涵盖的专利范围中。
权利要求
1.一种调整器，该调整器设置有差动放大器、第一晶体管、第二晶体管、回授装置；其特征在于该差动放大器连接于预设的电源，且差动放大器可供参考电压及回授装置所输出的回授电压输入，而当回授电压低于参考电压时，该差动放大器会输出一低位准信号，且于回授电压高于参考电压时，该差动放大器会输出一高位准信号；该第一晶体管连接于输出电压及预设的电源，并可接收由差动放大器所传送的低位准信号及高位准信号，且当接收到低位准信号时，该第一晶体管会导通并将电源供应至其所连接的负载装置；该第二晶体管连接有电压侦测器及二极管，且电压侦测器连接于第一晶体管与回授装置之间，而二极管连接于电源，且第二晶体管连接于差动放大器和第一晶体管之间，而电压侦测器会持续侦测负载装置与第一晶体管之间的输出电压，而当此电压低于预设的电压值时，该电压侦测器会发出一信号来致能第二晶体管，而将第一晶体管的栅—源电压限制在一个二极管的压差，以减小第一晶体管的推动能力，减少输出电压瞬间爬升过高的现象。
2.如权利要求1所述的调整器，其中，该第一晶体管与第二晶体管为PMOS晶体管。
3.如权利要求1所述的调整器，其中，该预设的电源与负载装置和第一晶体管之间进一步连接有第三晶体管，且第三晶体管连接有直流电压。
4.如权利要求3所述的调整器，其中，该第三晶体管为NMOS晶体管。
5.一种调整器，该调整器设置有差动放大器、第一晶体管、第三晶体管、回授装置；其特征在于该差动放大器连接于预设的电源，且差动放大器可供参考电压及回授装置所输出的回授电压输入，而当回授电压低于参考电压时，该差动放大器会输出一低位准信号，且于回授电压高于参考电压时，该差动放大器会输出一高位准信号；该第一晶体管连接于差动放大器及预设的电源，并可接收由差动放大器所传送的低位准信号及高位准信号，且当接收到低位准信号时，该第一晶体管会导通并推动其所连接的回授装置；该第三晶体管连接有直流电压，且第三晶体管连接于预设的电源以及第一晶体管和回授装置之间，而当第一晶体管与回授装置之间的电压瞬间因负载加大被拉下时，该第三晶体管的栅一源电压会加大直接提供负载装置瞬间所需的电流。
6.如权利要求5所述的调整器，其中，当调整器进入待机模式时，该直流电压可供应第三晶体管于待机模式所需的电源。
7.如权利要求5所述的调整器，其中，该第一晶体管为PMOS晶体管。
8.如权利要求5所述的调整器，其中，该第三晶体管为NMOS晶体管。
9.如权利要求5所述的调整器，其中，该差动放大器和第一晶体管之间进一步连接有第二晶体管，且第二晶体管连接有电压侦测器及二极管，而二极管连接于预设的电源。
10.如权利要求9所述的调整器，其中，该第二晶体管为PMOS晶体管。
全文摘要
本发明涉及一种调整器，该调整器设置有差动放大器，而该差动放大器连接于参考电压与第一晶体管，而第一晶体管连接有回授装置，且第一晶体管与差动放大器之间连接有第二晶体管，而第二晶体管连接有电压侦测器及二极管，且二极管连接于预设的电源，而该电压侦测器会持续侦测回授装置与第一晶体管之间的输出电压，而当此电压低于预设电源的电压值时，该电压侦测器会发出一信号来致能第二晶体管，而将第一晶体管的栅－源电压(VGS)限制在一个二极管的压差，以减小第一晶体管的推动能力，减少输出电压(VOUT)突然爬升过高的现象。
文档编号H03K17/08GK1881802SQ20051007812
公开日2006年12月20日 申请日期2005年6月13日 优先权日2005年6月13日
发明者颜暐駩, 许智仁 申请人:群联电子股份有限公司