专利名称：单片式射频滤波器和集成电路的制作方法
技术领域：
本发明涉及一种射频(RF)滤波器，尤其涉及一种采用薄膜体声谐振器的单块集成电路芯片上的单片式RF滤波器。
背景技术：
采用薄膜体声谐振器(film bulk acoustic resonator，FBAR)构建的带通和陷波滤波器已经成为陶瓷滤波器和表面声波(SAW)滤波器的可行的替代，使用于便携式电信装置，如手机、个人数字助理等中。FBAR滤波器具有比陶瓷滤波器小得多的尺寸，这使得它们更适合用于这些类型的便携式通信装置中。此外，它们提供了比SAW滤波器更好的性能。与陶瓷和SAW滤波器不同的是，FBAR滤波器是和标准的集成电路制造技术兼容的。
FBAR器件从根本上包括一夹在两个电极之间的压电层，例如氧化锌或氮化铝。这一结构被置于衬底中的腔上。要构建一个带通滤波器，将多个谐振器以阶梯配置组合，形成阵列。图1示出了这种配置的一例。该例包括在输入端口18和输出端口20之间串联的四个FBAR 10、12、14和16。举例来说，当被用作手机中的传输滤波器时，输入端口可以连接到功率放大器，而输出端口可以连接到天线。分路谐振器22和24连接在串联谐振器的电极和地参考电势之间。该FBAR可以在单块衬底(例如硅)上制造为集成电路。
在其他因素之间，每个FBAR都在依赖于FBAR层厚的频率处表现出基频共振。在构建滤波器期间，如此设计FBAR元件，使它们的最大峰值共振处在带通滤波器所需的中心频率，从而在该频率处传输信号。分路FBAR元件在稍微偏离串联元件的频率处(例如，低7-8％)共振，由此将通带之外的频率处的信号分流至地，并获得平坦的带通轮廓。
如图2a所示，可以用Butterworth-Van Dyke电路表示FBAR的等效电路。该电路为谐振器建立了这样的模型恒定钳位电容C0和声学支路，或“动态”支路并联，该动态支路包括动态电容Cm、动态电感Lm和动态电阻Rm。值C0是通过其施加电场的两个电极之间的电容。动态元件表示压电材料的机电响应。
如图1的例子所示，可以将微调电感器26和28与相应分路FBAR 22和24串联，以调谐滤波器的带宽和衰减特性。如图2b所示，每个微调电感器的效果在于，在等效电路的两个并联支路上串联了额外的电感Lt。
从常规上讲，对于具有图1所示类型的拓扑结构的滤波器而言，每一微调电感器都具有大约2nH量级的电感。在实际实现滤波器的过程中，这一电感值需要的电感器过大，难以在FBAR集成电路的衬底上制造。为了实现所期望的性能，电感线将不得不太粗和/或太长。因此，从常规来讲，微调电感器是分立器件，独立于FBAR制造，然后通过丝焊等连接到其上。
参考图3，滤波器的FBAR元件是在硅晶片等上制造的，它们形成芯片30。由于微调电感器24和26所需的尺寸很大，因此它们独立地形成于印刷电路板32上或形成于印刷电路板32内。芯片30安装在印刷电路板32上，然后通过丝焊34将电感器连接到分路FBAR。
独立于FBAR阵列，例如在印刷电路板上制造微调电感器带来了特定的限制。首先，需要两个制造工序，这导致成本大于只有IC工序的成本。第二，需要执行丝焊步骤，这进一步增加了滤波器的费用。第三，要用到印刷电路板或其他结构支撑微调电感器，这增大了滤波器的总体尺寸。第四，印刷电路板固有的寄生元件对滤波器性能有不利影响。
发明内容
根据本发明，通过能够减小所述微调电感器的尺寸的滤波器拓扑结构克服了这些限制。因此，可以在与所述FBAR阵列相同的衬底上制造所述微调电感器，由此实现了仅采用集成电路工艺在单个芯片上制造整个滤波器。此外，消除了对连接滤波器元件的丝焊步骤的需求。
根据本发明的一个实施例，一对分路谐振器中的每一个均具有一个连接至所述串联谐振器的电极。所述的两个分路谐振器的另一电极相互连接到一起。在所述公共电极和地电势之间连接所述微调电感器。在所述串联谐振器和地电势之间连接第三分路谐振器。通过这一布置，可以使所述微调电感器足够小，从而能够在集成电路芯片上包含所述微调电感器。
根据本发明的另一方面，所述集成电路芯片所具有的结构能够使制造所述芯片需要的步骤最少。特别地，每一FBAR的一个电极，以及微调电感器和所述芯片的地电势连接焊盘均形成于所述芯片的同一金属层中。因此，可以采用单个掩模步骤同时制造所有的这些元件，以降低工艺成本。
在下文中将参照附图所示的示范性实施例对由此获得的本发明的这些和其他特征和优势进行更为详细的说明，其中图1是常规FBAR带通滤波器的示意图；图2a是FBAR等效电路的电路图；图2b是添加了微调电感器的等效电路的电路图；图3是带有微调电感器的常规FBAR滤波器的物理结构的平面图；图4是根据本发明实施例的FBAR滤波器的一个实施例的示意图；图5是根据本发明的原理包含了集成FBAR和微调电感器的芯片的一个实施例的截面侧视图；以及图6是示范性芯片的拓扑结构平面图，在所述示范性芯片中能够实现图3中的电路。
具体实施例方式
为了有助于理解本发明，在下文中将参照带通滤波器的示范性实施例对本发明予以说明。但是，应当理解，这些实施例并非本发明仅存的可行实施方式。例如，可以采用未在本文中具体指出的其他材料构造所述谐振器。因此，下述说明不应看作对本发明范围的限定。
在图4中示出了遵循本发明原理的FBAR滤波器的一个实施例的示意图。参照所述示意图，所述滤波器包括连接于输入端口50和输出端口52之间的串联谐振器40、42、44和48。一对并联的分路谐振器54和56中的每一个均具有第一电极，所述第一电极连接在一个或多个串联谐振器的相对侧上。在图示的实例中，将所述分路谐振器54的第一电极连同所述第一串联谐振器40的一个电极一起连接至所述输入端口50。将另一分路谐振器的第一电极连接至串联谐振器42和44的电极节点处。两个分路谐振器54和56中的每一个的第二电极相互连接。因此，在这一实例中，一对分路谐振器54和56横跨在两个串联谐振器40和42上。将两个分路谐振器的公共第二电极通过微调电感器58接地。将单独的分路谐振器60连接在输出端子52和地之间，以改善位于通带之下的频率处的衰减。
所设计的第一并联谐振器54可以具有大于所连接的串联谐振器40(下文称为第一串联谐振器)的电容。所设计的第二并联谐振器56也可以具有大于所连接的串联谐振器(下文称为第二串联谐振器)42的电容。因此，并联谐振器54和56中的每一个可以与具有较低电感的电感器58连接，从而有可能只利用一个微调电感器。
作为这一拓扑结构的结果，所述微调电感器58可以比先前采用的如图1例所示的微调电感器小得多。例如，微调电感器58可以具有lnH或更小，例如0.4-0.8nH的电感。由于尺寸小，所述电感器适于采用集成电路制造技术。因此，可以在与FBAR相同的晶片上制造所述电感器，从而在单个芯片上形成单片式滤波器。
尽管图4的实施例中示出了单个电感器58，但是，也可能采用多个在分路谐振器54和56的公共电极和地之间并联或串联的电感器，以提高或控制所述电感的Q值。
图5的横截面侧视图中示出了将微调电感器与FBAR集成的单片构造的一个实例。在诸如硅或砷化镓的衬底64上形成所述集成电路。在所述衬底中形成室或空腔66，并将其通过通道68连接至衬底的底面。底层70为所述结构提供了密封。由适当材料，例如氮化铝构成的覆层72形成了支撑膜，并且起着阻挡物，例如刻蚀阻挡层的作用。优选地，所述膜具有小于500A的厚度，以降低声损耗并提高滤波器的Q因子。金属导电层74，例如钼，覆盖空腔66的至少一部分，并且形成了FBAR的底部电极。在底部电极74和覆层72之上淀积或者涂覆压电层76。例如，所述压电材料可以是氮化铝或氧化锌。顶部电极78覆盖了压电层76和底部电极层74的一部分，从而在区域80中形成FBAR的夹层构造。
在压电层上邻近电极78形成微调电感器的线圈82。在图示的实施例中，所述线圈为线性的，其具有蛇形线(serpentine)构造。或者，所述线圈可以具有螺旋(spiral)形状。在这一实施例中，所述电感器的一端通过适当的互连84连接至顶部电极78。所述电感器的另一端连接至另一电极86，其通向芯片的接触焊盘，从而实现与地电势的连接。
可能对谐振器的区域80(即，下部电极74、压电层76和上部电极78共享的公共区域)进行调整，以提高电容。更具体来讲，在本实施例中，使所述第一并联谐振器54的面积大于所述第一串联谐振器40的面积，使第二并联谐振器56的面积大于第二串联谐振器42的面积，使得并联谐振器54和56中的每一个都能够具有比串联谐振器40和42大的电容。
这一类型的构造带来了经济有效的集成电路制造工艺。特别是，FBAR的顶部电极78、微调电感器的线圈82和用于接地参考电势的接触焊盘均包含在了所述芯片的同一金属层中。因此可以采用单个掩模同时形成所有的这些元件，而不是要求各自独立的掩模和相关的工艺步骤。
图6是形成对应于图4的实例的，具有集成微调电感器的FBAR滤波器的单片结构的顶视图。如其所示，第一串联谐振器40和第一分路谐振器54共享一个连接至芯片的一个焊盘88的顶部电极，所述焊盘88形成了输入端口50。第二串联谐振器42和第二分路谐振器56也共享一个公共顶部电极。第三串联谐振器44也与第二串联谐振器42和第二分路谐振器56共享其顶部电极。第四串联谐振器48和第三分路谐振器60共享连接至芯片的另一焊盘90的公共顶部电极，所述焊盘90形成了输出端口52。为了在串联谐振器和分路谐振器之间提供频率差异，可以在分路谐振器的顶部电极上淀积额外厚度的电极材料。
将微调电感器58的一端92连接至分路谐振器54和56的公共电极。在图示的实施例中，这一公共电极为底部电极，因此，通过位于压电层中的垂直通道(未示出)连接所述电感器。所述电感器的另一端连接至第三焊盘94，所述第三焊盘94连接至接地参考电势。
参照本申请的图4，采用了多个串联谐振器40、42、44和48。将所述第一并联谐振器54连接至所述第一串联谐振器40的一端，将所述第二并联谐振器连接在所述第二和第三串联谐振器42和44之间。所制造的串联谐振器40、42、44、48具有均等的面积，所制造的第一和第二并联谐振器54和56具有比各串联谐振器大的面积。因此，并联谐振器54和56可以具有比串联谐振器40、42、44、48大的电容。
如前所述，可以看到本发明的实施例提供了一种FBAR滤波器的拓扑结构，其引入了具有足够小尺寸的微调电感器，因此能够在与所述FBAR组件相同的芯片上制造所述微调电感器。因此，整个滤波器为单片式结构，因此，避免了对支撑所述微调电感器的单独的印刷电路板的需要。由于所述滤波器的整个结构是采用集成电路工艺制造的，因此，降低了总制造成本。此外，由于避免了将微调电感器连接至FBR所需的丝焊，进一步降低了成本。
由于将所有的组件都集成在了单个芯片上，所述滤波器的性能也得到了提高。伴随单独的电路板和丝焊出现的固有的寄生元件也被去除了。
本领域普通技术人员应当理解，在不背离本发明原理的情况下，可以以其他形式体现本发明所依据的原理。例如，尽管在图4所示的实施例中，所连接的一对分路谐振器横跨两个串联谐振器，但是，位于所述分路谐振器之间的串联谐振器的数量可以改变。
因此，上述说明应当被看成示例性的而不是限定性的。本发明的范围由权利要求界定，并且其包含了在其等同要件的含义和范围内的所有改变。
本申请要求于2004年11月10日在韩国知识产权局提交的韩国专利申请No.10-2004-0091362的优先权，其公开全文在此引入以作参考。
权利要求
1.一种滤波器，其包括在集成电路芯片上的输入端口和输出端口之间串联的多个声谐振器，所述谐振器中的每一个均具有一对电极；位于所述集成电路芯片上的第一分路谐振器，其具有连接至所述串联谐振器中的一个的电极的第一电极，以及第二电极；位于所述集成电路芯片上的第二分路谐振器，其具有连接至所述串联谐振器的另一电极的第一电极和连接至所述第一分路谐振器的所述第二电极的第二电极；以及位于所述集成电路芯片上的电感器，其一端连接至所述分路谐振器的第二电极，另一端连接至所述芯片的接触焊盘。
2.如权利要求1所述的滤波器，其进一步包括位于所述集成电路芯片上的第三分路谐振器，所述第三分路谐振器的一个电极连接至所述串联谐振器的第三电极，另一个电极连接至所述集成电路芯片的接触焊盘。
3.如权利要求2所述的滤波器，其中，所述第三分路谐振器的所述一个电极与所述串联谐振器的所述第三电极一起连接至所述输出端口。
4.如权利要求1所述的滤波器，其中，所述第一分路谐振器的所述第一电极连接至所述输出端口。
5.如权利要求1所述的滤波器，其中，所述谐振器中的每一个均包括薄膜体声谐振器。
6.如权利要求1所述的滤波器，其中，所述电感器具有1nH或更小的电感值。
7.如权利要求1所述的滤波器，其中，所述第一分路谐振器和所述第二分路谐振器中的至少一个具有比所述多个声谐振器中的至少一个大的电容。
8.一种集成电路，其包括其中具有空腔的衬底；布置在所述空腔的至少一部分上的第一导电层，用于形成第一电极；位于所述导电层上的压电层；以及位于所述压电层上的第二导电层，对所述第二导电层进行构图以形成布置在所述第一电极之上的第二电极、电感器和所述电感器的一端所连接的连接焊盘。
9.如权利要求8所述的集成电路，其中，所述电感器的另一端连接至所述第一和第二电极中的一个。
10.如权利要求8所述的集成电路，其进一步包括位于所述衬底和所述第一导电层之间的阻挡层。
11.如权利要求8所述的集成电路，其进一步包括将所述空腔连接至远离所述第一导电层的所述衬底的表面的通道，以及覆盖所述表面的保护层。
12.如权利要求8所述的集成电路，其中，所述电感器具有1nH或更小的电感值。
13.如权利要求8所述的集成电路，其具有多个区域，所述区域中的每一个均包括在所述第一导电层内实现的底部电极、中间压电层和在所述第二导电层中实现的顶部电极，以形成谐振器，其中，相邻的声谐振器共享所述电极中的一个。
14.如权利要求13所述的集成电路，其中，所述多个区域中的至少两个区域彼此不同，由此导致由所述至少两个区域形成的谐振器的电容不同。
全文摘要
一种由薄膜体声谐振器形成的滤波器，其拓扑结构能够实现在与谐振器相同的衬底上制造微调电感器。可以在单个芯片上，仅采用集成电路工艺制造整个滤波器。在示范性实施例中，一对分路谐振器中的每一个均具有一个连接至串联谐振器的电极，所述的两个分路谐振器的另一个电极相互连接。在所述公共电极和地电势之间连接所述微调电感器。在所述串联谐振器和地电势之间连接第三分路谐振器。
文档编号H03H9/54GK1773849SQ20051012042
公开日2006年5月17日 申请日期2005年11月10日 优先权日2004年11月10日
发明者朴允权, 金德焕, 南光佑, 宋寅相, 尹锡术, 河炳柱, 金钟硕 申请人:三星电子株式会社