专利名称：电动机驱动电路的制作方法
技术领域：
本发明涉及能够以低消耗功率来高速驱动作为电动机的驱动器来使用的晶体管的电动机驱动电路。
背景技术：
图4表示现有的电动机驱动电路。来自设置在本电动机驱动电路的最终输出级的晶体管NMOS101和NMOS102的输出与作为负载的线圈接线，对在该线圈上流出的电流进行控制以使进行对电动机(未图示)的控制。对于同图所示的电动机驱动电路的结构进行说明。NMOS101和NMOS102是设置在最终输出级的驱动器，NMOS101的源极和NMOS102的漏极之间的公共连接点成为最终输出。NMOS101的漏极与电源电压107连接，NMOS101的栅极与来自PMOS103和NMOS104的漏极之间的公共连接点的输出连接。还有，NMOS102的栅极与逻辑电路112连接，PMOS103的栅极与逻辑电路110连接。在此，作为钳位电路(clamp circuit)的齐纳二极管108、109，在从各个齐纳二极管流出逆方向饱和电流之前，也用于分别确保NMOS101的栅极和源极之间的电位差(Vgs)和NMOS104的栅极和源极之间的电位差。与此同时，各齐纳二极管还具有用于防止对于NMOS101和NMOS104的各个Vgs的过电压的功能。最后，PMOS105的栅极与逻辑电路111连接，NMOS106的栅极电压与逻辑电路113连接，由来自逻辑电路110、111、112、113的输入电压的状态来确定最终输出。
接着，与图5所示的现有的电动机驱动电路的电压波形图一起说明图4所示的现有的电动机驱动电路的工作。还有，图5的波形图从上开始表示最终输出的低电平/高电平以及NMOS101、NMOS102、PMOS103、NMOS104、PMOS105、NMOS106的栅极电压(即，NMOS的栅极电压较高时NMOS成为导通状态)。图5所示的(A)区间的最终输出为高电平。即，作为构成最终输出级的驱动器的NMOS101处于导通状态，而NMOS 102处于截止状态。由于NMOS101处于导通状态因而来自PMOS103和NMOS104的漏极的公共连接点的输出成为高电平。因此，PMOS103处于导通状态、NMOS104处于截止状态，即，PMOS103和NMOS104的栅极电压成为低电平。另外，由于NMOS104处于截止状态因此PMOS105处于导通状态、NMOS106处于截止状态。另外，图5所示的(B)区间的最终输出成为低电平，但与最终输出成为高电平的(A)区间相比，NMOS101、NMOS102、PMOS103、NMOS104、PMOS105、NMOS106的每个晶体管的导通/截止状态和每个晶体管的栅极的输入电压的状态，成为在(A)区间情况下的反转状态。
最终输出经由齐纳二极管108向NMOS101的栅极输出反馈，另外经由NMOS104的源极和齐纳二极管109向NMOS104的栅极输出反馈，这是为了将NMOS101、NMOS104的源极作为基准对NMOS101的栅极电压进行控制。由此，由使用于电动机驱动电路上的晶体管能够检测出最终输出为异常状态，或者和钳位电路一起使用以使不需要将使用于电动机驱动电路上的元件以高耐压的方式设计。
在上述的电路工作中，来自NMOS101和NMOS102的公共连接点的最终输出从高电平向低电平切换时需要NMOS104从截止状态向导通状态切换，最终输出从低电平向高电平切换时需要NMOS104从导通状态向截止状态切换。从而为了在最终输出上能快速反映输入，从而NMOS4的导通、截止状态的切换，也就是使NMOS104的栅极电容以及寄生电容高速充电、或者放电是一个条件。
在此，由Q＝IT(Q电荷量、I电流、T时间)，通过增加向MOS晶体管的栅极的电流量来在短时间内可完成MOS晶体管的栅极电容/寄生电容的电荷的充电。因此若增加来自与NMOS104的栅极连接的PMOS105的漏极的电流量则提高对NMOS104的栅极电容以寄生电容的充电速度，增加与NMOS104的栅极连接的NMOS106的漏极的漏极电流，以使提高NMOS104的栅极电容以及寄生电容的放电速度。因此由在饱和状态下的MOS晶体管的电流方程式Ids＝K(Vgs-Vth)2(K常数、VthPMOS的阈值电压)，为了增大PMOS105的漏极电流而优选增大Vgs，但对于期望以低消耗功率来进行驱动的现状而言增大与源极连接的电源电压115并不是优选方式。还有，由于在上式中K是与构成晶体管的栅极宽度成正比的常数，因此通过增加栅极宽度也可以增大电流量。并且根据欧姆定律I＝R/V减小与PMOS105的源极连接的电阻114的电阻值，也可以增大来自PMOS105的漏极的电流。
在此，在输出为低电平的情况下，需要由PMOS105的漏极电流来充电NMOS104的栅极电容和寄生电容而保证NMOS104处于导通状态，但为了高速驱动NMOS104，若改变PMOS105的漏极的大小(W/L比)、或者改变PMOS105的源极侧的电阻114，而增加PMOS105的漏极电流，则保证NMOS104处于导通状态期间增加齐纳二极管电路109的逆方向饱和电流量，从而在最终输出级上产生向输出方向流的电流，因而消耗功率变大。另外，即使增加电源电压115和PMOS105的栅极电压的输入信号也可以实现NMOS104的高速驱动，但若考虑消耗功率则依然不是优选方式。若PMOS105的漏极电流变小则虽然齐纳二极管109上逆方向饱和电流实现较低的低消耗功率，但不能高速驱动NMOS104，还有构成最终输出级的NMOS晶体管101、102因对于输入的延迟而同时导通，并且流出贯通电流而消耗功率变大，同时存在导致元件破坏的可能性。
发明内容
本发明鉴于此，为了解决现有技术中的内在缺点，其第一目的在于提供一种消耗功率较低且高速工作的电动机驱动电路，其第二目的在于提供一种具备上述电动机驱动电路的半导体装置，其第三目的在于提供一种具备上述半导体装置、由上述半导体装置控制的线圈以及由在上述线圈中产生的磁场来确定转子的转数的电动机的电动机装置。
上述第一目通过具有下述特征的电动机驱动电路来实现，该电动机驱动电路，对为了驱动电动机而与最终输出级串联连接的第一NMOS和第二NMOS进行驱动，将上述第一NMOS的源极和第二NMOS的漏极之间的公共连接点作为最终输出，具备第一PMOS和第三NMOS，其漏极的相互公共连接点与上述第一NMOS的栅极连接；第二PMOS和第四NMOS，其漏极的相互公共连接点与上述第三NMOS的栅极连接；漏极与上述第三NMOS的栅极连接的一个以上的PMOS，其在最终输出成为低电平时，为了充电上述第三NMOS的栅极电容而导通，若上述第三NMOS的栅极电容被充电则截止；以及漏极与上述第三NMOS的栅极连接的一个以上的NMOS，其在最终输出成为高电平时，为了放电上述第三NMOS的栅极电容而导通，若上述第三NMOS的栅极电容被放电则截止，上述第一NMOS的栅极经由钳位电路与最终输出连接，上述第三NMOS的源极和经由钳位电路的上述第三NMOS的栅极与最终输出连接。通过该结构能够加快开关速度，并且能够实现低消耗功率。
上述第一目的，也可以由作为本发明之二的、上述钳位电路为齐纳二极管的本发明之一所述的电动机驱动电路来实现。齐纳二极管利用其击穿现象而适用于钳位电路。
上述第一目的，也可以由作为本发明之三的、具备上述第一NMOS和上述第二NMOS为特征的本发明之一或者本发明之二的任何一项中所记载的电动机驱动电路来实现。
上述第二目的，由作为本发明之四的、具备本发明之一至本发明之三中任何一项中所记载的电动机驱动电路为特征的半导体装置来实现。设置在最终输出级上的NMOS与对该最终输出级的NMOS进行驱动的电路部分设置在分别不同的半导体装置或者相同的半导体装置上。一般而言，最终输出级的NMOS上流出较大的电流，因此将对最终输出级的NMOS进行驱动的电路部分设置在外部，从而即使在最终输出级的NMOS上流过过电流，驱动最终输出级的NMOS的电路部分也不易受到其影响。
上述第三目的，由作为本发明之五的、具备发明之四的半导体装置和具备由上述半导体装置驱动的线圈的电动机为特征的电动机装置来实现。
发明效果能够实现低消耗功率且高速工作，在构成最终输出级的晶体管上不会流过贯通电流，而不存在破坏用于该结构的元件的可能性的电动机驱动电路。
图1是本发明所涉及的电动机驱动电路的电路图(实施方式1)
图2是本发明所涉及的电动机驱动电路的电压变动图。
图3是本发明所涉及的电动机驱动电路的实施方式2(实施方式2)。
图4是现有的电动机驱动电路的电路图。
图5是现有的电动机驱动电路的电压变动图。
图中1、2、4、6、6a、6b、16-NMOS；3、5a、5b、18a、18b、20a、20b-PMOS；7、15、21-电源电压；8a、9a-钳位电路；8b、9b-齐纳二极管；14a、14b、20a、20b-电阻。
具体实施例方式
以下，对于用于实施本申请发明的最佳方式进行说明。图1是本发明所涉及的电动机驱动电路。来自设置在本电动机驱动电路的最终输出上的NMOS1和NMOS2的输出与作为负载的线圈接线，控制在该线圈上流过的电流以使进行电动机(未图示)的控制。最终输出，其大致输出范围为从与NMOS1的漏极连接的电源电压7的电位到与NMOS2的源极连接的地的零电位。
图1所示的本发明所涉及的电动机驱动电路与图5所示的现有的电动机驱动电路相比，分别设置有用于充放电NMOS4(在图4中相当于NMOS104)的栅极电容和寄生电容的多个机构(在图4中，PMOS105为充电机构、NMOS106为放电机构)，该NMOS4的漏极与构成最终输出级的串联连接的NMOS1(在图4中相当于NMOS101)的漏极连接。以下，对于本发明所涉及电动机驱动电路的结构进行说明。
在同图中最终输出级由NMOS1和NMOS2来构成，NMOS1的源极和NMOS2的漏极的公共连接点成为最终输出。NMOS1的栅极与PMOS3的漏极和NMOS4的漏极之间的公共连接点连接，NMOS2的栅极与逻辑电路12连接，PMOS3的栅极与逻辑电路10连接。钳位电路8a是用于防止Vgs增加到一定程度以上的保护电路，使用齐纳二极管或者二极管。钳位电路9a也以相同目的设置在NMOS4的栅极/漏极之间。NMOS4的栅极与PMOS5a和PMOS5b的漏极的公共连接点、NMOS6a和NMOS6b间的漏极的公共连接点连接。NMOS4的栅极电容和寄生电容，由PMOS5a和PMOS5b的漏极电流来充电、由NMOS6a和NMOS6b的漏极电流被放电。还有，PMOS5a的栅极与逻辑电路11a连接，PMOS5a的源极经由电阻14a与电源电压15连接，PMOS5b的栅极与逻辑电路11b连接，PMOS5b的源极经由电阻14b与电源电压15连接，NMOS6a的栅极与逻辑电路13a连接，NMOS6b的栅极和逻辑电路13b连接，NMOS6a、6b的源极分别接地。
最终输出，经由钳位电路8a向NMOS1的栅极输出反馈，或者经由NMOS4的源极和钳位电路9向NMOS4的栅极输出反馈，这是为了将NMOS1、NMOS4的源极电位作为基准对NMOS1的栅极电压进行控制。由此，由使用于电动机驱动电路上的晶体管能够检测出最终输出处于异常状态，或者和钳位电路一起使用而能够防止使用于电动机驱动电路上的元件上产生超过耐压的电压。
以下，用图2所示的本发明所涉及的电动机驱动电路的电压波形图来说明图1所示的本发明所涉及的电动机驱动电路的工作。还有，在图2的波形图从上开始表示最终输出的低电平/高电平状态以及NMOS1、NMOS2、PMOS3、NMOS4、PMOS5a、PMOS5b、NMOS6a、NMOS6b的栅极电压(即，NMOS的栅极电压较高时NMOS成为导通状态)。图2所示(A1)区间的最终输出成为高电平，除了切换到(B)所示的区间之前的瞬间之外、即除了最终输出从高电平向低电平切换之前的区间之外，作为构成最终输出机构的驱动器的NMOS1处于导通状态。另一方面NMOS2在同区间始终处于截止状态。NMOS1处于导通状态时，由于来自PMOS3和NMOS4的漏极的公共连接点的输出为高电平，因此PMOS3处于导通状态而NMOS4处于截止状态。在NMOS4处于截止状态时，PMOS5a和PMOS5b处于截止状态。另一方面，作为NMOS4的放电机构的NMOS6a和NMOS6b，除了从区间(A1)向区间(B)切换之前的区间之外，NMOS6a处于导通状态而NMOS6b始终处于截止状态。即，仅用NMOS6a来进行用于使最终输出维持高电平、即用于使NMOS4维持截止状态的栅极电容和寄生电容的放电。有关NMOS6b的工作后文叙述。
从同图所示的(A1)向(B)切换之前的瞬间，即最终输出从高电平向低电平切换之前的瞬间，NMOS6a成为截止状态并且PMOS5a和PMOS5b成为导通状态。用两个充电机构进行NMOS4的栅极电容和寄生电容的充电，栅极电容和寄生电容已被充电之后，仅用来自PMOS5a的漏极的电压来进行用于使最终输出维持低电平的NMOS4的导通状态的维持，PMOS5b成为截止状态。在此，为了确保用于使NMOS4维持导通状态的NMOS4的Vgs而优选PMOS5a漏极电流的大小为稍微超过在钳位电路9上产生逆方向电流的阈值的大小。另外，由电阻14b和电源电压15等主要因素来确定来自只在充电NMOS4的栅极电容和寄生电容时才导通的PMOS5b的漏极的漏极电流。另外，在同图中NMOS4从截止状态向导通状态切换并且PMOS3也从导通状态向截止状态切换。由此确定NMOS1的栅极电压。由于NMOS2与NMOS1之间不会产生贯通电流，因此NMOS1的从导通状态向截止状态切换的定时稍微有延迟。并且在NMOS2从导通状态向截止状态切换的同时，最终输出成为低电平。
图2所示的(B)区间的最终输出成为低电平，NMOS1成为截止状态，NMOS2除了切换到(A2)之前的区间成为导通状态。由于在(B)所示的区间上NMOS1始终处于截止状态，因此来自PMOS3和NMOS4的输出为低电平，PMOS3处于截止状态而NMOS4处于导通状态。因NMOS4处于导通状态而起动NMOS4的栅极电容和寄生电容的充电机构，但如上所述NMOS4成为导通状态之后仅用PMOS5a来确保NMOS4的Vgs，因此只有PMOS5a处于导通状态。NMOS2与后述的NMOS1的工作相比，以较早的定时来成为截止状态以使在电源电压7和NMOS1之间不会产生贯通电流。
从(B)区间向(A2)区间切换时，即最终输出从低电平向高电平切换时，因NMOS1成为导通状态从而PMOS3处于导通状态、NMOS4处于截止状态。因此起动使NMOS4的栅极电容和寄生电容放电的放电机构。此时为了使最终输出高速工作而需要使NMOS4的栅极电容和寄生电容瞬时放电，因此NMOS6a和NMOS6b这两个放电机构起动而使NMOS4的寄生电容放电之后，NMOS6b停止。通过向用于控制该放电机构的栅极电压施加电压，除了NMOS4的栅极和源极之间的漏电流之外大体上没有产生消耗功率的主要因素，因此并没有抑制向最终输出的输出方向的电流的产生而导致消耗功率的减少，但通过设置有多个栅极电压的施加机构以使实现NMOS4的栅极电容和寄生电容的高速放电。这种方式在为了实现低电压驱动而电源电压15并不是充分大的电源时，或者在来自逻辑电路13a、13b的NMOS6a、6b的栅极电压不能取得较大的电压时尤其有效。
现有的电动机驱动电路，不得不在为了确保高速性而增加消耗功率、或者为了降低消耗功率而牺牲高速性的两者中选择其一，但本发明所涉及的电动机驱动电路确保对于输入的输出的高速性并且实现低消耗功率。
对于最终输出级仅由NMOS来构成的电动机驱动电路，将设置在最终输出级上的电源侧的NMOS的源极作为基准进行设置在最终输出级上的NMOS的栅极的电压驱动，因此需要将最终输出反映在电动机驱动电路上。在这种情况下用于进行设置在最终输出级上的电源侧的NMOS的放电的NMOS的源极与最终输出连接，因此为了继续保持用于使设置在最终输出级上的电源侧的NMOS成为截止状态的NMOS的栅极电压，而继续产生最终输出级的接地侧的NMOS的漏极电流或者向最终输出的输出方向的电流。还有，在之前叙述过的如PMOS5b或者NMOS6b这样的只在一定期间内起动的充电机构或者放电机构也可以有多个。
在图3中表示本发明所涉及的发明的第二实施例。图3是图1所示的本发明所涉及的电动机驱动电路的钳位电路上使用齐纳二极管并且对放电机构实施变形的图。正确而言，与图1所示的本发明所涉及的电动机驱动电路相比去掉NMOS6b和逻辑电路13b，而设置有与NMOS6电流镜连接的NMOS16；与NMOS6和NMOS16的栅极连接的PMOS18a、18b；逻辑电路19a、18b；和电阻20a、20b。在钳位电路上使用齐纳二极管是因为齐纳二极管的逆方向击穿电压的特性对于钳位电路具有所期望的特性。NMOS4的栅极电容和寄生电容的充电机构只有一个PMOS的漏极电流的路径，而对作为NMOS4的栅极电容和寄生电容的放电机构被电流镜连接的NMOS的栅极电压以三等级的电平来进行调整。还有，与同图所示的编号和图1所示的编号对应的构成要素使用相同的编号。
发明者使用图3所示的本发明所涉及的电动机驱动电路的第二实施例，与图4所示的电动机驱动电路相比将对于输入的输出的时间变化由1μs成功缩短为0.4μs，以及将用于使最终输出维持低电平的来自最终输出的向输出方向的电流由0.7mA成功减小为0.3mA，实现了开关工作的高速化和低消耗功率化。
另外，虽然未予图示，但由具备本发明的电动机驱动电路的半导体装置、以及具备由该半导体装置驱动的线圈的电动机来构成的电动机装置，与现有的相比，向具备电动机驱动电路的半导体装置的控制信号更快反映在作为电动机装置的输出的期望的转数上，因此具备所述电动机装置的打印机等电子机器表现出良好的工作状态。
本申请发明并不限定于上述实施方式，在权利要求范围内所记载的实现的范围内的所有的设计变更都包括在本申请发明的范围内。
权利要求
1.一种电动机驱动电路，对为了驱动电动机而与最终输出级串联连接的第一NMOS和第二NMOS进行驱动，将所述第一NMOS的源极和第二NMOS的漏极之间的公共连接点作为最终输出，具备第一PMOS和第三NMOS，其漏极的相互公共连接点与所述第一NMOS的栅极连接；第二PMOS和第四NMOS，其漏极的相互公共连接点与所述第三NMOS的栅极连接；漏极与所述第三NMOS的栅极连接的一个以上的PMOS，其在最终输出成为低电平时，为了充电所述第三NMOS的栅极电容而导通，若所述第三NMOS的栅极电容被充电则截止；以及漏极与所述第三NMOS的栅极连接的一个以上的NMOS，其在最终输出成为高电平时，为了放电所述第三NMOS的栅极电容而导通，若所述第三NMOS的栅极电容被放电则截止，所述第一NMOS的栅极经由钳位电路与最终输出连接，所述第三NMOS的源极和经由钳位电路的所述第三NMOS的栅极与最终输出连接。
2.根据权利要求1所述的电动机驱动电路，其特征是，所述钳位电路是齐纳二极管。
3.根据权利要求1或者2所述的电动机驱动电路，其特征是，具备所述第一NMOS和所述第二NMOS。
4.一种半导体装置，其特征是，具备权利要求1～3中任一项所述的电动机驱动电路。
5.一种电动机装置，其特征是，具备权利要求4所述的半导体装置；以及电动机，其具备由所述半导体装置驱动的线圈。
全文摘要
一种电动机驱动电路，对为了驱动电动机而与最终输出级串联连接的第一NMOS和第二NMOS进行驱动，将上述第一NMOS的源极和第二NMOS的漏极之间的公共连接点作为最终输出，其特征是，具备第一PMOS和第三NMOS，其漏极的相互公共连接点与上述第一NMOS的栅极连接；第二PMOS和第四NMOS，其漏极的相互公共连接点与上述第三NMOS的栅极连接；漏极与上述第三NMOS的栅极连接的一个以上的PMOS，其在最终输出成为低电平时，为了充电上述第三NMOS的栅极电容而导通，若上述第三NMOS的栅极电容被充电则截止；以及漏极与上述第三NMOS的栅极连接的一个以上的NMOS，其在最终输出成为高电平时，为了放电上述第三NMOS的栅极电容而导通，若上述第三NMOS的栅极电容被放电则截止，上述第一NMOS的栅极经由钳位电路与最终输出连接，上述第三NMOS的源极和经由钳位电路的上述第三NMOS的栅极与最终输出连接。
文档编号H03K17/687GK1930767SQ20058000770
公开日2007年3月14日 申请日期2005年3月10日 优先权日2004年3月11日
发明者蛇见尚也 申请人:罗姆股份有限公司