专利名称：三角积分数字转换器的制作方法
技术领域：
本发明关于音讯装置，特别关于音讯装置中的三角积分数字转换器。
背景技术：
图1为现有的三角积分数字转换器(Delta-Sigma DAC)，用以将16位的数字信号转换为一可听声响VOUT。这样的三角积分技术其实很热门，因为它可以通过有效率的硬件实作来达成高分辨率和高品质。一内插器102以一第一取样率接收一n位数字信号，并进行内插以产生具有较高第二取样率的n位输出信号。一三角积分调变器104接收内插器102的输出信号并整理其中的噪声，产生一整形信号，用以将该16位数字信号表示成一种带频(pass band)线性模拟的形式。一数字转换器106接着将该整形信号转换为模拟信号，而一模拟过滤器110过滤其中的高频噪声并输出该可听声响VOUT。
当电源启动时，系统时钟(未图标)需要一段时间才能进入稳定周期，而该三角积分调变器104也需要时间收敛至稳定。这期间可能会产生随机的数字信号，使数字转换器106输出爆音。在模拟过滤器110中，通常会使用一反向器120来防止开机爆音。当开机时，一逻辑高电位信号输入至该反向器120，使该反向器120形成高阻抗(high-Z)模式，使该输出节点A形同开路。因此，开机爆音就不会传送至模拟过滤器110的输出端。三角积分调变器104完成初始化后会输出一零序列(zero pattern)，而该反向器120便回到正常模式，将该零序列传送至模拟过滤器110。该零序列通过模拟过滤器110时并不会产生可听声响。此外在开机时，该操作放大器OP1所需的一参考电压VREF受到控制信号#ctrl的控制，通过一开关112接地，而使该模拟过滤器110变成一个定增益缓冲器(unity gain buffer)，也具有防止开机爆音的效果。该参考电压VREF通常耦接至一大电容(未图标)以获取高信噪比。当该反向器120从高阻抗模式回到正常模式时，控制信号#ctrl也同时切至一逻辑低电位，因此该参考电压VREF随着其RC常数而逐渐升高至操作点。
在图1中，另一实作方式直接提供一输出开关114耦接于操作放大器OP1的输出端。该输出开关114和开关112一样，可以是NMOS。在开机时，具有逻辑高电位的控制信号#ctrl传送至输出开关114，使可听声响VOUT接地。于是操作放大器OP1输出的爆音就可以直接被消除掉。
然而这种高阻抗模式的做法，并不能应用在以有限脉冲响应(FIR，FiniteImpulse Response)为基础的三角积分数字转换器或切换式电容架构。此外，从三角积分调变器104产生的零序列对模拟过滤器110而言是不可预测的。因为操作放大器OP1可能输出非常大的负载，所以输出开关114可能无法有效的将可听声响VOUT接地。因此需要一种改良式的防爆音电路。
发明内容
本发明提出一种三角积分数字转换器。其中，一内插器对一n位数字信号进行过采样以产生一n位的过采样信号；一三角积分调变器将该n位的过采样信号进行整形以产生一整形数字信号；一有限脉冲响应滤波器过滤该整形数字信号以产生一模拟音源信号；一模拟滤波器放大该模拟音源信号以产生一可听声响；当该三角积分数字转换器启动时，引发一静音信号使该模拟滤波器关闭，藉此避免输出该可听声响；当该整形数字信号为一零序列时，该静音信号关闭，而该模拟滤波器随之启动并开始输出该可听声响。
该模拟滤波器包含一操作放大器，受到该静音信号的控制。其中一第一输入节点接收该模拟音源信号，一第二输入节点接收一参考电压；一输出节点输出该可听声响；一被动元件以及一第一开关；当该三角积分数字转换器启动时，该控制信号使能使该第一开关将该参考电压接地，该静音信号使能使该输出节点接地；当该整形数字信号包含一零序列时，该控制信号关闭，而该参考电压则传送至该第二输入节点。
本发明的三角积分数字转换器可进一步包含一第二开关耦接该输出节点，受该控制信号的控制；当该控制信号使能时，该第二开关将该输出节点接地；该第一开关和该第二开关可以是NMOS，而该控制信号使能时为一逻辑高电位；该第一开关和该第二开关也可以是PMOS，而该控制信号使能时为一逻辑低电位。
该操作放大器中，一差动输入级接收该模拟音源信号和该参考电压，一增益级调整其输出信号的增益，而一输出级产生该可听声响；该静音信号传送至该输出级，当该静音信号使能时，该输出级将该输出节点接地。
本发明的三角积分数字转换器可进一步包含一带隙电路，用以提供该参考电压；其中一第一电阻和一第一电容并联耦接于一参考节点和地线之间；而一第二电阻耦接至一带隙电压源和该参考节点；该参考电压系由该参考节点产生。该第二电阻也可以由一带隙电流源取代，产生该参考电压。
综上所述，本发明所提供的三角积分数字转换器，具有高分辨率和高品质等优点。
图1为一现有的三角积分数字转换器；图2为本发明的三角积分数字转换器的实施例；图3为图2中模拟滤波器320的实施例；图4和图5为图3中输出级430的实施例；图6A和图6B为图3中带隙电路312的实施例。
主要元件符号说明102内插器104三角积分调变器106数字转换器110模拟过滤器112开关 114输出开关120反向器210有限脉冲响应滤波器312带隙电路 320模拟滤波器
302被动元件304操作放大器306第一开关308第二开关410差动输入级 420增益级430输出级 312a带隙电路312b带隙电路 312带隙电路具体实施方式
以下结合附图对本发明进行详细说明。
图2为本发明三角积分数字转换器的实施例。该三角积分数字转换器包含一内插器102，一三角积分调变器104，一有限脉冲响应(FIR)滤波器210和一模拟滤波器320。该模拟滤波器320包含一被动(Passive)元件302，一操作放大器304，一第一开关306和一第二开关308。该操作放大器304包含一第一输入节点，一第二输入节点和一输出节点。该被动元件302耦接操作放大器304的输出节点和第一输入节点。该第一输入节点接收该模拟音源信号，该第二输入节点接收一参考电压VREF，而该输出节点用以发出可听声响。该第一开关306耦接该操作放大器304的第二输入节点，接收一控制信号#ctr1。该操作放大器304在本发明是改良过的，在开机时不会发出响音。当该三角积分数字转换器开机时，引发一静音信号#en传送至该模拟滤波器320，而使操作放大器304的输出随着关闭，因此可听声响VOUT就不会被输出。更确切的说，该静音信号#en其实是用来使该操作放大器304的输出节点接地。同时，控制信号#ctrl也在三角积分数字转换器开机时使能，使第一开关306将参考电压VREF接地。藉此，操作放大器304的功能变成一种单增益缓冲器，可节省不需要的驱动电力。当该三角积分数字转换器完成开机初始化后，三角积分调变器104产生一包含零序列的整形数字信号，使控制信号#ctrl和静音信号#en关闭，而参考电压VREF通过第二输入节点传送至模拟滤波器320，使模拟滤波器320开始输出可听声响VOUT。
图3为图2中模拟滤波器320的实施例。该三角积分数字转换器可进一步包含一第二开关308，耦接该输出节点，同样受到该控制信号#ctrl的控制。当该控制信号#ctrl使能时，该第二开关308将操作放大器304的输出节点接地，更进一步的确保开机不会爆音。该第一开关306和第二开关308可以同时是NMOS，所以控制信号#ctrl使能时是逻辑上的高电位。反之也可，该第一开关306和第二开关308以PMOS实作时，该控制信号#ctrl以逻辑低电位为使能状态。
在图3中，该操作放大器304包含一差动输入级410，一增益级420和一输出级430。该差动输入级410具有第一和第二输入节点，用以接收该模拟音源信号和参考电压VREF。该增益级420耦接该差动输入级410，用以调整差动输入级410的增益。输出级430耦接增益级420，具有该输出节点，提供可听声响。这三个阶级是基于现有的操作放大器架构，而本发明改良了其中的输出级430以防止爆音。静音信号#en用以控制该输出级430。当该静音信号#en使能时，该输出级430的输出节点接地。该被动元件302可以是一种RC电路，包含一电容C1和一电阻R1平行耦接。该操作放大器304受到一供应电源+VDD和电源降-VDD所驱动，其电源降-VDD也可以视为是相对地线。
图4和图5为图3中输出级430的实施例。在图4中，该输出级430包含一第一PMOS MP，一第一NMOS MN以及一第二PMOS M1。该第一PMOS MP的源极耦接供应电源+VDD，漏极耦接输出节点。该第一NMOS MN的漏极耦接该输出节点，源极耦接-VDD。该第二PMOS M1的源极耦接供应电源+VDD，漏极耦接第一NMOS MN的栅极，栅极耦接静音信号#en。当该静音信号#en使能为逻辑低电位时，该第二PMOS M1和第一NMOS MN启动，而可听声响VOUT被拉至电源降-VDD。
图5为输出级430的另一实施例。其中第二PMOS M1以第二NMOS M2取代，具有漏极耦接至供应电源+VDD，源极耦接至第一NMOS MN的栅极，以与门极耦接至静音信号#en。当该静音信号#en使能为逻辑高电位时，该第二NMOSM2和第一NMOS MN启动，使可听声响VOUT被拉至电源降-VDD。
在图4和图5中，第一NMOS MN和第一PMOS MP在输出级形成一推拉电路，其栅极耦接至一PMOS MB，作为偏移控制。在不同的操作放大器中又有不同的作法，所以本发明主要的精神重点是设法使操作放大器304的可听声响VOUT接地。此外，这种接地机制也可以做在该操作放大器的其它阶级。
图6A和图6B为图3中带隙电路的实施例。在图6A中，带隙电路312a包含一第一电阻Ra和一第一电容Ca，平行耦接于一参考节点和地线之间。一第二电阻Rb耦接至一带隙电压源VBG和该参考节点。该参考电压VREF于是从该参考节点输出。在图6B的带隙电路312b中，一带隙电流源IBG取代了第二电阻Rb的位置而耦接于该参考节点，通过该参考节点提供参考电压VREF。
以上所述利用较佳实施例详细说明本发明，而非限制本发明的范围，而且熟知此类技艺人士皆能明了，适当而作些微的改变及调整，仍将不失本发明的要义所在，也不脱离本发明的精神和范围。
权利要求
1.一种三角积分数字转换器，其特征在于，所述三角积分数字转换器包含一内插器，对一n位数字信号进行过采样以产生一n位的过采样信号；以及一三角积分调变器，耦接所述内插器的输出，将所述n位的过采样信号进行整形以产生一整形数字信号；一有限脉冲响应滤波器，耦接所述三角积分调变器，过滤所述整形数字信号以产生一模拟音源信号；一模拟滤波器，耦接所述有限脉冲响应滤波器，放大所述模拟音源信号以产生一可听声响；其中当所述三角积分数字转换器启动时，引发一静音信号使所述模拟滤波器关闭，藉此避免输出所述可听声响；以及当所述整形数字信号为一零序列时，所述静音信号关闭，而所述模拟滤波器随之启动并开始输出所述可听声响。
2.根据权利要求1所述的三角积分数字转换器，其特征在于，所述模拟滤波器包含一操作放大器，受到所述静音信号的控制，包含一第一输入节点，用以接收所述模拟音源信号；一第二输入节点，用以接收一参考电压；以及一输出节点，用以输出所述可听声响；一被动元件，耦接所述输出节点和所述第一输入节点；一第一开关，耦接所述第二输入节点，接收一控制信号；其中当所述三角积分数字转换器启动时，所述控制信号使能，使所述第一开关将所述参考电压接地；以及所述静音信号使能，使所述输出节点接地；当所述整形数字信号包含一零序列时，所述控制信号关闭，而所述参考电压则传送至所述第二输入节点。
3.根据权利要求2所述的三角积分数字转换器，其特征在于，还进一步包含一第二开关耦接所述输出节点，受所述控制信号的控制；其中当所述控制信号使能时，所述第二开关将所述输出节点接地。
4.根据权利要求3所述的三角积分数字转换器，其特征在于，所述第一开关和所述第二开关为NMOS，而所述控制信号使能时为一逻辑高电位。
5.根据权利要求3所述的三角积分数字转换器，其特征在于，所述第一开关和所述第二开关为PMOS，而所述控制信号使能时为一逻辑低电位。
6.根据权利要求2所述的三角积分数字转换器，其特征在于，所述操作放大器包含一差动输入级，具有所述第一和第二输入节点，接收所述模拟音源信号和所述参考电压；一增益级，耦接所述差动输入级，调整其输出信号的增益；以及一输出级，耦接所述增益级，具有所述输出节点以产生所述可听声响；其中所述静音信号传送至所述输出级；以及当所述静音信号使能时，所述输出级将所述输出节点接地。
7.根据权利要求6所述的三角积分数字转换器，其特征在于，所述输出级包含一第一PMOS，具有一源极耦接至一电源供应器，以及一漏极耦接至所述输出节点；一第一NMOS，具有一漏极耦接至所述输出节点，以及一源极耦接至一电源降；以及一第二PMOS，具有一源极耦接至所述电源供应器，一漏极耦接至所述第一NMOS的栅极，以及一栅极耦接至所述静音信号；其中当所述静音信号使能为一逻辑低电位时，所述第二PMOS和第一NMOS启动，而所述输出节点被拉至所述电源降，等同于接地。
8.根据权利要求6所述的三角积分数字转换器，其特征在于，所述输出级包含一第一PMOS，具有一源极耦接至一电源供应器，以及一漏极耦接至所述输出节点；一第一NMOS，具有一漏极耦接至所述输出节点，以及一源极耦接至一电源降；以及一第二NMOS，具有一漏极耦接至所述电源供应器，一源极耦接至所述第一NMOS的栅极，以及一栅极耦接至所述静音信号；其中当所述静音信号使能为一逻辑高电位时，所述第二NMOS和第一NMOS启动，而所述输出节点被拉至所述电源降，等同于接地。
9.根据权利要求1所述的三角积分数字转换器，其特征在于，进一步包含一带隙电路，用以提供所述参考电压，包含一第一电阻和一第一电容，并联耦接于一参考节点和地线；以及一第二电阻耦接至一带隙电压源和所述参考节点；其中所述参考电压由所述参考节点产生。
10.根据权利要求1所述的三角积分数字转换器，其特征在于，进一步包含一带隙电路，用以提供所述参考电压，包含一第一电阻和一第一电容，并联耦接于一参考节点和地线；以及一带隙电流源耦接至所述参考节点；其中所述参考电压由所述参考节点产生。
全文摘要
本发明提出一种三角积分数字转换器。该三角积分数字转换器包括一内插器对一n位数字信号进行过采样以产生一n位的过采样信号；一三角积分调变器将该n位的过采样信号进行整形以产生一整形数字信号；一有限脉冲响应滤波器过滤该整形数字信号以产生一模拟音源信号；一模拟滤波器放大该模拟音源信号以产生一可听声响；当该三角积分数字转换器启动时，引发一静音信号使该模拟滤波器关闭，藉此避免输出该可听声响；当该整形数字信号为一零序列时，该静音信号关闭，而该模拟滤波器随的启动并开始输出该可听声响。通过本发明，可使三角积分数字转换器具有高分辨率和高品质等优点。
文档编号H03M1/66GK1992532SQ20061015663
公开日2007年7月4日 申请日期2006年12月29日 优先权日2005年12月30日
发明者涂维轩, 徐哲祥 申请人:联发科技股份有限公司