专利名称：一种降低比较器功耗的方法及装置的制作方法
技术领域：
本发明涉及比较器功率控制技术，特别涉及一种降低比较器功耗的方法及装置。
背景技术：
集成电路(IC)为了实现不同的功能而大量使用比较电路，例如，由受时钟信号控制的开关与电容组成的电路，利用电容器中电荷的存储与转移原理来实现各种电路功能，其中由受时钟信号控制的开关组成的比较电路，通过差动放大器放大该输入信号与该参考电压信号间的差异，从而克服由于电路中互补金属氧化物半导体管(MOS)开启和关闭而引入的时钟串扰和电压记忆残留引入的噪声所造成的影响，产生一个输出信号来决定输入信号的状态。
图1为一应用在开关电容电路中的高分辨率比较器的结构示意图，如图1所示，该高分辨率比较器包括输入信号VIP管脚及VIN管脚、输出正负极信号VOR管脚及VOS管脚、低电平信号VL管脚及次低电平信号VLSUB管脚、高电平信号VH管脚及钟控信号CLK管脚。其工作原理表述如下当钟控信号CLK为低电平时，比较器处于闲置状态，不进行输入信号VIP与VIN的比较判决，其正负输出相同，即输出信号Q和QB全为低电平信号，这种状态下，比较器几乎不消耗功率；当钟控信号CLK为高电平时，比较器处于工作状态，对输入信号VIP与VIN进行比较判决，正负极输出的信号Q和QB根据输入信号VIP与VIN的大小决定，举例来说，如果输入信号VIP大于VIN，输出信号Q为高电平信号，QB为低电平信号；反之，输出信号Q为低电平信号，QB为高电平信号，也就是说，只要钟控信号CLK为高电平信号，比较器就一直进行输入信号VIP与VIN的比较判决，正负极输出的信号Q和QB不相同，因此，在工作状态下，由于一直进行输入信号的比较判决，比较器会消耗一定的功率。
由上可见，在钟控信号CLK为高电平信号的整个期间，比较器一直进行输入信号的比较判决，在完成判决后不会关闭，仍处于工作状态，消耗了一定的功率。
发明内容
有鉴于此，本发明的一个主要目的在于提供一种降低比较器功耗的方法，实现功耗节约。
本发明的另一个另一目的在于提供一种降低比较器功耗的装置，节约比较器功耗。
为达到上述目的的第一个方面，本发明提供了一种降低比较器功耗的方法，该方法包括A.检测比较器的第一输出信号和第二输出信号，在这两个输出信号不相同时，将比较器置于闲置状态。
所述方法A进一步包括若比较器的第一输出信号、第二输出信号相同，当系统的第一钟控信号为闲置电平信号，将比较器置于闲置状态；当系统的第一钟控信号为工作电平信号时，将比较器置于工作状态，并返回A。
当第一钟控信号为闲置电平信号时，比较器的时钟信号输入端为闲置电平信号，将比较器置于闲置状态，比较器的第一输出信号和第二输出信号均为闲置电平信号；当第一钟控信号为工作电平信号时，此时，比较器的时钟信号输入端为工作电平信号，比较器进入工作状态，对其输入的第一输入信号和第二输入信号进行比较，并输出第一输出信号和第二输出信号；比较器输出的第一输出信号和第二输出信号不相同，将比较器的时钟信号输入端置为闲置电平信号，比较器再次进入闲置状态，比较器的第一输出信号和第二输出信号均置为闲置电平信号。
较佳地，闲置电平信号为低电平信号，工作电平信号为高电平信号。
为达到上述目的的另一个方面，本发明提供了一种降低比较器功耗的装置，该装置包含比较器、第一判决单元、触发单元、第二判决单元及钟控信号单元，其中，比较器，在自身时钟信号端输入的来自所述第二判决单元的第二钟控信号的控制下，在第二钟控信号为工作电平时，对第一输入信号和第二输入信号进行比较，输出不相同的第一输出信号和第二输出信号，在第二钟控信号为闲置电平信号时，输出相同的第一输出信号和第二输出信号。
第一判决单元，用于接收来自所述比较器的第一输出信号和第二输出信号，并比较后输出第一判决信号。
较佳地，所述第一判决单元为异或门，也可以是能实现异或功能的其它逻辑电路。
如果比较器的第一输出信号和第二输出信号不相同，第一判决信号为工作电平信号；否则，第一判决信号为闲置电平信号。
触发单元，用于接收来自所述钟控信号单元的第一钟控信号，以及来自所述第一判决单元的第一判决信号，输出触发信号。
如果第一钟控信号为闲置电平信号，触发单元清零；如果第一钟控信号为工作电平信号，当第一判决信号为闲置电平信号，输出触发信号保持原状态；否则，输出触发信号翻转。
第二判决单元，用于接收来自所述钟控信号单元的第一钟控信号，以及来自所述触发单元的触发信号，并比较后输出第二钟控信号。
如果第一钟控信号和触发单元的触发信号不相同，第二钟控信号为工作电平信号；否则，第二钟控信号为闲置电平信号。
所述钟控信号单元，用于产生系统的第一钟控信号。
所述触发单元包含D触发器及第一非门，其中，第一非门，用于接收所述钟控信号单元输出的第一钟控信号，进行非运算后输出给所述D触发器。
D触发器，清零端接收来自所述第一非门的输出信号，时钟信号端接收来自所述第一判决单元的第一判决信号，输出触发信号给所述第二判决单元。
所述D触发器，也可以是实现触发和保持功能的其它逻辑电路，如R-J触发器、JK触发器等。
所述第二判决单元包含或非门、与非门、第二非门及第三非门，其中，第三非门，接收来自所述钟控信号单元输出的第一钟控信号，进行非运算后输出；或非门，接收所述D触发器输出的触发信号及所述第三非门输出信号，进行或非运算后的信号输出给所述与非门。
所述或非门也可以是能实现或非功能的其它逻辑电路。
与非门，接收来自所述或非门输出的信号，以及所述钟控信号单元输出的第一钟控信号，进行与非运算后的信号输出给所述第二非门。
所述与非门也可以是能实现与非功能的其它逻辑电路。
第二非门，接收来自所述与非门输出的信号，进行非运算后的信号作为第二钟控信号输出给所述比较器。
所述第一非门、第二非门与第三非门也可以是能实现非功能的其它逻辑电路。
较佳地，所述第二判决单元可以是异或门，也可以是能实现异或功能的其它逻辑电路，当第二判决单元为异或门时，第二判决单元接收来自钟控信号单元输出的第一钟控信号及D触发器输出的触发信号，进行异或运算后的信号作为第二钟控信号输出给比较器。
当所述第一钟控信号为闲置电平信号时，所述触发单元执行清零，输出为闲置电平信号，此时，所述第二判决单元的两个输入信号均为闲置电平信号，则所述第二钟控信号为闲置电平信号，所述比较器处于闲置状态，所述比较器的第一输出信号和第二输出信号均为闲置电平信号，所述第一判决信号为闲置电平信号，所述触发单元输出保持原状态，为闲置电平信号；
当所述第一钟控信号为工作电平信号时，所述第一判决信号仍为闲置电平信号，所述触发单元输出信号为闲置电平信号，此时，所述第二判决单元的两个输入信号不相同，所述第二钟控信号为工作电平信号，所述比较器进入工作状态，所述比较器输出的第一输出信号和第二输出信号不相同，所述第一判决信号为工作电平信号，此时，所述第一钟控信号仍为工作电平信号，所述触发单元翻转，输出为工作电平信号，使所述第二判决单元两个输入端输入信号相同，所述第二钟控信号为闲置电平信号，所述比较器再次进入闲置状态，所述比较器的第一输出信号和第二输出信号均为闲置电平信号，所述第一判决信号为闲置电平信号，所述触发单元输出保持原状态，为工作电平信号，使所述第二判决单元的两个输入信号相同，输出的所述第二钟控信号为闲置电平信号。
由上述的技术方案可见，本发明提供的降低比较器功耗的方法和装置，利用比较器在结束工作状态时正负两个输出信号不相同的特点，通过在比较器输出端和钟控信号单元之间增加第一判决单元、触发单元和第二判决单元，其中，第一判决单元检测比较器的第一输出信号和第二输出信号，当检测出比较器的两个输出信号不相同时，表明比较器对输入信号的比较判决过程已结束，此时，第一判决单元输出第一判决信号给触发单元，触发单元根据接收到的第一钟控信号和第一判决信号生成触发结果，第二判决单元根据接收到的第一钟控信号和触发结果再进行判决输出，将比较器置于不耗电的闲置状态，节约了比较器的功耗。
图1是一应用在开关电容电路中的高分辨率比较器的结构示意图；图2是本发明降低比较器功耗的装置结构示意图；图3是本发明降低比较器功耗的装置的一个较佳实施例的结构示意图；图4是本发明降低比较器功耗的一个较佳实施例的方法流程示意图。
具体实施例方式
本发明的核心思想是检测比较器的第一输出信号和第二输出信号，在比较器的输出信号不相同时，将比较器置于闲置状态，从而节约了比较器的功耗。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
图2是本发明降低比较器功耗的装置结构示意图，如图2所示，该低功耗比较器包含比较器21、第一判决单元22、触发单元23、第二判决单元24及钟控信号单元25，各单元介绍如下比较器21，在自身时钟信号端输入的来自第二判决单元24的第二钟控信号的控制下，在第二钟控信号为工作电平时，对第一输入信号和第二输入信号进行比较，输出不相同的第一输出信号和第二输出信号，在第二钟控信号为闲置电平信号时，输出相同的第一输出信号和第二输出信号；第一判决单元22，用于接收来自比较器21的第一输出信号和第二输出信号，并比较后输出第一判决信号；触发单元23，用于接收来自钟控信号单元25的第一钟控信号，以及来自第一判决单元22的第一判决信号，输出触发信号；第二判决单元24，用于接收来自钟控信号单元25的第一钟控信号，以及来自触发单元23的触发信号，并比较后输出第二钟控信号；钟控信号单元25，用于产生系统的第一钟控信号。
图2所示装置的工作原理为当第一钟控信号为闲置电平信号时，触发单元执行清零，输出为闲置电平信号，此时，第二判决单元的两个输入信号均为闲置电平信号，则第二钟控信号为闲置电平信号，比较器处于闲置状态，比较器的第一输出信号和第二输出信号均为闲置电平信号，第一判决信号为闲置电平信号，触发单元输出保持原状态，为闲置电平信号，循环往复；
当第一钟控信号为工作电平信号时，第一判决信号仍为闲置电平信号，触发单元输出信号为闲置电平信号，此时，第二判决单元的两个输入信号不相同，第二钟控信号为工作电平信号，比较器进入工作状态，比较器输出的第一输出信号和第二输出信号不相同，第一判决信号为工作电平信号，此时，第一钟控信号仍为工作电平信号，触发单元翻转，输出为工作电平信号，使第二判决单元两个输入端输入信号相同，第二钟控信号为闲置电平信号，比较器再次进入闲置状态，比较器的第一输出信号和第二输出信号均为闲置电平信号，第一判决信号为闲置电平信号，触发单元输出保持原状态，为工作电平信号，使第二判决单元的两个输入信号相同，输出的第二钟控信号为闲置电平信号，循环往复。
图3是基于图2的一个较佳实施例的结构示意图，如图3所示，该低功耗比较器包含比较器21、第一判决单元22、触发单元23、第二判决单元24及钟控信号单元25。
比较器21，包含2个输入信号VIP管脚和VIN管脚、2个输出信号VOR管脚和VOS管脚及时钟信号输入端管脚，在自身时钟信号端输入的来自第二判决单元22的第二钟控信号CLK2的控制下，在第二钟控信号CLK2为工作电平时，对第一输入信号VIP和第二输入信号VIN进行比较，输出不相同的第一输出信号Q和第二输出信号QB，在第二钟控信号CLK2为闲置电平信号时，输出相同的第一输出信号Q和第二输出信号QB。
本实施例中，第一判决单元22是异或门301，也可以是能实现异或功能的其它逻辑电路。
触发单元23包含D触发器302、第一非门303。
D触发器302，包含与异或门301输出端相连的时钟信号输入端管脚、与第一非门303输出端相连的清零管脚及输出信号QP管脚，清零端接收来自第一非门303的输出信号，时钟信号输入端接收来自第一判决单元22的第一判决信号，输出触发信号QP给第二判决单元24。
D触发器302也可以是实现触发和保持功能的其它逻辑电路，如R-J触发器等。
第一非门303，用于接收钟控信号单元25输出的第一钟控信号CLK，进行非运算后输出给D触发器302。
第二判决单元24包含第二非门304、或非门305、与非门306及第三非门307。
第二非门304，用于接收来自与非门306输出的信号，进行非运算后的信号作为第二钟控信号CLK2输出给比较器21。
第三非门307，用于接收来自钟控信号单元25输出的第一钟控信号，进行非运算后输出。
第一非门303、第二非门304和第三非门307也可以是实现非功能的其它逻辑电路。
或非门305，用于接收D触发器302输出的触发信号QP及第三非门307输出信号，进行或非运算后的信号输出给与非门306。
所述第三非门307和第一非门303也可以合并为一个非门。这样所述或非门305接收触发信号QP和第一非门303的输出信号，进行或非运算。
或非门305也可以是实现或非功能的其它逻辑电路。
或非门305，也可以接收D触发器302输出的触发信号QP及第一非门303输出信号，进行或非运算后的信号输出给与非门306。
与非门306，用于接收来自或非门305输出的信号，以及钟控信号单元25输出的第一钟控信号CLK，进行与非运算后的信号输出给第二非门304。
与非门306也可以是实现与非功能的其它逻辑电路。
或非门305、与非门306、第二非门304及第三非门307可以为异或门，异或门接收来自钟控信号单元25输出的第一钟控信号CLK及D触发器302输出的触发信号QP，进行异或运算后的信号作为第二钟控信号CLK2输出给比较器21。
第二判决单元可以是异或门，异或门接收来自钟控信号单元25输出的第一钟控信号CLK及D触发器输出的触发信号，进行异或运算后的信号作为第二钟控信号CLK2输出给比较器21。
钟控信号单元25，用于产生系统的第一钟控信号CLK。
本实施例中，闲置电平信号采用低电平信号，工作电平信号采用高电平信号。
当第一钟控信号CLK为低电平信号时，则第一非门303输出高电平信号，D触发器302清零端输入信号为高电平信号，对D触发器302执行清零，输出信号QP为低电平信号，QP信号与经第三非门307后的CLK信号经过或非门305，输出为低电平信号，低电平信号再与第一钟控信号CLK经与非门306及第二非门304，输入到比较器21时钟信号输入端的第二钟控信号CLK2为低电平信号，因此，比较器21处于闲置状态，第一输出信号Q和第二输出信号QB全为低电平信号，Q和QB经异或门301，输入到D触发器302时钟信号输入端的第一判决信号CLK3为低电平信号，输出信号QP保持原状态，为低电平信号，循环往复；当第一钟控信号CLK为高电平信号时，此时，D触发器302输出信号QP仍为低电平信号，QP信号与经第三非门307后的第一钟控信号CLK经过或非门305，输出为高电平信号，高电平信号再与第一钟控信号CLK经与非门306及第二非门304，输入到比较器21时钟信号输入端的第二钟控信号CLK2为高电平信号，比较器21进入工作状态，对第一输入信号VIP和第二输入信号VIN执行比较判决后输出，第一输出信号Q为低电平信号，第二输出信号QB为高电平信号，或者第一输出信号Q为高电平信号，第二输出信号QB为低电平信号，Q和QB经异或门301，输入到D触发器302时钟信号输入端的第一判决信号CLK3为高电平信号，输出信号QP翻转，为高电平信号，QP与经第三非门307后的第一钟控信号CLK再经过或非门305，输出为低电平信号，低电平信号再与第一钟控信号CLK经与非门306及第二非门304，输入到比较器21时钟信号输入端的第二钟控信号CLK2为低电平信号，比较器21再次进入闲置状态，第一输出信号Q和第二输出信号QB为低电平信号，Q和QB经异或门301，输入到D触发器302时钟信号端的第一判决信号CLK3为低电平信号，输出信号QP保持原状态，为高电平信号，QP与经第三非门307后的第一钟控信号CLK再经过或非门305，输出为低电平信号，循环往复。
本发明中，通过检测比较器的第一输出信号和第二输出信号，若比较器的输出信号不相同时，将比较器置于闲置状态；若比较器的第一输出信号、第二输出信号相同，当系统的第一钟控信号为闲置电平信号，将比较器置于闲置状态；当系统的第一钟控信号为工作电平信号时，将比较器置于工作状态，并循环往复。
图4是本发明降低比较器功耗的一个较佳实施例的方法流程示意图，如图4所示，该流程包括步骤401，比较器根据输入的第二钟控信号对第一输入信号和第二输入信号进行比较判决，输出信号再进行判决后输出第一判决信号；本步骤中，如果比较器输入的第二钟控信号为闲置电平信号，比较器清零，输出为闲置电平信号；否则，对差动放大后的第一输入信号和第二输入信号进行比较判决，输出的结果信号不相同一个为闲置电平信号，另一个则为工作电平信号。
如果比较器的输出信号全为闲置电平信号，第一判决单元进行判决后输出第一判决信号为闲置电平信号；如果比较器输出的信号不相同，第一判决单元进行判决后输出为工作电平信号。
步骤402，第一判决信号根据第一钟控信号进行触发；本步骤中，如果第一钟控信号为闲置电平信号，输出为闲置电平信号；如果第一钟控信号为工作电平信号，当第一判决信号为闲置电平信号时，输出保持原状态，否则，输出翻转，为工作电平信号。
步骤403，将触发输出的电平信号与第一钟控信号进行比较判决，输出第二钟控信号，控制比较器，并重回步骤401；本步骤中，如果触发输出的电平信号与第一钟控信号不相同，则输出的第二钟控信号为工作电平信号，比较器进入工作状态；否则，输出为闲置电平信号，将比较器置于闲置状态，并循环往复。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种降低比较器功耗的方法，其特征在于，该方法包括A.检测比较器的第一输出信号和第二输出信号，在这两个输出信号不相同时，将比较器置于闲置状态。
2.如权利要求1所述的方法，其特征在于，该方法进一步包括若比较器的第一输出信号、第二输出信号相同，当系统的第一钟控信号为闲置电平信号时，将比较器置于闲置状态；当系统的第一钟控信号为工作电平信号时，将比较器置于工作状态，并返回A。
3.如权利要求2所述的方法，其特征在于当所述第一钟控信号为闲置电平信号时，所述比较器的时钟信号输入端为闲置电平信号，将所述比较器置于闲置状态，所述比较器的第一输出信号和第二输出信号均为闲置电平信号；当所述第一钟控信号为工作电平信号时，此时，所述比较器的时钟信号输入端为工作电平信号，所述比较器进入工作状态，对其输入的第一输入信号和第二输入信号进行比较，并输出第一输出信号和第二输出信号；所述比较器输出的第一输出信号和第二输出信号不相同，将所述比较器的时钟信号输入端置为闲置电平信号，所述比较器再次进入闲置状态，输出均为闲置电平信号的第一输出信号和第二输出信号。
4.如权利要求2或3所述的方法，其特征在于，所述闲置电平信号为低电平信号，所述工作电平信号为高电平信号。
5.一种降低比较器功耗的装置，包含比较器，其特征在于，该装置还包含第一判决单元、触发单元、第二判决单元及钟控信号单元，其中，比较器，在自身时钟信号端输入的来自所述第二判决单元的第二钟控信号的控制下，在所述第二钟控信号为工作电平时，对第一输入信号和第二输入信号进行比较，输出不相同的第一输出信号和第二输出信号，在所述第二钟控信号为闲置电平信号时，输出相同的第一输出信号和第二输出信号；第一判决单元，用于接收来自所述比较器的第一输出信号和第二输出信号，并比较后输出第一判决信号；如果所述比较器的第一输出信号和第二输出信号不相同，所述第一判决信号为工作电平信号；否则，所述第一判决信号为闲置电平信号；触发单元，用于接收来自所述钟控信号单元的第一钟控信号，以及来自所述第一判决单元的第一判决信号，输出触发信号；如果所述第一钟控信号为闲置电平信号，所述触发单元清零；如果所述第一钟控信号为工作电平信号，当所述第一判决信号为闲置电平信号，输出触发信号保持原状态；否则，输出触发信号翻转；第二判决单元，用于接收来自所述钟控信号单元的第一钟控信号，以及来自所述触发单元的触发信号，并比较后输出第二钟控信号；如果所述第一钟控信号和触发单元的触发信号不相同，所述第二钟控信号为工作电平信号；否则，所述第二钟控信号为闲置电平信号；所述钟控信号单元，用于产生系统的第一钟控信号。
6.如权利要求5所述的装置，其特征在于，所述触发单元包含D触发器及第一非门，其中，第一非门，用于接收所述钟控信号单元输出的第一钟控信号，进行非运算后输出给所述D触发器；D触发器，其清零端接收来自所述第一非门的输出信号，其时钟信号端接收来自所述第一判决单元的第一判决信号，其输出端输出触发信号给所述第二判决单元。
7.如权利要求5或6所述的装置，其特征在于，所述第二判决单元包含或非门、与非门、第二非门及第三非门，其中，第三非门，接收来自所述钟控信号单元输出的第一钟控信号，进行非运算后输出；或非门，接收所述D触发器输出的触发信号及所述第三非门输出信号，进行或非运算后的信号输出给所述与非门；与非门，接收来自所述或非门输出的信号，以及所述钟控信号单元输出的第一钟控信号，进行与非运算后的信号输出给所述第二非门；第二非门，接收来自所述与非门输出的信号，进行非运算后的信号作为第二钟控信号输出给所述比较器。
8.如权利要求5所述的装置，其特征在于，所述第一判决单元为异或门；所述第二判决单元为异或门。
9.如权利要求5所述的装置，其特征在于所述第二判决单元为异或门时，所述第二判决单元接收来自所述钟控信号单元输出的第一钟控信号及所述D触发器输出的触发信号，进行异或运算后的信号作为所述第二钟控信号输出给所述比较器。
10.如权利要求5所述的装置，其特征在于当所述第一钟控信号为闲置电平信号时，所述触发单元执行清零，输出为闲置电平信号，此时，所述第二判决单元的两个输入信号均为闲置电平信号，则所述第二钟控信号为闲置电平信号，所述比较器处于闲置状态，所述比较器的第一输出信号和第二输出信号均为闲置电平信号，所述第一判决信号为闲置电平信号，所述触发单元输出保持原状态，为闲置电平信号；当所述第一钟控信号为工作电平信号时，所述第一判决信号仍为闲置电平信号，所述触发单元输出信号为闲置电平信号，此时，所述第二判决单元的两个输入信号不相同，所述第二钟控信号为工作电平信号，所述比较器进入工作状态，所述比较器输出的第一输出信号和第二输出信号不相同，所述第一判决信号为工作电平信号，此时，所述第一钟控信号仍为工作电平信号，所述触发单元翻转，输出为工作电平信号，使所述第二判决单元两个输入端输入信号相同，所述第二钟控信号为闲置电平信号，所述比较器再次进入闲置状态，所述比较器的第一输出信号和第二输出信号均为闲置电平信号，所述第一判决信号为闲置电平信号，所述触发单元输出保持原状态，为工作电平信号，使所述第二判决单元的两个输入信号相同，输出的所述第二钟控信号为闲置电平信号。
全文摘要
本发明公开了一种降低比较器功耗的方法及装置，利用比较器在工作状态时两路输出信号不相同的特点，通过在比较器输出端和钟控信号单元之间增加第一判决单元、触发单元和第二判决单元，第一判决单元检测比较器的第一输出信号和第二输出信号，当检测出比较器的两个输出信号不相同时，表明比较器对输入信号的比较判决过程已结束，输出第一判决信号，触发单元根据接收到的第一钟控信号和第一判决信号生成触发结果，第二判决单元根据接收到的第一钟控信号和触发结果再进行判决输出，将比较器置于不耗电的闲置状态，节约了比较器的功耗。
文档编号H03K5/24GK1964190SQ20061016724
公开日2007年5月16日 申请日期2006年12月12日 优先权日2006年12月12日
发明者孙涛 申请人:北京中星微电子有限公司