一种sar adc的低压超低功耗高精度比较器的制造方法
【专利摘要】本发明涉及电子电路技术，具体涉及一种SAR ADC的低压超低功耗高精度比较器。包括前置放大器、可再生锁存器、检测器、比较器时钟发生器和传输门开关。单个可再生锁存器构成精度较低的粗比较器；前置放大器级联可再生锁存器构成精度较高的精比较器。给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当其落在电压范围之内，精比较器工作。本发明的有益效果为，通过检测比较器输入电压的大小来选择不同精度的比较器工作，从而在不影响比较器精度的情况下降低比较器的功耗。本发明尤其适用于低压超低功耗SAR ADC。
【专利说明】—种SAR ADC的低压超低功耗高精度比较器
【技术领域】
[0001]本发明涉及电子电路技术，具体的说是涉及一种SAR ADC的低压超低功耗高精度比较器。
【背景技术】
[0002]模数转换器(ADC)是现实世界中模拟信号通向数字信号的桥梁，一些生物医学信号诸如心电图、脑电图、肌电图需要通过一个中等分辨率(8-14bits)和采样率(1-1OOOkHz)的ADC来数字化。逐次逼近型模数转换器(SAR ADC)因为其在能量效率、转换精度以及设计复杂度之间的良好折中而使得其非常适合于生物医学应用。
[0003]一般来说，对于分辨率在10位或者以下的SAR ADC,通常采用一个动态可再生锁存器作为比较器。然而，由于动态可再生锁存器具有较大的噪声，因此这种比较器对于更高分辨率如12位或者以上的SAR ADC是不适合的。通常，为了提高比较器的精度，往往会在动态可再生锁存器前级联一级或多级放大器。这样做的代价是大大增加了比较器的功耗。
[0004]目前见诸于报道的应用于测量生物医学信号的SARADC精度普遍在10位或者以下，功耗在纳瓦级别。对于更高精度的测量要求，由于比较器功耗的限制，要做到纳瓦级别的超低功耗SAR ADC，往往是非常困难的。
【发明内容】
[0005]针对上述问题，本发明提出了一种SAR ADC的低压超低功耗高精度比较器。
[0006]其具体技术方案是:
[0007]该SAR ADC的低压超低功耗高精度比较器，包括前置放大器、可再生锁存器、检测器、比较器时钟发生器和传输门开关；
[0008]比较器时钟发生器用于产生前置放大器控制信号以及可再生锁存器时钟，检测器用于设定电压范围的大小以及检测比较器输入电压差的范围，传输门开关用于选择信号的传输路径。
[0009]所述前置放大器输入端通过一对传输门开关与可再生锁存器输入端相连接，其输出端通过另一对传输门开关与可再生锁存器输入端相连接；可再生锁存器的输出端与检测器输入端相连接，检测器输出端分别与比较器时钟发生器的输入端以及传输门开关的控制端相连接，比较器时钟发生器的输出端分别与前置放大器的控制端以及可再生锁存器的时钟端相连接。
[0010]所述检测器包括一个延时可调的延迟单元、一个或门和2个D触发器(DFF);延迟可调延迟单元的输入端与可再生锁存器的时钟输入端相连接，其输出端与DFF2的时钟输入端相连接，或门的输入端与可再生锁存器的输出端相连接，其输出端与DFFl的时钟输入端相连接，DFFl的输出端与DFFl的数据输入端相连接。
[0011]所述比较器时钟发生器包括一个延时固定的延迟单元、一个同或门、一个与门、三个DFF和3个反相器；上述检测器输出端经过反相之后分别与延时固定延迟单元的输入端、DFF5的时钟输入端以及另一个反相器的输入端相连接，延时固定延迟单元的输出端与DFF4的时钟输入端相连接，DFF4的反相输出端与DFF4数据输入端相连接，DFF5的反相输出端与DFF5数据输入端相连接，DFF4、DFF5的同相输出端与同或门输入端相连接，同或门输出端、DFF3的输出端与与门的输入端相连接，DFF3的复位端与反相器的输出端相连接。
[0012]由单个可再生锁存器组成精度较低的粗比较器，由前置放大器级联可再生锁存器组成精度较高的精比较器，粗比较器的输入端通过一对传输门开关与精比较器的输出端相连接，其输出端通过另一对传输门开关与精比较器输入端相连接。给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当比较器的输入电压落在电压范围之内，精比较器工作。
[0013]对于一个全差分电荷再分配型SAR ADC，在转换的过程中，DAC输出端的电压即比较器的输入电压逐次逼近到共模电压。参阅图1，在逐次逼近的过程中，并不是每一位的转换都需要高精度的比较器来进行比较。当DAC输出电压落在某一电压范围之外时，采用精度较低的粗比较器进行比较；当DAC输出电压落在该电压范围之内时，采用精度较高的精比较器进行比较。由于精比较器具有比粗比较器大得多的功耗，因此通过设置电压范围的大小，减少转换过程中精比较器的工作次数，可以降低比较器的功耗。
[0014]综上所述本发明的有益效果为:通过检测比较器输入电压的大小来选择不同精度的比较器工作，通过设置电压范围的大小来减少精比较器的工作次数，从而在不影响比较器精度的情况下降低比较器的功耗。
【专利附图】
【附图说明】
[0015]图1为传统SAR ADC的转换过程；
[0016]图2为本发明应用于SAR ADC的低压超低功耗高精度比较器原理示意图；
[0017]图3为每一位转换开始时第一次比较电路结构示意图；
[0018]图4为二次比较时电路结构示意图；
[0019]图5为带有失调校正的前置放大器和可再生锁存器原理示意图；
[0020]图6为可再生锁存器的比较时间与输入电压差的关系图；
[0021 ] 图7为检测器原理不意图；
[0022]图8为比较器时钟发生器原理示意图；
[0023]图9为比较器工作时序示意图；
[0024]图10为实施例电路原理图；
[0025]图11为实施例输出结果频谱图。
[0026]附图标记:clk_l可再生锁存器时钟，PffD前置放大器时钟。
【具体实施方式】
[0027]下面根据附图和实施例，对本发明做进一步的详细描述:
[0028]参阅图2，一种应用于SAR ADC的低压超低功耗高精度比较器，包括前置放大器、可再生锁存器、检测器、比较器时钟发生器和传输门开关；前置放大器输入端通过一对传输门开关与可再生锁存器输入端相连接，其输出端通过另一对传输门开关与可再生锁存器输入端相连接；可再生锁存器的输出端与检测器输入端相连接，检测器输出端分别与比较器时钟发生器的输入端以及传输门开关的控制端相连接，比较器时钟发生器的输出端分别与前置放大器的控制端以及可再生锁存器的时钟端相连接。
[0029]本发明可以看做是由两个比较器组成:一个由单个可再生锁存器组成精度较低的粗比较器；一个由前置放大器级联可再生锁存器组成精度较高的精比较器。参阅图3，在每一位转换开始时，开关SpS2导通，S3、S4关断，前置放大器关闭，DAC的输出信号传输到粗比较器的输入端进行比较。然后检测器判断粗比较器的输入电压差范围，若输入电压差较大，该次比较的结果即为该位转换的最终结果；参阅图4，若输入电压差较小，开关Sp S2断开，S3、S4导通，前置放大器开启，DAC的输出信号传输到精比较器的输入端进行二次比较，第二次比较的结果为该位转换的最终结果。参阅图5，比较器的失调会对系统的性能产生影响，本发明所使用的比较器均带有失调校正。
[0030]参阅图6，可再生锁存器的比较时间与输入电压差的呈反比关系，当输入电压差较大时，比较时间较短，当输入电压差较小时，比较时间较长。可以通过检测器来判断输入电压差的范围。参阅图7,检测器包括一个延时可调的延迟单元、一个或门和2个DFF。在复位阶段，DFFl复位，DFF2置位并且时钟clk_l置低，此时可再生锁存器的输出节点cp和cn预充电到电源电压。或门的输入电压都为低，输出eol也为低。在clk_l由低变高之后，t匕较过程开始，节点cp和cn电压以不同的速率下降。当比较结束时，其中一端的电压为高电平而另外一端的电压为低电平。或门的输出eol由低变高，DFFl被触发，输出也由低变高。clk_l的上升沿到DFFl输出信号的上升沿之间的间隔就是可再生锁存器的比较时间Τ_ρ。可调延迟单元的作用是通过对时钟clk_l进行固定延迟(Td)来设置电压范围的大小。若DFF2的输出out为高电平，说明输入信号落在电压范围之外；SDFF2的输出out为低电平，说明输入信号落在电压范围之内，需要进行二次比较。
[0031]参阅图8，为比较器时钟发生器原理示意图，包括一个延时固定的延迟单元、一个同或门、一个与门、三个DFF和3个反相器。参阅图9，为其工作时序图。每一位比较开始时，clk_l为高电平，可再生锁存器开始工作。当输入电压差较大时，检测器输出out为高电平，节点A保持高电平。同时，可再生锁存器比较完成信号eol为高，将DFF3复位，clk_l变为低电平，比较结束，等待下一位比较开始。在此过程中，PWD信号始终为高电平，前置放大器处于关断状态。当输入电压差较小时，检测器输出out为低，这会在节点A产生一个负脉冲。由于可再生锁存器没有完成比较，因此eol信号保持为低电平，DFF3的输出保持为高电平。这样clk_l亦产生一个负脉冲，形成二次比较。在此过程种，PWD信号由高变低，前置放大器由关断状态转为工作状态。
[0032]图10为应用了本发明的SAR ADC电路，其分辨率为12位，时钟频率为10kHz，电源电压VDD以及参考电压VREF均为0.6V。结合图1、图9，以phase I和phase2来说明该电路中比较器的工作过程:
[0033]在phasel，开关SpS2导通，S3、S4关断，前置放大器关闭。比较器时钟发生器产生一次比较信号，由于比较器的输入电压在预设电压范围之外，检测器输出为高。开关Sy以及前置放大器保持状态不变。此时的比较结果即为该位比较的最终结果。
[0034]在phase2，开关SpS2导通，S3、S4关断，前置放大器关闭。比较器时钟发生器产生一次比较信号，由于比较器的输入电压在预设电压范围之内，检测器输出为低。此时，开关SpS2关断，s3、s4导通，前置放大器开启，比较器时钟发生器产生二次比较信号，精比较器开始工作。二次比较的结果即为该位比较的最终结果。
[0035]参阅图11，比较器输入信号电压范围大小设置为3LSB(lLSB = VDD/2n)，输入信号频率为3.3594kHz，幅度为0.57V，对SAR ADC的转换结果进行快速傅立叶变换(FFT)得到输出数字信号的频谱，经过计算得到无杂散动态范围(SFDR)为83.9dB，信噪失真比(SNDR)为73.2dB，有效位数(ENOB)约为11.86bits。其中比较器功耗为96nff ;若不采用本发明，即精比较器在每一位比较时均工作一次，比较器功耗为409nW。
[0036]本发明通过检测比较器输入电压的大小来选择不同精度的比较器工作，通过设置电压范围的大小来减少精比较器的工作次数，在不影响比较器精度的情况下降低比较器的功耗。
[0037]本发明实施例公布的为较佳实施方式，但其具体实施并不限于此，本领域的普通技术人员极易根据上述实施例，领会本发明的精神，并做出不同的引申和变化，只要不脱离本发明的精神，都属本发明的保护范围之内。
【权利要求】
1.一种SAR ADC的低压超低功耗高精度比较器，包括前置放大器、可再生锁存器，其特征在于:还包括检测器、比较器时钟发生器和传输门开关； 比较器时钟发生器用于产生前置放大器控制信号以及可再生锁存器时钟，检测器用于设定电压范围的大小以及检测比较器输入电压差的范围，传输门开关用于选择信号的传输路径； 所述前置放大器输入端通过一对传输门开关与可再生锁存器输入端相连接，其输出端通过另一对传输门开关与可再生锁存器输入端相连接；可再生锁存器的输出端与检测器输入端相连接，检测器输出端分别与比较器时钟发生器的输入端以及传输门开关的控制端相连接，比较器时钟发生器的输出端分别与前置放大器的控制端以及可再生锁存器的时钟端相连接； 所述检测器包括一个延时可调的延迟单元、一个或门和2个D触发器(DFF);延迟可调延迟单元的输入端与可再生锁存器的时钟输入端相连接，其输出端与DFF2的时钟输入端相连接，或门的输入端与可再生锁存器的输出端相连接，其输出端与DFFl的时钟输入端相连接，DFFl的输出端与DFFl的数据输入端相连接； 所述比较器时钟发生器包括一个延时固定的延迟单元、一个同或门、一个与门、三个DFF和3个反相器；上述检测器输出端经过反相之后分别与延时固定延迟单元的输入端、DFF5的时钟输入端以及另一个反相器的输入端相连接，延时固定延迟单元的输出端与DFF4的时钟输入端相连接，DFF4的反相输出端与DFF4数据输入端相连接，DFF5的反相输出端与DFF5数据输入端相连接，DFF4、DFF5的同相输出端与同或门输入端相连接，同或门输出端、DFF3的输出端与与门的输入端相连接，DFF3的复位端与反相器的输出端相连接； 由单个可再生锁存器组成精度较低的粗比较器，由前置放大器级联可再生锁存器组成精度较高的精比较器，粗比较器的输入端通过一对传输门开关与精比较器的输出端相连接，其输出端通过另一对传输门开关与精比较器输入端相连接；给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当比较器的输入电压落在电压范围之内，精比较器工作。
2.如权利要求1所述SARADC的低压超低功耗高精度比较器，其特征在于:比较器输入信号电压范围大小设置为3LSB，输入信号频率为3.3594kHz和幅度为0.57V, SAR ADC分辨率为12位，时钟频率为10kHz，电源电压VDD以及参考电压VREF均为0.6V。
【文档编号】H03M1/38GK104253613SQ201410462018
【公开日】2014年12月31日 申请日期:2014年9月11日 优先权日:2014年9月11日
【发明者】宁宁, 汪正锋, 吴霜毅, 王伟, 杜翎, 蒋旻, 闫小艳 申请人:电子科技大学