专利名称：连续时间△-∑调制器和包括其的电子电路的制作方法
技术领域：
本公开涉及一种具有数模转换反馈回路的电子电路，更具体地讲，涉及 一种具有数模转换反馈回路的连续时间A-Z调制器(CTDSM)和包括该 CTDSM的电子电^各。
背景技术：
A-i:调制器(DSM)提供低噪声的高度精确的调制，被广泛地用于高端 音频系统、通信系统和精密的测量装置。
图1是示出了普通的DSM的构造的框图。
参照图1, CTDSM 10包括积分器11、脉沖调制器12和反馈数^t转换器 (DAC) 13。输入信号Vw可以是单端信号，或者输入信号Vw可以是差分 信号。在输入级中可以包含输入电阻器R,可以才艮据CTDSM的阶数或输入 信号VIN的种类来更改CTDSM的构造。
离散时间A-i:调制器(DTDSM)(未示出)与CTDSM IO具有相似的构 造，DTDSM与CTDSM —起被广泛地使用。DTDSM的积分器(未示出)接 收离散输入脉沖，而CTDSM 10的积分器11接收根据时间连续变化的模拟输 入信号。
CTDSM 10对模拟输入信号进行积分，由此，CTDSM 10与DTDSM相 比可以具有较不严格的需求(例如建立(settle)积分器11中的运算放大器 111的输出的建立时间)。此外，与DTDSM相比，CTDSM 10可以不需要抗 混叠(anti-aliasing)滤波器，并可以以较低的阶数来实现，消耗的能量会较 少。
积分器11将输入电流Iw和转换成模拟的反馈信号Ip的和进行积分。输
入电流Iw对应于由输入电阻器Rw进行分压的输入信号Vw。 CTDSM 10的
响应特性与积分器11的线性(linearity)成比例。积分器11的示例为利用运 算放大器111和电容器d的有源RC构造。
脉冲调制器12对积分器11的输出进行脉沖调制，并提供脉沖调制后的 输出作为数字输出Q。反馈DAC 13接收数字输出Q,并将数字输出Q转换
为模拟反馈信号Ip。转换成模拟的反馈信号Ip在求和节点NsuM与输入电流I,N
求和，求和得到的信号被施加到积分器11。
可以用各种构造来实现反馈DAC 13，反馈DAC 13的基本目的在于向求 和节点NsuM提供与脉沖调制器12的数字输出Q对应的模拟反馈电流IF。可 以用电流DAC (I-DAC)来实现反馈DAC 13,或者用开关电容器DAC (SC-DAC)来实现反馈DAC 13。 I-DAC包括电流源，并通过将电流源的输 出进行组合来提供模拟电流。SC-DAC包括电压源、开关和电容器，并通过 在每个时钟提供电荷或者被提供电荷来控制模拟电流。
图2A是示出了图1中的CTDSM的输入部分的框图，在图2A中用I-DAC 13a来实现图1中的反々贵DAC 13。输入部分包括输入电阻器R1N、积分器11 和反馈DAC 13a。在图2A中，用I-DAC 13a来实现图1中的反馈DAC 13。
参照图2A， I-DAC 13a包括第一电流源21和第二电流源22。响应脉沖 调制器12的数字输出Q，第一电流源21和第二电流源22分别通过第一开关 Sl和第二开关S2与求和节点NsuM连接或者与求和节点NsuM断开。根据数 字输出Q，在数字输出Q的一个周期(cycle)或半个周期内，I-DAC 13a向
求和节点NsuM提供反馈电流IF。
图2B是示出了图1中的CTDSM的输入部分的框图，在图2B中，用 SC-DAC 13b来实现图1中的反馈DAC 13。
参照图2B，第一充电开关SC1、第二充电开关Sc2和第三充电开关SC3 以及第一放电开关Sm和第二放电开关Sm连接到开关电容器Cs的第一端和 第二端。第一充电开关Sd和第二充电开关Sc2分别将第一电压源23和第二 电压源24连接到开关电容器Cs,第三充电开关Sc3将开关电容器Cs连接到 求和节点NSUM。第一放电开关Sm和第二放电开关Sm响应于第一控制信号 而闭合。第一充电开关Sd或第二充电开关Sc2和第三充电开关晶体管SC3
根据数字输出Q并响应第二控制信号①2而闭合，第一电压源23或第二电压 源24通过开关电容器Cs连接到求和节点NSUM。当第一电压源23或第二电 压源24响应于第二控制信号①2而连接到开关电容器Cs时，开关电容器Cs被快速充电。因此，在初始的充电操作中会出现脉冲式电'流。
因为在图2A和图2B的情况下都输送与数字输出Q对应的电荷量，所 以在图2A和图2B的情况下输送到积分电容器d的电荷总量相同。
图2C是示出了在图2A的I-DAC和图2B的SC-DAC中电流随着时间变 化的曲线图。参照图2C， I-DAC的电流相对小并且相对恒定，而SC-DAC的 电流在初始阶段达到峰值，并骤降从而到达其非常小的终值。'
因为DAC 13 (I-DAC 13a或SC-DAC 13b)的电流被施加到积分器11， 所以DAC的电流与包含在积分器11中的运算放大器111的电流驱动能力密 切相关。在采用I-DAC的情况下，提供相对小的恒定的电流，因此，运算放 大器会具有低的电流驱动能力，并在实际执行的过程中消耗少量的能量。然 而，在采用SC-DAC的情况下，在初始阶段提供大电流，因此，运算放大器 会具有大的电流驱动能力，并在实际执行的过程中消耗大量的能量。
在用于控制开关的时钟信号中会出现噪声(例如抖动)。在采用I-DAC 13a的情况下，在数字输出的周期的靠后的部分提供恒定的电流，因此，提供 与抖动成比例的正电荷，从而增大了由于噪声导致的误差。另一方面，在采 用SC-DAC 13b的情况下，在数字输出的周期的靠后的部分提供非常小的电 流，因此，尽管存在抖动，误差也会不明显。
如上所述，当用传统的I-DAC 13a或SC-DAC 13b来实现反馈DAC 13 时，在采用用于降低能耗的I-DAC13a的情况下，CTDSM IO对抖动敏感，或 者，在采用对抖动不敏感的SC-DAC13b的情况下，CTDSM消耗的能量大。
为了解决这些问题，已经提出采用SC-DAC并在开关电容器和求和节点 之间插入电阻器的构造。然而，提出的这种构造不但限制了电流在初始阶段 增长，也限制了电流在最终阶段降低，因此，CTDSM变得对抖动敏感。
发明内容
因此，提供本发明的示例性实施例，以基本上避免由于现有技术的限制 和缺点导致的一个或多个问题。
本发明的一些示例性实施例提供了 一种自切断电流源和利用该自切断电 流源的电流IM莫转换器(I-DAC)。
本发明的示例性实施例提供了一种包括自切断I-DAC的连续时间A-Z 调制器(CTDSM)。
本发明的一些示例性实施例提供了 一种在反馈回路中包括自切断I-DAC
的电子电路。
在本发明的示例性实施例中，电子电路包括DAC和有源积分器。DAC 将数字输出转换成模拟信号并反馈该模拟信号。有源积分器包括具有第 一输 入端和第二输入端的运算放大器，第一输入端接收输入信号和模拟反馈信号 的求和信号，第二输入端接收基准电压。DAC包括耦合电容器、第一开关、 至少一个电流源、第二开关和第三开关。第一开关响应于第一控制信号，分 别将耦合电容器的第一端和第二端连接到基准电压。至少一个电流源产生电 流，当电流源的两端的电压差大于基准值时，该电流是恒定的，当电流源的 两端的电压差小于基准值时该电流减小。第二开关响应于第二控制信号和数 字输出，选择性地将耦合电容器的第二端连接到电流源。第二控制信号具有 相对于第一控制信号不重叠的作用时间段。第三开关响应于第二控制信号， 将耦合电容器的第 一 端连接到运算放大器的第 一输入端。
在示例性实施例中，电流源可产生电流的方式满足当电压差小于基准值 的第一时间点早于当第二控制信号不作用时的第二时间点。
在示例性实施例中，电流源可包括被等于或大于阈值电压的栅源电压偏 置的金属氧化物半导体(MOS)晶体管，基于MOS晶体管的漏电流来产生 所述电流。所述电压差可对应于MOS晶体管的漏源电压。
在 一些示例性实施例中，电子电路还可包括连接输入信号与运算放大器 的第 一输入端的输入电阻器。
在示例性实施例中，输入信号和模拟反馈信号可对应于差分信号。
本发明的示例性实施例提供了一种电子电路，该电子电路包括耦合电容 器、第一开关、至少一个电流源、第二开关、运算放大器和第三开关。第一 开关响应于第一控制信号，分别将耦合电容器的第一端和第二端连接到基准 电压。至少一个电流源产生当电流源的两端的电压差大于基准值时恒定的电 流和当电流源的两端的电压差小于基准值时减小的电流。第二开关响应于第 二控制信号和数字输出，选择性地将耦合电容器的第二端连接到电流源，第 二控制信号具有相对于第一控制信号不重置的作用时间段。运算放大器具有 第一输入端和第二输入端，第二输入端连接到基准电压。第三开关响应于第 二控制信号，将耦合电容器的第一端连接到运算放大器的第一输入端。
在示例性实施例中，电流源可包括被等于或大于阈值电压的栅源电压偏
置的MOS晶体管，基于MOS晶体管的漏电流来产生所述电流。所述电压差 可对应于MOS晶体管的漏源电压。
在一些示例性实施例中，电子电路还可包括连接输入信号与运算放大器 的第 一输入端的输入电阻器。
在示例性实施例中，输入信号和模拟反馈信号可对应于差分信号。
根据本发明的示例性实施例，CTDSM包括有源积分器、脉沖调制器和数 模转换器(DAC)。有源积分器包括运算放大器，运算放大器具有第一输入端 和第二输入端，第一输入端接收输入信号和模拟反馈信号的求和信号，第二 输入端接收基准电压。脉沖调制器基于有源积分器的输出来产生数字输出。 DAC将数字输出转换成模拟反馈信号。DAC包括耦合电容器、第一开关、 至少一个电流源、第二开关和第三开关。第一开关响应于第一控制信号，分 别将耦合电容器的第一端和第二端连接到基准电压。至少一个电流源产生当 电流源的两端的电压差大于基准值时是恒定的电流和当电流源的两端的电压 差小于基准值时减小的电流。第二开关响应于第二控制信号和数字输出，选 择性地将耦合电容器的第二端连接到电流源，第二控制信号具有相对于第一 控制信号的不重叠的作用时间段。第三开关响应于第二控制信号，将耦合电 容器的第 一端连接到运算放大器的第 一输入端。
在示例性实施例中，电流源可包括被等于或大于阈值电压的栅源电压偏 置的MOS晶体管，基于MOS晶体管的漏电流来产生所述电流。所述电压差 可对应于MOS晶体管的漏源电压。
在一些示例性实施例中，电子电路还可包括连接输入信号与运算放大器 的第 一输入端的输入电阻器。
在示例性实施例中，输入信号和模拟反馈信号可对应于差分信号。
因此，CTDSM和包括该CTDSM的电子电路可以具有降低的能耗。
通过下面结合附图的描述，将更详细地理解本发明的示例性实施例。 图1是示出了普通的DSM的构造的框图。
图2A和图2B是分别示出在图1中所示的CTDSM的输入部分中采用 I-DAC和SC-DAC的框图。
图2C是示出在图2A的I-DAC和图2B的SC-DAC中电流随着时间变化
的曲线图。
图3是示出根据本发明示例性实施例的包括自切断(cut-off) I-DAC的 CTDSM的输入部分的电路图。
图4A是示出图3中所示的自切断I-DAC的电流特性的曲线图。
图4B是示出图3中所示的CTDSM的求和节点和第一节点的电压的曲线图。
图5是示出根据本发明示例性实施例的包括自切断I-DAC的CTDSM的 输入部分的电路图。
具体实施例方式
现在将参照附图来更充分地描述本发明的示例性实施例，在附图中示出 了本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，并 不应该被理解为限于这里阐述的示例性实施例。相反，提供这些实施例，使 得本公开将是彻底的和完全的，并将向本领域的普通技术人员充分传达本发 明的范围。在整个申请中，相同的标号表示相同的元件。
图3是示出根据本发明的示例性实施例的包括自切断电流数模转换器 (I-DAC)的连续时间A-Z调制器(CTDSM)的输入部分的电路图。
参照图3，自切断I-DAC 31可构成CTDSM (未示出)的反馈回路的一 部分，并根据数字输出Q向求和节点NsuM提供反馈电流信号Ip。与流过输入 电阻器RIN的输入信号Vw对应的输入电流Iw在求和节点NSUM与反馈信号IF 求和，求和得到的电流在积分电容器d中被积分。有源积分器11可包括积 分电容器Q和运算放大器111，运算放大器111的输入端直接地或实质上连 接到基准电压。
例如，为了方便说明，可以将自切断I-DAC 31当作是一位的DAC。自 切断I-DAC 31可包括第一电流源32和第二电流源33、第一放电开关S出和
第二放电开关S。2、第一充电开关Sd、第二充电开关Sc2和第三充电开关SC3
以及耦合电容器Cc。
自切断I-DAC31可被构造成耦合电容器Cc插入到第一电流源32和第 二电流源33与求和节点NsuM之间。虽然自切断I-DAC31看上去与图2B中 的SC-DAC类似，但是自切断I-DAC 31在操作上与图2B中的SC-DAC不同。 图2B中所示的SC-DAC的开关电容器Cs通过基于快速切换来输送电荷而作
为等效电阻操作，而图3中的耦合电容器Cc的操作使得第一节点Nl和第二 节点N2的电压将彼此不同。
CTDSM的数字输出Q可以是1位的数字信号或多位的数字信号。第一 电流源32和第二电流源33分别产生与数字输出Q的位的逻辑值"0"和"1" 对应的第一电流I,和第二电流12。第一电流I！和第二电流12可以大小相同但 符号相反。当第一电流源32和第二电流源33两端的电压差大于基准值时， 第一电流源32和第二电流源33分别产生恒定的第一电流^和第二电流l2。 当第一电流源32和第二电流源33两端的电压差小于基准值时，第一电流源 32和第二电流源33分别产生降低的第一电流I,和第二电流12。通过控制第 一电流源32和第二电流源33两端的电压差达到基准电压的时间段，第一电 流源32和第二电流源33可以非常稳定地不受抖动的影响。
第一充电开关Sd和第二充电开关Sc2在第一节点N,将第一电流源32和 第二电流源33分别连接到耦合电容器Cc,第三充电开关Sc3在第二节点N2 将耦合电容器Cc连接到求和节点NSUM。
第一放电开关Sm和第二放电开关SD2响应于具有第一相位的第一控制信 号0^而闭合，因此，耦合电容器Cc的两端(即第一节点N!和第二节点N2) 具有相同的基准电压，从而使得耦合电容器Cc中的所有电荷被释放。此时，
第三充电开关Sc3响应于第二控制信号①2而断开，因此，耦合电容器Cc使求
和节点NsuM与第一电流源32和第二电流源33电断开。求和节点NsuM连接 到包括在有源积分器11中的运算放大器111的负输入端。运算放大器111的
正输入端连接到基准电压，因此，求和节点NsuM也处于基准电压。
在耦合电容器Cc两端的电压变为基准电压后，响应于具有第二相位的第
二控制信号①2，第一充电开关Sd或第二充电开关Sc2闭合或导通且第三充
电开关Sc3闭合或导通，从而将第一电流源32或第二电流源33通过耦合电
容器Cc连接到求和节点NsuM。此时，第一放电开关Sm和第二放电开关SD2
响应于第一控制信号Ot而断开或开路。
当第二控制信号①2作用(active)时，第一电流I,或第二电流12流过第 一节点N!,因此，第一节点N！的电压根据流过的电流的符号来逐渐增大或
减小。然而，因为第二节点N2或求和节点NsuM实质上连接到基准电压，所 以第二节点N2的电压或求和节点NsuM的电压保持处于基准电压。当第一电
流源32或第二电流源33两端的电压差小于基准值时，第一电流I,或第二电
流12减小。因此，当在第二控制信号02不作用(deactive)之前将第一电流 源32和第二电流源33两端的电压差设置成足够地小于基准电压时，在第二 控制信号①2具有大的抖动的情况下，自切断I-DAC 31可以将由于抖动导致 的误差最小化。
在刚施加了第二控制信号①2之时，耦合电容器Cc的两端还具有基准电
压。在这种情况下，第 一 电流L或第二电流12被强行地从第 一 节点N,施加到 耦合电容器Cc，因此，来自耦合电容器Cc的与第一电流Ii或第二电流12对 应的反馈电流IF流向求和节点NSUM。
自切断I-DAC 31产生与第一电流I,或第二电流12大小相同的反馈电流 IF，并将产生的反馈电流lF提供到求和节点NsuM。自切断I-DAC31可以在初
始阶段提供具有恒定大小的反馈电流Ip,并在第二控制信号①2不作用之前通
过自身来切断反馈电流IF 。
图4A是示出了图3中所示的自切断I-DAC的电流特性的曲线图，图4B 是示出了图3中所示的电路中的求和节点的电压和第一节点的电压的曲线 图。
由第一电流源32和第二电流源33分别提供的第一电流I,和第二电流12
具有不同的符号，而第一电流I!和第二电流l2具有基本相同的特性。因此，
将只描述第 一 电流L,并将省略对第二电流12的重复描述。
参照图4A，示出了第二控制信号①2和第一电流I,的相关波形。第二控 制信号①2从基准时间to开始作用直到结束时间t,。在从基准时间to到切断时 间tc的第一时间间隔内，第一电流I,保持处于恒定值，而在从切断时间tc到 结束时间ti的第二时间间隔内，第一电流^逐渐减小。
图3中的自切断I-DAC 31具有的结构是与图2A中所示的传统的I-DAC 相比还包括耦合电容器Cc，反馈电流Ip具有与第一电流源32提供的第一电 流I!或第二电流源33提供的第二电流12的波形相同的波形。即，反馈电流
Ip在初始阶段具有恒定的大小，并在第二控制信号①2的周期结束之前快速减
在自切断I-DAC31的操作中，输送的电荷的总量非常重要。在第二控制 信号①2作用的瞬间开始电荷的输送，因此，在第二控制信号02的起始瞬间
的抖动变得不重要。在传统的技术中，例如，如图2C中所示的第二控制信号 ①2的结束瞬间的抖动会改变输送的电荷量，因此，对I-DAC的操作会具有
大的影响。然而，当采用根据本发明示例性实施例的图3中的自切断I-DAC 时，反馈电流Ip的大小非常小或基本上为0，抖动对自切断I-DAC的操作的 影响非常小。此外，反馈电流Ip被施加到包括在有源积分器11中的运算放大 器lll。因此，运算放大器111不需要大的电流驱动能力。
当通过控制切断时间tc使得在第二控制信号①2不作用之前反馈电流IF 的大小基本变成为0时，抖动对操作没有影响。
参照图4B,在基准时间to的瞬间，耦合电容器Cc的两端连接到基准电 压，在基准时间to,第一节点N,具有基准电压VR。求和节点NsuM或第二节 点N2连接到运算放大器111的负输入端，正输入端具有基准电压VR。因此， 求和节点NsuM或第二节点N2具有基准电压VR。在基准时间t。之后，求和节 点NsuM的电压VsuM保持处于基准电压VR，而第一节点N,的电压Vn,逐漸 下降。第一节点N,的电压Vw—直下降，且在切断时间tc低于基准值。当在 切断时间tc之后第一电流^的大小减小时，第一节点N,的电压VNI比先前下 降得慢，并接近0。
虽然在图4B中没有示出，但是在第一电流具有相反的符号的情况下，第 一节点^的电压VN1逐渐上升。
图5是示出了根据本发明示例性实施例的包括自切断I-DAC的连续时间 A-i:调制器(CTDSM)的输入部分的电路图。
参照图5,正像自切断I-DAC31构成图3的电路中的反馈回路一样，自 切断I-DAC 35构成CTDSM (未示出)的反馈回路。自切断I-DAC 35根据 CTDSM的凄t字输出Q向求和节点NsuM提供反馈电流IF。输入电流^在求 和节点NsuM与反馈电流If求和，求和得到的电流在积分电容器d中被积分。
例如，为了方便说明，自切断I-DAC 35可以被当作是一位的DAC。自 切断I-DAC 35可包括第一电流源32和第二电流源33、第一放电开关S。,和
第二放电开关SD2、第一充电开关Sd、第二充电开关Sc2和第三充电开关SC3
及耦合电容器Cc。第一电流源32和第二电流源33分别包括第一晶体管MN 和第二晶体管MP。当第一晶体管MN的漏电流101和第二晶体管MP的漏电 流1。2分别是第一电流L和第二电流12时，第一电流I,和第二电流12分别对 应于数字输出Q的逻辑"0"和逻辑"1"。第一晶体管MN可以是n型金属 氧化物半导体(NMOS)晶体管，第二晶体管MP可以是p型金属氧化物半 导体(PMOS)晶体管。第一晶体管MN和第二晶体管MP分别被栅源电压
V他和VpB偏置，其中，栅源电压V仰和VpB足以导通第一晶体管MN和第 二晶体管MP。高电源(power-supply)电压VDD高于基准电压，低电源电 压VSS低于基准电压。
如参照图3所描述的，第一放电开关Sm和第二放电开关S。2响应于具有 第一相位的第一控制信号O,而闭合，因此，耦合电容器Cc的两端(即第一 节点Ni和第二节点N2)具有相同的基准电压，从而使充入耦合电容器Cc中
的所有电荷被释放。求和节点NsuM具有基准电压。基准电压具有足以用于以
饱和模式操作MOS晶体管(即第一晶体管MN或第二晶体管MP)的大小。
此时，第三充电开关Sc3响应于第二控制信号①2而断开或开路，因此，耦合
电容器Cc使求和节点NsuM与第一电流源32和第二电流源33电断开。
在耦合电容器Cc两端的电压变成基准电压之后，响应于具有第二相位的 第二控制信号02，第一充电开关Sd或第二充电开关Sc2闭合，第三充电开 关SC3闭合，从而使第一电流源32或第二电流源33通过耦合电容器Cc连接 到求和节点NsuM。此时，第一放电开关S。,和第二放电开关S。2响应于第一 控制信号①,而断开。
当数字输出Q对应于逻辑"0"时，第一晶体管MN通过第一充电开关 Sd连接到耦合电容器Cc。偏置电压Vnb被施加到第一晶体管MN的栅极， 因此，第一晶体管MN导通。第一晶体管MN的漏极连接到具有基准电压的 第一节点N,,因此，第一晶体管MN的漏极的电压足以用于以饱和模式操作 第一晶体管MN。因此，在第一晶体管MN的漏极产生漏电流101，漏电流10|
的大小由偏置电压vnb来确定。第一节点N!的电压从基准电压开始线性减小。
当第 一节点N,的电压降低到基准值之下时或第 一 晶体管MN的漏源电压降低 到基准值之下时，第一晶体管MN以三极管模式来操作，因此，漏电流ID1 开始减小。因为第一节点N,的电压一直降低，所以漏电流101基本上接近于 0。因此，自切断I-DAC35通过自身切断反馈电流lF。
当数字输出Q对应于逻辑"1"时，第二晶体管MP通过第二充电开关
Sc2连接到耦合电容器Cc。偏置电压VpB被施加到第二晶体管MP的栅极，因
此，第二晶体管MP导通。第二晶体管MP的漏极连接到具有基准电压的第 一节点N,,因此，第二晶体管MP的漏极的电压足以用于以饱和模式操作第 二晶体管MP。因此，在第二晶体管MP的漏极产生漏电流ID2，漏电流ID2 的大小由偏置电压VpB来确定。第一节点N,的电压从基准电压开始线性增大。
当第二晶体管MP的漏源电压降低到基准值之下时，第二晶体管MP以三极
管模式来操作，因此漏电流ID2开始减小并被切断。
第一晶体管MN的漏电流ID1和第二晶体管MP的漏电流ID2分别使耦合
电容器Cc充电或放电。基于电荷守恒定律，从求和节点NsuM至耦合电容器
Cc产生与漏电流的大小相同的反々责电流IF 。
虽然一位的DAC被当作参照图3和图5的示例，但是当采用多位的脉沖 调制器时，本发明的示例性实施例也可应用于多位的DAC。此外，与当输入 信号和输出信号是单端信号时一样，当输入信号和输出信号是差分信号时也 可应用本发明的示例性实施例。另外，当用适当偏压(well-biased)的双极性 结型晶体管来实现电流源时也可应用本发明的示例性实施例。
本发明的示例性实施例可应用于包括将数字输出转换成模拟信号并反馈 该模拟信号的DAC的电子电路。更具体地讲，本发明的示例性实施例可应用 于将模拟信号施加到利用运算放大器的有源滤波器的输入级的电子电路。本 发明的示例性实施例可应用于包括DAC和运算》史大器并通过利用运算放大 器接收由数字信号转换得到的模拟信号的电子电路，也可应用于需要自切断 电流源的电子电5^。
流源的切断时间可以根据由在工艺中产生的误差导致的耦合电容器或电流源 的尺寸变化而变化，以改变从DAC输送的电荷的量。通常，具有高精度的 DAC或滤波器包括用于补偿在制造过程中产生的误差的自校准(self-calibration) 电^各或自动调节(auto-tuning)电路。本发明的示例性实施例还 可包括用于补偿在制造过程中产生的误差的自校准电路或自动调节电路。
如上所述，根据本发明示例性实施例的自切断电路I-DAC和在反馈回路 中包括该自切断I-DAC的电子电路对于抖动不敏感，并降低了对电流驱动能 力的要求。因此，自切断电路I-DAC和在反馈回路中包括该自切断I-DAC的 电子电路可以降低整体的设计负担并降低能耗。
虽然已详细描述了本发明的示例性实施例和它们的优点，但是应该理解， 在不脱离本发明的范围的情况下，可以在此做出各种变化、替代和改变。
权利要求
1、一种电子电路，包括有源积分器，包括运算放大器，所述运算放大器具有第一输入端和第二输入端，第一输入端接收输入信号和模拟反馈信号的求和信号，第二输入端接收基准电压；数模转换器，将电子电路的数字输出转换成模拟信号，并提供模拟反馈信号，数模转换器包括耦合电容器；第一开关，响应于第一控制信号，分别将耦合电容器的第一端和第二端连接到基准电压；至少一个电流源，产生电流，当电流源的两端的电压差大于基准值时，所述电流是恒定的，当电流源的两端的电压差小于基准值时，所述电流减小；第二开关，响应于第二控制信号和数字输出，选择性地将耦合电容器的第二端连接到电流源，第二控制信号具有相对于第一控制信号不重叠的作用时间段；第三开关，响应于第二控制信号，将耦合电容器的第一端连接到运算放大器的第一输入端。
2、 如权利要求1所述的电子电路，其中，电流源产生所述电流的方式满足当电压差小于基准值时的第一时间点早于当第二控制信号不作用时的第二时间点。
3、 如权利要求1所述的电子电路，其中，电流源包括被等于或大于阈值 电压的栅源电压偏置的MOS晶体管，基于MOS晶体管的漏电流来产生所述 电流。
4、 如权利要求3所述的电子电路，其中，所述电压差对应于MOS晶体 管的漏源电压。
5、 如权利要求1所述的电子电路，还包括连接输入信号与运算放大器的 第一输入端的输入电阻器。
6、 如权利要求1所述的电子电路，其中，输入信号和模拟反馈信号对应 于差分信号。
7、 如权利要求1所述的电子电路，还包括自校准电路，自校准电路补偿 在电流源的制造过程中产生的误差。
8、 如权利要求1所述的电子电路，还包括自动调节电路，自动调节电路 4卜偿在耦合电容器的制造过程中产生的误差。
9、 一种电子电路，所述电子电路将数字输出转换成模拟信号并提供模拟 反馈信号，所述电子电路包括耦合电容器；第一开关，响应于第一控制信号，分别将耦合电容器的第一端和第二端 连接到基准电压；至少一个电流源，产生电流，当电流源的两端的电压差大于基准值时， 所述电流是恒定的，当电流源的两端的电压差小于基准值时，所述电流减小；第二开关，响应于第二控制信号和电子电路的数字输出，选择性地将耦 合电容器的第二端连接到电流源，第二控制信号具有相对于第 一控制信号不 重叠的作用时间段；运算放大器，具有第一输入端和第二输入端，第二输入端连接到基准电压；第三开关，响应于第二控制信号，将耦合电容器的第一端连接到运算放 大器的第一输入端。
10、 如权利要求9所述的电子电路，其中，电流源产生所述电流的方式 满足当电压差小于基准值时的第 一时间点早于当第二控制信号不作用时的第 二时间点。
11、 如权利要求9所述的电子电路，其中，电流源包括被等于或大于阈 值电压的栅源电压偏置的MOS晶体管，基于MOS晶体管的漏电流来产生所 迷电流。
12、 如权利要求11所述的电子电路，其中，所述电压差对应于MOS晶 体管的漏源电压。
13、 如权利要求9所述的电子电路，还包括连接输入信号与运算放大器 的第 一输入端的输入电阻器。
14、 如权利要求9所述的电子电路，其中，输入信号和模拟反馈信号对 应于差分信号。
15、 如权利要求9所述的电子电路，还包括自校准电路，自校准电路补 偿在电流源的制造过程中产生的误差。
16、 如权利要求9所述的电子电路，还包括自调节电路，自调节电路补 偿在耦合电容器的制造过程中产生的误差。
17、 一种连续时间A-i:调制器，包括有源积分器，包括运算放大器，所述运算放大器具有第一输入端和第二 输入端，第一输入端接收输入信号和模拟反馈信号的求和信号，第二输入端 接收基准电压；脉冲调制器，基于有源积分器的输出来产生数字输出； 数模转换器，将数字输出转换成模拟反馈信号，数模转换器包括 耦合电容器；第一开关，响应于第一控制信号，分别将耦合电容器的第一端和第 二端连接到基准电压；至少一个电流源，产生电流，当电流源的两端的电压差大于基准值 时，所述电流是恒定的，当电流源的两端的电压差小于基准值时，所述电流 减小；第二开关，响应于第二控制信号和数字输出，选择性地将耦合电容 器的第二端连接到电流源，第二控制信号具有相对于第一控制信号不重叠的 作用时间段；第三开关，响应于第二控制信号，将耦合电容器的第一端连接到运 算放大器的第一输入端。
18、 如权利要求17所述的连续时间A-i:调制器，其中，电流源产生所 述电流的方式满足当电压差小于基准值时的第一时间点早于当第二控制信号 不作用时的第二时间点。
19、 如权利要求17所述的连续时间A-i:调制器，其中，电流源包括被 等于或大于阈值电压的栅源电压偏置的MOS晶体管，基于MOS晶体管的漏 电流来产生所述电流。
20、 如权利要求19所述的连续时间A-i:调制器，其中，所述电压差对 应于MOS晶体管的漏源电流。
21、 如权利要求17所述的连续时间A-i:调制器，还包括连接输入信号 与连接运算放大器的第 一输入端的输入电阻器。
22、 如权利要求17所述的连续时间A-i:调制器，其中，输入信号和模 拟反馈信号对应于差分信号。
23、 如权利要求17所述的连续时间A-i:调制器，还包括自校准电路， 自校准电路补偿在电流源的制造过程中产生的误差。
24、 如权利要求17所述的连续时间A-i:调制器，还包括自动调节电路， 自动调节电路补偿在耦合电容器的制造过程中产生的误差。
全文摘要
本发明提供了一种包括数模转换器(DAC)和有源积分器的连续时间Δ-∑调制器和电子电路。DAC将电子电路的数字输出转换成模拟信号并反馈该模拟信号。有源积分器包括具有第一输入端和第二输入端的运算放大器，第一输入端接收输入信号和反馈回的模拟信号的求和信号，第二输入端接收基准电压。DAC包括耦合电容器、第一开关、至少一个电流源、第二开关和第三开关。
文档编号H03M3/02GK101179275SQ20071016503
公开日2008年5月14日 申请日期2007年11月6日 优先权日2006年11月7日
发明者柳承卓 申请人:三星电子株式会社