专利名称：编码装置、解码装置、编码/解码装置及记录/再现装置的制作方法
技术领域：
本发明涉及用于记录/再现装置和通信装置的编码装置、解码装置、 编码/解码装置以及对包含纠错码的数据的记录/再现，更具体地说，涉及
用于其中添加有ECC码的数据块的纠错的编码装置、解码装置、编码/
解码装置和记录/再现装置。
背景技术：
在诸如磁盘装置的记录/再现装置和通信系统的领域中，当从低质量 传输信号和记录/再现信号再现数据时，使用最大似然序列检测的数据解
码技术和使用ECC (纠错码)的纠错技术被广泛用来提高数据再现的可 靠性。
RS (Reed Solomon)码被用作这种ECC码。在从最大似然检测单元 输出的位串中，因为介质噪声和电路噪声的影响，在多个位中输入了不 正确的值。在ECC中，对具有错误的位串进行纠正，并且输出经纠错的 位串。例如，在磁盘装置的情况下，如果ECC纠正失败，则需要进行重 试，但是应该尽可能地避免重试。因此提出了从最大似然检测器接收一 些候选串，并依次尝试候选串是否可以通过ECC进行解码(例如，日本 专利申请特开No. Hl 1-330985 )。
图37至图39是表示基于ReedSolomon码的纠错操作的图，以及图 40是表示使用最大似然序列的常规纠错电路的框图。
首先将描述编码。如图37所示，通过2t阶(degree)的衍生多项式 (generation polynomial)来生成具有纠错数t的Reed Solomon码。例如， 如果用于编码的伽罗瓦域(Galois field)是GF (2的三次方)，并且如果 纠错数t是"l"，则通过例如使用本原元(primitive element) a的以下表 达式(1)给出Reed Solomon码的衍生多项式。
G (x) = (x-l) (x-a)
=x2+a3x+a (1 )
在该示例中，位串的三个位被作为一个符号进行处理，并且在ECC 编码中，将具有2t (=2)个符号的奇偶校验串(parity string)添加到该 信息串中。例如，在对图37中的信息串进行编码的情况下，该信息串(位 表示)"001"、 "110"和"101"分别对应于伽罗瓦域表示中的1、 a的五次方 和a的四次方。这里，第j符号表示传输字串的多项式的项xJ的系数。 因此，该位串(信息串)表示多项式x、aV+a、2。
如图38所示，在ECC编码中，将通过位串表示的多项式除以表达
式(1)的衍生多项式，并且将表示所获得的余数多项式01、+014的奇偶校
验串添加到该位串中。由于在余数多项式中，x的1阶和0阶的项的系数 都是a4，所以添加图37所示的奇偶校验串，并生成由五个符号构成的传 输字串。
如果该传输字串被记录在磁盘上并被读取，则例如，包含错误的接 收字串可能被输入到ECC解码器中，如图39所示。该接收字串由以下 表达式(2)给出。
Y (x) = ax4+a5x3+a4x2+a4x+a4 (2) 如图40所示，在接收端纠错电路中，最大似然检测器20根据最大 似然序列，从输入信号生成多个候选数据串。数据存储部31存储多个所 生成的候选数据串。ECC解码器22包括特征群(syndrome)计算部41、 错误位置多项式计算部42、 chien搜索执行部43以及错误值计算部44。
特征群计算部41计算被输入到ECC解码器22中的数据串的特征群 计算表达式(稍后描述)。错误位置多项式计算部42根据该特征群多项 式计算错误位置多项式(稍后描述)。对于错误位置多项式的计算算法， 例如，使用了 Euclid方法或Berlekamp Massey方法(例如，E. R. Berlekamp, "Algebraic Coding Theory", McGraw-Hill Book Co., pp. 176 to 199 and pp.218 to 240， NewYork, 1968禾卩J. L. Massay, "Shift-register Synthesis and
BCH Decoding", IEEE Transactions on Information Theory, Vol. IT-15， pp.122 to 127， 1969)。
chien搜索执行部43执行chien搜索，并使用上述的错误位置多项式 来确定数据串上的存在错误的位置(错误位置)。错误值计算部44将错 误位置处的错误值纠正为正确值。然后，解码判断部32检查从错误值计 算部44输出的纠正后的数据串的正确性，并且如果不正确，则解码判断 部32将其判断为纠正失败，并指示数据存储部31输出下一个解码候选 数据串。
首先，特征群计算部41例如使用以下表达式(3)计算图39中的接 收字串的特征群多项式。 [表达式3] S (x) =si+s2x s产Y (1)
s2=Y (a) (3)
在表达式(3)中，特征群Si (i=l， 2， ...， 2t)是通过将表达式(1) 的衍生多项式G (x)的第i根代入到接收字多项式Y (x)中而获得的值， 并且特征群多项式S (x)是其中该特征群&为项x"的系数的多项式。 如果在该接收字串中不包含错误，则所有的Si变为"O"。
然后，错误位置多项式计算部42根据BerlekampMassey方法，从特 征群多项式S (x)计算以下表达式(4)的错误位置多项式C (x)。
C (x) =l+of4x (4) 然后，使用表达式(4)的错误位置多项式C (x)， chien搜索执行 部43计算C (aj) (j = 0， 1， 2， 3， 4)的值，并输出C (<xj) =0成立的 位置j作为错误位置。在图39中的示例的情况下，C (a4) =1+01"%14=0， 因此可以检测到错误存在于第四符号中。
然后，错误值计算部44使用表达式(3)的特征群多项式S (x)和 表达式(4)的错误位置多项式C (x)，基于预定的算法，计算第四符号 的正确值，并且对该位串进行纠正。在这种情况下，确定了正确值'T'，
并将图39中所示的接收字串中的第四符号从a纠正为'T'。
在磁设备的情况下，例如，使用了纠错数t-20的Reed Solomon码， 如图41所示。在ECC编码中，IO位构成一个符号，并且在一个扇区的 位串(4096位=410符号)之前插入由40个符号构成的奇偶校验串。在 这种情况下，例如，由以下表达式(5)和(6)给出特征群多项式S (x) 和错误位置多项式C (x)。 [表达式5]
S (x) n + s2x+...+ s40x39 (5 )
C(x)=l+x + a2x2+...+ a35x8 (6)
另一方面，当块长度较长时，如图42所示，可以使用r交错方法(图 42示出了F4交错的示例)。换句话说，将一个块分成r块，并且使用上 述多项式，对所分成的块计算RS码(ECC码)，并添加该RS码。
在纠错性能方面，1交错方法比r交错方法好。换句话说，如图41 所示，在1交错方法的情况下，根据上述的编码和解码原理，为完整的 一个块生成RS码，因此对完整的一个块进行纠正，从而性能高。在r交 错方法的情况下，为一个块的l/r生成RS码，如图42所示，因此对一个 块的1/r进行纠错，因此性能低于1交错方法。
例如，如果一个块是4k字节(=32,000位)，则每个符号必须使用 12位的RS码作为ECC码。换句话说，如果一个符号由10位构成，则 位的最大数量是21Q-1 = 1023个符号(=10230位)，并且不能对一个完整 的块进行纠正。
如果一个符号由12位构成，则位的目标数量是212-1=4092个符号 (49104位)，并且可以对一个完整的块进行纠正。但是，如果一个符号 中的位的数量增加，则ECC编码器、解码器和缓冲器增加，并且与一个 符号中的当前10位的情况相比较，电路规模扩大几倍。
而如果使用当前一个符号10位ECC，则不能使用1交错结构，而是 必须使用4交错结构。但是，在这种情况下，与1交错结构相比，纠错 性能降低。
发明内容
鉴于上述情况，本发明的目的是提供一种编码器、解码器、编码/解 码装置和记录/再现装置，以防止电路规模的增大和纠错性能的降低。
本发明的另一目的是提供一种编码器、解码器、编码/解码装置和记
录/再现装置，以即使通过多交错结构来进行ECC编码，也可以防止纠错
性能的降低。
本发明的再一目的是提供一种编码器、解码器、编码/解码装置和记
录/再现装置，以通过小电路规模使用多交错结构来实现ECC编码/解码， 并防止纠错性能的降低。
为了实现这些目的，本发明的编码器具有ECC编码器，用于通过 在每m (m三2)位处将数据串交错为n (ri^2)块数据串，根据各个块的 交错数据串生成纠错码的奇偶校验(parity),将各个块的所述纠错码的奇 偶校验添加到所述数据串中，来生成纠错码字；以及奇偶校验编码器， 用于为纠错码字的每预定的多个位生成奇偶校验位，并将该奇偶校验位 添加到纠错码字中。
本发明的解码器是用于对编码数据串进行解码的解码器，在所述编 码数据串中，在每m (m22)位处将数据串交错为n (riS2)块数据串时 根据各个块的数据串生成的纠错码的奇偶校验、以及为纠错码字的每预 定数量的位生成的奇偶校验位被添加到该纠错码字中，该解码器具有 软输出解码器，用于将被解码的编码数据串解码为码位串，并输出各个 位的似然；以及ECC解码电路，用于重复进行以下操作使用软输出解 码器的码位串的纠错码进行纠错解码，以及根据使用奇偶校验位的错误 检测、基于所述似然进行码位串的纠正解码。
本发明的编码/解码装置具有编码器和解码器，该编码器具有ECC 编码器，用于通过在每m (论2)位处将数据串交错为n (n22)块数据 串，根据各个块的交错数据串生成纠错码的奇偶校验，并将各个块的纠 错码的奇偶校验添加到该数据串中，来生成纠错码字；以及奇偶校验编 码器，用于为纠错码字的每预定数量的位生成奇偶校验位，并将该奇偶校验位添加到纠错码字中；该解码器具有软输出解码器，用于将被解
码的编码数据串解码为码位串，并输出各个位的似然；以及ECC解码电
路，用于重复进行以下操作使用软输出解码器的码位串的纠错码进行 纠错解码，以及根据使用奇偶校验位的错误检测、基于所述似然进行码 位串的纠正解码。
本发明的记录/再现装置具有读写头，用于将数据写入到存储介质
中和从存储介质读取数据；ECC编码器，用于在每m (rn^2)位处将要 被写入到该存储介质中的数据串交错为n (1^2)块数据串，根据各个块 的交错数据串生成纠错码的奇偶校验，来生成纠错码字；奇偶校验编码 器，用于对纠错码字的每预定数量的位生成奇偶校验位，将该奇偶校验 位添加到纠错码字中，并将结果输出给读写头；软输出解码器，用于将 从读写头读取的编码数据串解码为码位串，并输出各个位的似然；以及 ECC解码电路，用于重复进行以下操作使用软输出解码器的码位串的 纠错码进行纠错解码，以及根据使用奇偶校验位的错误检测、基于所述 似然进行码位串的纠正解码。
在本发明中，优选的是，ECC编码器在每m位处对各个块的数据串 进行去交错，并将其恢复为所述数据串。
在本发明中，还优选的是，ECC编码器具有交错部，用于在每m (mS)位处将数据串交错为n (论2)块数据串；ECC编码部，用于根 据各个块的交错数据串生成纠错码的奇偶校验；以及去交错部，用于在 每m位处对各个块的数据串进行去交错，将其恢复为所述数据串，并将 纠错码的奇偶校验添加到所恢复的数据串中。
在本发明中，还优选的是，ECC编码器生成Reed Solomon码作为纠 错码。
在本发明中，还优选的是，奇偶校验编码器通过多项式的除法的余 数来生成奇偶校验。
在本发明中，还优选的是，ECC解码电路具有ECC解码器，用于 使用软输出解码器的码位串的纠错码来执行纠错；以及奇偶校验/似然纠 正单元，用于根据ECC解码器的解码失败，使用奇偶校验位来执行错误
检测，并根据所述似然来纠正被输入到ECC解码器中的码位串。
还优选的是，本发明还具有分离部，用于从软输出解码器的码位 串分离奇偶校验位，并将所分离的码位串和奇偶校验位输出到奇偶校验/
似然纠正单元；交错部，用于在每m (m22)位处将分离了奇偶校验位之 后的码位串交错为n (ri22)块数据串；以及数据存储部，用于存储各个 块的交错数据串，其中ECC解码器使用纠错码执行数据存储部的各个块 的数据串的纠错，并且奇偶校验/似然纠正单元对数据存储单元的数据串 进行纠正。
在本发明中，还优选的是，当解码失败时，奇偶校验/似然纠正单元 从ECC解码器接收其中解码失败的块的标识符，并且使用针对通过其中 解码失败的块的奇偶校验位而被检测到错误的m位数据的似然来执行纠 正。
在本发明中，还优选的是，奇偶校验/似然纠正单元对ECC解码器的 纠错码字的每mxn位计算奇偶校验位，并通过将对每mxn位计算的奇偶 校验位与对应的所分离的奇偶校验位进行比较，来指定被检测到错误的 m位数据o
在本发明中，还优选的是，奇偶校验/似然纠正单元根据错误检测之 后的所计算的奇偶校验位与所分离的奇偶校验位的加法结果，来计算奇 偶校验错误值，并通过比较这些奇偶校验位，来指定m位数据的错误产 生位置。
在本发明中，还优选的是，奇偶校验/似然纠正单元基于检测到错误 的m位中的各个位的似然来指定错误候选位。
在本发明中，还优选的是，奇偶校验/似然纠正单元基于所述m位当 中的各个位的似然，以m位为单位提取其似然相对较低的位位置作为纠 正候选。
在本发明中，还优选的是，奇偶校验/似然纠正单元具有根据奇偶校 验位的衍生多项式、与奇偶校验错误值相对应的错误候选位置的表，其 中通过奇偶校验错误值来参照该表，并且基于参照结果和似然，来指定 m位数据的错误产生位置。
在本发明中，还优选的是，奇偶校验/似然纠正单元翻转(flip)所述 m位数据的错误产生位置处的数据，并更新数据存储单元的数据串。
将数据串交错为多个块并添加纠错码的奇偶校验，并且生成添加了
奇偶校验位的拼接(concatenation)型编码数据，因此即使通过交错为多 个块来生成纠错码的奇偶校验，也可以防止电路规模的增大。此外，由 于基于软输出解码器的似然和奇偶校验检査结果来纠正ECC解码数据 串，因此可以防止纠正性能的降低。
图1是表示根据本发明实施方式的介质存储装置的记录/再现系统的 框图。
图2是表示图1中的编码器的框图。 图3是表示图2中的交错部的操作的图。 图4是表示图2中的ECC编码器的操作的图。 图5是表示图2中的奇偶校验编码器的奇偶校验添加操作的图。 图6表示图2中的奇偶校验生成表达式。 图7是表示图2中的奇偶校验编码器的输出的图。 图8是表示图1中的解码器的框图。 图9是表示图8中的解码器的细节的框图。 图10是表示图9中的第一奇偶校验/似然纠正单元的框图。 图11是表示分离图10中的RS码部分的似然和奇偶校验部分的似然 的操作的图。
图12是表示图10中的候选选择部的操作的图。
图13是表示图10中的奇偶校验排序部的操作的图。
图14是表示图IO中的错误候选表的图。
图15是表示图9中的ECC解码器的分离操作的图。
图16是表示图9中的交错操作的图。
图17是表示解码成功时图9中的去交错操作的图。
图18是表示解码失败时图9中的去交错操作的图。图19是表示图9中的第二奇偶校验/似然纠正单元的位翻转部的框图。
图20是表示通过图9中的奇偶校验检查进行的错误位置指定操作的图。
图21是表示图19中的奇偶校验错误值的图。
图22是表示图19中的奇偶校验块中的位置编号的定义的图。
图23示出了图19中的错误产生位置对应表。
图24是表示图19中的位翻转操作的图。
图25是表示根据本发明另一实施方式的奇偶校验添加方法的图。 图26是表示图25中的奇偶校验位和RS码块的关系的图。 图27是表示根据本发明另一实施方式的奇偶校验添加方法的图。 图28是表示图27中的奇偶校验和RS码块的关系的图。 图29是表示根据本发明另一实施方式的奇偶校验添加单元的图。 图30是表示图29中的奇偶校验添加单元的框图。 图31是表示奇偶校验检查结果和RS解码失败块的关系的图，用于 描述根据本发明另一实施方式的解码方法。
图32示出了根据本发明另一实施方式的解码方法的错误候选表。
图33是表示根据本发明另一实施方式的解码方法的图。
图34是表示根据本发明另一实施方式的解码方法的图。
图35是表示根据本发明另一实施方式的解码操作的图。
图36是表示根据本发明另一实施方式的解码器的框图。
图37是表示用于纠错的常规编码操作的图。
图38示出了图37中的奇偶校验串生成操作。
图39是表示常规纠错操作的图。
图40是表示常规纠错电路的框图。
图41是表示常规的1交错结构的图。
图42是表示常规的4交错结构的图。
具体实施例方式
现在将按照记录/再现系统、错误候选提取单元、编码器、ECC解码 器、其他编码器、其他ECC解码器和其他实施方式的顺序来描述本发明 的实施方式，但是本发明不限于这些实施方式。
记录/再现系统
图1是表示根据本发明实施方式的磁盘装置的记录/再现系统的框 图。如图1所示，该磁盘装置的记录/再现系统主要被分为硬盘控制器
(HDC) 203、读取通道(RDC) 202以及前置放大器(或读写头IC) 201。
在记录时，将CRC码(循环冗余码)添加到HDC203中的CRC编 码器237中的记录数据中。然后，记录编码器236将该记录数据转换成 满足诸如MTR(Maximum Transition Run)码禾卩RLL(Run Length Limited) 码的约束的数据串。并且ECC编码器235对该记录数据进行交错，如图 2和稍后所述，并添加RS奇偶校验串。
然后，奇偶校验编码器234确定与ECC分离的用于执行错误检测的 2位奇偶校验，如图2和稍后所述，并将所有确定的2位奇偶校验添加到 ECC编码数据串中。
将添加了奇偶校验的ECC编码数据串输入到RDC 202， RDC 202中 的记录补偿单元229执行补偿处理，以在发生了反向磁化的彼此相邻的 区域中稍微地扩大反向间隔。然后，在执行记录补偿之后，RDC 202中 的驱动器228将该数据串输出到前置放大器201。在前置放大器201中， 驱动器212生成记录头(写入头)(未示出)的写入电流，驱动该记录头， 并在磁盘(未示出)上进行记录。
另一方面，在再现的情况下，前置放大器201的放大器211对来自 再现头(读取头)的模拟电压进行放大，并将其输出到RDC 202。 RDC 202 的热粗糙峰(thermal asperity)检测处理部221执行热粗糙峰处理，然后 可变增益放大器(VGA) 222调整幅值。
然后，低通滤波器(LPF) 223消除其幅值进行了调整的读信号的高 频带，并且A/D转换器(ADC) 224将该模拟输出转换为数字信号。然 后，FIR (Finite Impulse Response)滤波器225执行PR (Partial Response) 波形均衡，并将结果输入到软输出检测器226。
软输出检测器(解码器)226是诸如SOVA (Soft Output Viterbi)、 NPSOVA (Noise Predictive Soft Output Viterbi)禾口 BCJR (Bahl， Cocke， Jelinek和RavivAlgorithm)的软输出检测器(解码器)，并执行最大似然 解码。
第一奇偶校验/似然纠正单元227使用由检测器226确定的似然，来 确定错误候选的位置信息，并创建似然和位置信息表。将由软输出检测 器226硬判断为0或1的解码串发送给HDC 203。 ECC解码器230使用 4交错结构来执行纠错。
如果解码成功，则记录解码器231执行记录(其为记录编码器236 的编码的反向操作)，并且CRC解码器232执行CRC解码，并输出结果 作为再现数据。
如果在ECC解码器230中解码失败，则将该数据输入到第二奇偶校 验/似然纠正单元233。第二奇偶校验/似然纠正单元233使用第一奇偶校 验/似然纠正单元227的似然和位置信息表，来纠正ECC纠正失败的块。
将由第二奇偶校验/似然纠正单元233进行了纠正的数据输入到ECC 解码器230，在该ECC解码器230中通过ECC执行纠错。如果在ECC 解码器230中解码成功，则经由记录解码器231和CRC解码器232输出 该数据作为再现数据。如果ECC解码失败，则将该数据输入到第二奇偶 校验/似然纠正单元233。第二奇偶校验/似然纠正单元233再次对该块进 行纠正。
通过这种方式，如果通过ECC进行的纠错失败，则使用似然信息重 复第二奇偶校验/似然纠正单元233和ECC解码器230中的处理，由此可 以提高纠错能力。
由于ECC解码器230中的纠错可以重复多次，因此使用将在图9中 和稍后描述的高速判断ECC电路。由此，可以减小计算量。
根据本实施方式，第一奇偶校验/似然纠正单元227从软输出检测器 226接收解码串的各个位的位置及其似然，提取似然低(错误的概率高) 的位位置作为添加了奇偶校验的数据串的单元中的错误候选，并创建表。
换句话说，提取错误概率高的位位置，因此可以向ECC解码器230
提供可以进行有效纠正的错误候选。此外，仅提取错误概率高的位位置
作为错误候选，因此，ECC解码器230可以减少按似然的顺序进行排序 的次数，以根据较低似然提取错误候选，这对于减小计算量是有效的。 编码器
现在将描述图1中的ECC编码器和奇偶校验编码器的结构。图2是 表示图1中的ECC编码器235和奇偶校验编码器234的框图，图3是表 示图2中的交错部的操作的图，图4是表示图2中的ECC编码器的操作 的图，以及图5至图7是表示图2中的奇偶校验编码器的操作的图。
如图2所示，ECC编码器235包括交错部102、 ECC编码器104和 去交错部106。交错部102将具有4k字节扇区的数据串1000交错为四个 块IOOI， 1002， 1003和1004，如图3所示。当执行该交错时，以20位 的间隔对该扇区的数据串IOOO进行交错。
ECC编码器104对四个块1001， 1002， 1003和1004中的每一个执 行ECC编码，并且如图4所示，将RS码的奇偶校验lOll， 1012， 1013 和1014添加到各个块1001至1004中。优选的是，对于t符号纠正，ECC 编码器104添加2t+l个符号的RS奇偶校验，以在确定错误位置多项式时， 可以知道与解码失败有关的信息。
换句话说，通过下面的表达式(7)给出其中纠错数为t的Reed Solomon码衍生多项式。
G (x) = (x-a) ' (x-a2)…(x-a2t) (7) 因此，在纠错数1=20的情况下，使用40阶的衍生多项式，如表达 式(8)所示。 [表达式8]
G(x) = (x-a)-(x-a2》.-(x-a40) (8)
而在本实施方式中，为了在错误位置多项式计算中快速判断解码的 成功/失败，增大衍生多项式的阶，从而使用41阶的衍生多项式，如表达 式(9)所示。
G (x) = (x - a) . (x - a2)…(x画a40). (x - a41) (9) 换句话说，生成41个符号的奇偶校验串以进行ECC编码，并且将
该奇偶校验串插入在位串(410个符号)的一个块的前面。
去交错部106对各个块(对该各个块以20位的间隔添加了 RS奇偶
校验，如图4所示)执行去交错处理，并将其转换成一系列数据串(RS
码串)。
例如，如果4k字节的扇区数据串被分为四个块，则一个块是lk字 节。如果纠错数t是55个符号，则添加2t+l个符号(=111个符号)的 RS奇偶校验。
然后，奇偶校验编码器234以80位(=20位><4)的间隔对RS码串 1110进行划分，如图5所示。如图5所示，为各个所划分的块(80位) 确定2位奇偶校验1110、 1111、…、lllm、 llln，将所有的奇偶校验插 入在RS码串之后，并输出该数据。
图6示出了如何确定奇偶校验编码器234的奇偶校验。在图6中， 示出了根据图5中的第一个80位块数据来确定奇偶校验的示例。如图6 所示，将80位块数据"11001..."除以3位"111"时的余数确定为奇偶 校验串。这里，3位"111"表示多项式(x2 + x+l)。
图7示出了由ECC编码器235和奇偶校验编码器234生成的码的结 构。通过ECC编码器235将RS奇偶校验1011、 1012、 1013和1014分 别添加到通过以20位的间隔进行交错而生成的四个块1001、 1002、 1003 和1004中。
此外，对于垂直方向上的20位x4 (4个块)=80位，通过奇偶校验 编码器234计算2位奇偶校验1110-llln，并添加这些奇偶校验。因此， 这里生成的码是基于水平方向上的RS码的纠错码，并且是由多奇偶校验 (2位奇偶校验)检错码构成的拼接型码。
通过这种方式，通过以20位的间隔进行交错而生成四分块 (four-divisionblock),该纠错和检测码构成拼接型码，并且将基于该RS 码的纠错码用于四分块的水平方向，并且将基于多奇偶校验的检错码用 于垂直方向。根据该扇区数据串，在水平方向上在每80位处设置检错码，
从而能够以80位为单位检测错误，并且以四个20位(80位的1/4)交错 为单位设置RS码，从而能够以四个交错为单位进行纠错。
因此，如果ECC解码失败，则可以局部地指定纠正位置，并且可以 提高增益(gain)。这里，考虑编码效率和纠正能力之间的平衡，使用20 位的单位和2位奇偶校验，并且在2位奇偶校验的情况下，以20位为单 位的交错是最佳的。也可以使用其它值，而如果使用4位奇偶校验，则 以30位为单位的交错是最佳的。
解码装置
图8是表示图1中的解码器的基本结构的框图，以及图9是图8的 详细框图。
如图8所示，软输出检测器226输出0或1的硬判断位串和各个位 的似然(软信息)。如稍后所述的，ECC解码器(RS解码器)230接收 该硬判断位串，执行4交错，对各个块执行ECC解码，并且如果解码成 功，则输出解码串。
如稍后所述的，奇偶校验/似然纠正单元227和233基于来自软输出 检测器226的似然，选择并存储其中似然低的位位置，当RS解码器230 的解码失败时根据所存储的似然低的位位置来限定(narrow down)错误 位置，翻转位串的该位置，并将其输入到RS解码器230。当解码失败时， 通过重复该操作来提高纠正能力。
将通过图9对此进行详细描述。ECC解码器230包括RS码/奇偶校 验分离部110、交错部112、数据存储/更新部114、 ECC解码器116以及 去交错部118。
ECC解码器116还包括特征群计算部260、特征群存储部262、特征 群值更新部264以及错误位置多项式生成部266、 chien搜索执行部268 以及错误值计算部270。
特征群值计算部260计算来自检测器226的解码串的特征群，并在 特征群值存储部262中存储所计算的特征群值。错误位置多项式生成部 266基于所生成的特征群多项式，计算错误位置多项式，并判断该结果是 否超过纠正能力。
特征群值更新部264通过奇偶校验/似然纠正单元233，计算更新位 串的更新部分的特征群值，并更新存储在特征群值存储单元262中的特 征群值。
如果判断通过该错误位置多项式生成部266进行的解码未失败，则 chien搜索执行部268通过chien搜索来确定错误位置。如果判断在chien 搜索中解码未失败，也就是说，如果在chien搜索中指定了错误位置，则 错误值计算部270计算错误值。
通过这种方式，存储先前的特征群值，并且如果解码失败，则计算 由奇偶校验/似然纠正单元233进行了纠正的解码串的纠正部分的特征群 值，并且更新先前的特征群值。因此，对于经纠正的位串，不是必须从 零开始(scratch)计算特征群值，因此可以减小计算量。
此外，如稍后所述的，在计算错误位置多项式时的阶段中可以判断 解码的失败，因此如果解码失败，则可以开始下一位串的解码，因此可 以减小计算量。
奇偶校验/似然纠正单元包括第一奇偶校验/似然纠正单元227和第 二奇偶校验/似然纠正单元233。第一奇偶校验/似然纠正单元227从检测 器226接收各个位的似然(如稍后所述)，并且对于4交错的各个块，提 取似然低的位位置。
第二奇偶校验/似然纠正单元233包括奇偶校验计算部120、奇偶校 验值检査部122、错误候选表存储单元124以及错误翻转部126，如稍后 所述的。
第一奇偶校验/似然纠正单元
图10是表示第一奇偶校验/似然纠正单元227的框图，图11是表示 分离图10中的RS码部分的似然和奇偶校验部分的似然的操作图，图12 是表示图10中的候选选择部的操作的图，图13是表示图10中的奇偶校 验排序部的操作的图，以及图14是表示图10中的错误候选表的表。
如图10所示，第一奇偶校验/似然纠正单元227包括分离部130， 用于将似然分为块部分的似然和奇偶校验部分的似然；栈表132，用于存 储经分离的似然;候选提取部134，用于提取块部分中的似然低的位位置;
以及奇偶校验排序部136，用于按照较低似然的顺序对奇偶校验部分的似 然进行排序。
分离部130将位似然串分为20位块的似然和2位奇偶校验的似然， 以表示由图9中的检测器(NPSOVA)确定的各个位的似然，如图11所 示，并将它们保存在桟表132中。当在垂直方向和水平方向上划分RS码 串时，在该分离之后生成的各个块对应于一个组成部分(20位)，如图 ll所示。
候选选择部134基于各个20位块的似然，提取似然低的位位置。如 图12所示，在桟表132中的对应位位置中存储了 20位块的似然值。当 似然的绝对值变高时，这意味着该位没有错误的概率高，而较低的似然 表示相应位错误的概率较高。为了提取错误概率高的位，仅对似然低的 位进行处理。
候选选择部134提取似然的绝对值最小的位位置以及似然的绝对值 第二小的位位置。图12示出了其中基于栈表132的20位的似然值提取 了似然的绝对值最小(为(0.3))的位位置"8"、似然的绝对值第二小(0.6) 的位位置"2"和"3"、及其绝对值"0.3"和"0.6"的状态。
奇偶校验排序部136基于桟表132中的2位奇偶校验的似然值，皮 照似然的较小绝对值的顺序对这些位位置进行排列，并生成如图13所示 的列表。
图14示出了图10中的错误候选表124，其中根据图11的垂直方向 存储了由选择部134和排序部136生成的列表。图14所示的表124是在 20x4=80位块中的错误概率高的位位置的表。在错误候选表124中，在各 个80位块中生成错误概率高的位位置的表，并且将结果输出到第二奇偶 校验/似然纠正单元233。
似然的绝对值相同的连续位串被存储在同一行中，如图14所示，并 且该位串变为一个错误候选。
使用错误候选存储单元124的这种较高错误候选，如下所述的ECC 解码器230可以有效地纠正错误。
ECC解码器
图15是表示图9中的ECC解码器的分离操作的图，图16是表示图 9中的交错操作的图，图17是表示解码成功时图9中的去交错操作的图， 以及图18是表示解码失败时图9中的去交错操作的图。
下面将参照图15至图18描述图9中的ECC解码器230的操作。如 图9所示，当检测器(NPSOVA) 226的似然值被硬判断为值"0"或"1" 时，该结果被输入(substitute)到ECC解码器230中。
在ECC解码器230中，分离部110将该硬判断位串分为RS码部分 1100和2位奇偶校验部分llll至llln，如图15所示。将所有分离出的 2位奇偶校验1111至111n输出到第二奇偶校验/似然纠正单元233的奇偶 校验值检查部122。
然后，交错部112以20位的间隔将所分离的RS码部分1100交错为 四个RS块lOOl， 1011-1004和1014，如图16所示。换句话说，执行图 4中的编码的去交错的逆处理。
将分离之后的各个RS块存储在数据存储/更新部114中，然后由ECC 解码器116进行解码。如果作为解码的结果，所有RS块的解码都成功， 则去交错部118从各个RS块去除RS奇偶校验1011至1014，如图17所 示，然后以20位的间隔执行去交错处理，输出扇区数据1000，并结束该 处理。
如果作为解码的结果，在多个RS块中解码失败，则ECC解码器230 将其中解码失败的所有RS块的RS块编号输出到第二奇偶校验/似然纠正 单元233。去交错部118以20位的间隔执行去交错处理，而不从各个RS 块1001至1014去除RS奇偶校验1011至1014，如图18所示，并将结 果(其为原始RS码部分llOO)输出到第二奇偶校验/似然纠正单元233。
现在将描述ECC解码器116。特征群计算部260根据表达式(3)计 算数据串的特征群多项式(多项式sl， s2…的系数)，并将所计算的特征 群多项式输出到错误位置多项式计算部266。此时，计算(2t+l)数量的 特征群系数si (i=l， 2， ...， 2t， 2t+l)的值。同时，特征群计算部260 将所计算的特征群多项式存储到特征群值存储部262，以在这些候选的第 二次或之后的解码处理中使用它。
错误位置多项式计算部266通过BerlekampMassey (BM)方法来计 算特征群多项式。在Berlekamp Massey方法中，从该多项式的初始值开 始该多项式的更新，并重复与衍生多项式的阶相同的次数，以计算错误 位置多项式。为了确定第i多项式Ci (x)，需要第i特征群si的值。
错误位置多项式计算部266生成第2t多项式C2t (x)和第(2t+l) 多项式C2t+1 (x)。然后，错误位置多项式计算部266比较第2t多项式 C2t (x)和第(2t+l)多项式C2t+l (x)的系数，并判断这两个多项式是 否匹配。
根据Berlekamp Massey方法，如果数据串中所包括的错误的数量是 k (kSt)，则在第(2k+l)或之后的重复中，不更新该多项式，并且C2k (x)和之后的多项式都变得相同。因此，如果C2t (x)和C2t+l (x)匹 配，则错误的数量最多为t，并且这些错误在纠错能力的范围内。另一方 面，如果C2t (x)和C2t+l (x)不匹配，则这意味着这些错误超出纠错 能力。
因此，如果C2t (x)和C2t+l (x)匹配，则这被判断为该候选的纠 正将成功，并且将数据串、特征群多项式、错误位置多项式和判断结果 输出到chien搜索执行部268。如果C2t (x)和C2t+1 (x)不同，则这被 判断为该候选的纠正失败，并且为当前正被解码的RS块设置解码失败标 记，并且输出第二奇偶校验/似然纠正单元233的该块编号。
通过这种方式，通过将一个符号的额外奇偶校验添加到该数据串， 来计算Berlekamp Massey方法的再一个多项式，可以在解码的中途检测 到该数据串的纠正失败。可以使用添加多个符号的额外奇偶校验的格式。
如果判断解码没有失败，则通过chien搜索来确定错误位置。换句话 说，chien搜索执行部268使用错误位置多项式C (x)来执行chien搜索， 并计算数据串上的所有位置j的C (aj) (j-O， 1， 2， 3， 4，…，n)的值。 C (ctj) -O的位置j是错误位置。
chien搜索执行部268还使用特征群多项式和C (aj)的值来判断该 纠正的成功/失败，如果判断纠正将成功，则chien搜索执行部268将所 接收的数据串、特征群多项式和错误位置多项式输出到错误值计算部
270。如果判断纠正将失败，则为当前正被解码的RS块设置解码失败标
记，并且输出第二奇偶校验/似然纠正单元233的这个块编号。
如果在chien搜索中指定了错误位置，则计算错误值。换句话说，错 误值计算部270通过使用特征群多项式和错误位置多项式的预定算法， 将数据串的错误位置处的不正确值纠正为正确值。然后，错误值计算部 270将纠正后的数据串输出到去交错部118。
换句话说，如果解码成功，则从ECC解码器230输出经纠错的数据 串。如果纠正失败并且需要第二次或之后的解码，则使用存储在特征群 值存储部262中的信息来执行解码处理。
然后，如下所述，通过由第二奇偶校验/似然纠正单元232翻转错误 位置来更新并存储数据更新/存储部114的数据。对于该经更新的RS块， 特征群值更新部264计算与数据更新位置相对应的特征群，更新存储在 存储部262中的特征群值，并将经更新的特征群多项式输出到错误位置 多项式计算部266。
此后，如上所述，错误位置多项式计算部266生成错误位置多项式， 并且如果判断解码失败，则为该当前RS块设置解码失败标记；并且将该 信息输出到第二奇偶校验/似然纠正单元232。如果判断解码没有失败， 则chien搜索执行部268确定错误位置。如果判断在chien搜索中解码失 败，则为当前RS块设置解码失败标记，并且将该信息输出到第二奇偶校 验/似然纠正单元232。如果在chien搜索中指定了错误位置，则计算错误 值。
如上所述，不必对经翻转的位串从零开始计算特征群值，因此可以 减小计算量。此外，在计算错误位置多项式的阶段中可以判断解码中的 失败，因此如果解码失败，则可以执行下一处理，从而可以减小计算量。 因此，与常规ECC解码器相比较，ECC解码器116可以减小计算量并且 可以更快地执行解码。
第二奇偶校验/似然纠正单元
图19是表示第二奇偶校验/似然纠正单元的错误翻转部126的框图， 图20是表示通过图9中的奇偶校验检查进行的错误位置指定操作的图，
图21是表示图19中的奇偶校验错误值的图，图22是表示图19中的奇 偶校验块的位置编号的定义的图，图23示出了错误产生位置对应表，以 及图24是表示图19中的位翻转操作的图。
在其中解码失败的RS块的RS块编号和执行去交错处理的RS码部 分IIOO (参见图18)都被输入到第二奇偶校验/似然纠正单元233之后， 以与图2中的第二奇偶校验编码器相同的方法确定奇偶校验。
换句话说，图9中的奇偶校验计算部120以n个80位的间隔对RS 码部分1100进行划分，如图5所示，并为各个所划分的块重新计算2位 的奇偶校验，如图5和图6所示。
奇偶校验值检查部122执行奇偶校验值检查，确定从分离部110接 收的由奇偶校验编码器生成的奇偶校验值与重新计算的奇偶校验值是否 匹配。图20示出了该奇偶校验检查的状态。在图20中的示例中，第一 奇偶校验块串中的奇偶校验值具有不同的值。
在奇偶校验检查中值匹配的奇偶校验块串被判断为无错误，并且值 不匹配的奇偶校验块串被判断为错误。在这种情况下，第一奇偶校验块 串被判断为错误。
如图19所示，图9中的错误翻转部126包括内部块错误指定部 140，用于基于奇偶校验检查结果和解码失败块编号来限定块内的错误位 置；奇偶校验错误计算部142，用于计算奇偶校验错误值；错误开始位置 表144，用于存储图23中所示的错误开始位置；以及位翻转部146，用 于通过奇偶校验错误值参照表144，来指定错误位置，并反转错误位置处 的位值。
作为图20中所示的示例，在RS块串中，第二RS块1002的解码失 败，而其它RS块1001、 1003和1004的解码成功。内部块错误指定部 140判断解码成功的RS块没有错误，并判断在解码失败的RS块1002中 存在错误。在该示例的情况下，判断在第二 RS块1002中存在错误。
因此，内部块错误指定部140确定在第一奇偶校验块串和第二 RS 块1002中存在错误。换句话说，确定图20中所示的灰色区域具有错误。 通过这种方式，可以将具有错误的区域限定为其奇偶校验值不匹配的奇
偶校验块串的公共部分，以及具有解码失败的RS块串的公共部分。
在图20中，确定灰色区域中的20位块具有错误，并且进一步限定 该错误位置。为此，关注奇偶校验值。如图21所示，奇偶校验错误计算 部142添加由奇偶校验编码器生成的奇偶校验值和重新计算的奇偶校验 值，并将结果视为奇偶校验错误值。
当如图22所示定义奇偶校验块的位置编号时，生成用于使用该奇偶 校验错误值(表)来限定错误产生位置的关系，如图23所示。换句话说， 根据图6中描述的奇偶校验生成规则，将80位数据串除以3位"111"， 并且将余数2位视为奇偶校验。在2位奇偶校验的情况下，奇偶校验不 匹配的奇偶校验错误值为三个"01"、 "10"和"11"。
在这三种情况下，针对1位错误和2位错误确定错误开始位置，获 得3的倍数的不同开始位置，如图23所示。因此，可以基于奇偶校验错 误值来限定错误产生位置。在该示例的情况下，奇偶校验错误值是"10"， 如图21所示，因此如果产生了 1位错误，则错误位于图22中的位置编 号0、 3、 6...之一处，而不会在任何其它位置，如图23所示。
如果产生了2位错误，则错误位于图22中的位置编号1、 2、 4、 5、 7、 8...之一处，而不会在任何其它位置。在这种基于奇偶校验错误值来 限定错误位置的情况下，可以限定除了 3位错误的倍数以外的所有错误。 位翻转部146通过奇偶校验错误值来参照图23中的错误开始位置 表，并确定1位错误开始位置和2位错误开始位置。然后，位翻转部146 基于错误候选表124和通过奇偶校验错误值确定的错误开始位置来指定 错误位置，并翻转该错误位置处的位。
例如，假定奇偶校验块串的错误候选表124的内容如图14所示。为 了对应图14和图22的位置信息，对于20位块编号i (i=l， 2， 3， 4,)， 图14中的位置j对应于图22中的位置20 (i-l) +j。
在图20中的示例的情况下，在灰色区域以外的区域中不存在错误， 因此，不必使用20位块编号1、 3和4。在图14中的错误候选表124中， 20位块2的第二位置产生1位错误的概率最高，20位块2的第二位置是 图22中的第22位置。
但是，图23表示如果奇偶校验错误值是"10"，则在第22位置处没
有产生1位错误。因此，位翻转部146判断错误候选表124中表示的候 选是不正确的，并判断在第25和26位置处发生的2位错误，第25和26 位置具有发生错误的第二高的概率(图14中的似然为0.5的位置5和6)。
图23还表示如果奇偶校验错误值是"10"，则在第25和26位置处 可能产生了2位错误。因此，位翻转部146判断第25和26位置处产生 了2位错误，并翻转(反转)第25和26位的值，如图24所示。
对存在错误的其他奇偶校验块串执行相同的处理，在存储单元114 中更新其错误被翻转的第二 RS块上的数据，并且在ECC解码器116中 纠正该错误。在第二和之后的纠错的情况下，仅纠正在第一次解码失败 的RS块，而不必纠正所有的RS块。
在图14中的错误候选表124中，可以表示在该奇偶校验位中错误概 率最高(似然最低)。在这种情况下，位翻转部146翻转表124中表示的 奇偶校验值的位，并判断经翻转的奇偶校验值是否变为与重新计算的奇 偶校验值相同。如果相同，则位翻转部146判断该奇偶校验的位具有错 误，并翻转该奇偶校验的位。在这种情况下，不执行RS块的纠正。
在多个RS块中解码可能失败。在这种情况下，对于与RS块的解码 失败的块相对应的所有20位块，从图14中的错误候选表124提取其错 误概率最高的候选和其错误概率第二高的候选。然后将这些候选与图23 中的开始位置进行比较，并选择要翻转的候选。如果第一和第二候选与 图23中的开始位置不匹配，则判断没有候选，并且结束该处理，而不执 行翻转操作。
由于可以通过这种方式限定错误位置，所以可以确定本发明的ECC 的性能超过l交错ECC的性能。
此外，通过与图9中的ECC解码器116进行组合，可以提高纠正能 力的判断速度和用于ECC解码器的解码目标数据串的特征群的生成速 度，并且可以实现具有较少计算量的解码。
其它编码器
图2中的上述奇偶校验编码器234以80位(-20位x4)的间隔对
RS码串1100进行划分，如图5所示，针对各个所划分的块(80位)确 定2位奇偶校验1110、 1111、 ...、 lllm、 llln，并且在输出RS码串和 该数据之后，插入所有的奇偶校验。
然后，以20位的间隔通过交错生成4分块，如图7所示，纠错和检 测码构成链接型码，基于RS码的纠错码被用于这些4分块的水平方向， 而基于多奇偶校验的检错码被用于垂直方向。
但是，对于垂直方向，也可以使用其他划分方法。图25是表示本发 明的另一奇偶校验添加方法的图，以及图26是表示使用图25中的添加 方法通过奇偶校验编码器234生成的码的结构的图。
如图25所示，以任意的间隔(例如，30位)，对RS码串1100进行 划分，并添加奇偶校验1110、 1111、...。在图5中，在4分单元中，以 80位的间隔添加奇偶校验，但是这不限于80位(mxn位)，并且可以按
照其它数量的位的间隔来添加奇偶校验。
在图25的情况下，由奇偶校验编码器234生成的码包括两个RS码 串1001和1002，其间插入有奇偶校验，如图26所示。在两个RS码串 1002和1003之间，以20位的间隔插入奇偶校验。
图27是表示另一奇偶校验添加方法的图，以及图28是表示使用图 27中的添加方法通过奇偶校验编码器234生成的码的结构的图。
如图27所示，以20位的间隔对RS码串IIOO执行交错，以生成两 个块A和B。以40位的间隔划分各个块A和B，并且对于这些块，以 40位的间隔生成奇偶校验1110、 1111、...。在这种情况下，由奇偶校验 编码器234生成的码具有添加了奇偶校验1110的分离RS块1001和1013， 如图28所示。
通过这种方式，可以通过交错，以20位的间隔在分离的块之间生成 奇偶校验。
在图6中，当奇偶校验编码器234确定奇偶校验时，将80位块数据 "11001..."除以3位"111"时的余数确定为奇偶校验串。这里，该三 位"111"表示多项式(x2+x+l)。
在本实施方式中，将描述可以更快地计算奇偶校验的另一奇偶校验
生成器234。图29是表示高速奇偶校验计算的图，以及图30是表示用于 实现图29的奇偶校验生成器234的结构的图。
如图29所示，在奇偶校验多项式x^+x+l的情况下，以3位为单位 将图6中描述的80位块的数据串分为上段、中间段和下段。并且对上段、 中间段和下段的分配位值，分别执行XOR运算。在图29中，在上段、 中间段和下段中，XOR运算的结果分别是"0"、 "1"和"0"。
然后，分别根据异或操作的结果选择2位值。如果上段的结果是"O"， 则选择2位值"00"，如果结果是"l"，则选择2位值"10"。在图29中 的示例的情况下，上段的结果是"0"，因此选择"00"。
如果中间段的结果是"0"，则选择2位值"00"，如果结果是"1"， 则选择2位值"11"。在图29中的示例的情况下，中间段的结果是"l"， 因此选择"11"。如果下段的结果是"0"，则选择2位值"00"，如果结 果是"1"，则选择2位值"01"。在图29中的示例的情况下，下段的结 果是"0"，因此选择"00"。
对于各个所选择的2位值，对每一位执行XOR运算。在图29中的 示例的情况下，00+ 11 + 00 = 11。 XOR运算的该结果是要确定的奇偶校 验值。
换句话说，在图6中的表达式中，将一个80位数据块分成多个块， 计算各个所划分的块的XOR，并对计算结果确定XOR，于是获得与图6 的表达式相同的结果。在图6的方法中，由于根据80位块数据确定奇偶 校验，因此需要大约240次的XOR运算，但是在根据本实施方式的奇偶 校验编码方法的情况下，仅需要82次的XOR运算，从而可以将计算量 减少到大约1/3。
为了根据80位块数据确定奇偶校验，根据本实施方式的奇偶校验编 码方法可以从80位块数据的两端开始计算，或者可以在将该80位块数 据分成多个块之后的划分数据的两端开始计算，因此本方法对于并行处 理是有效的。另一方面，图6中的方法在从数据的两端开始计算方面具 有困难，因此不适合并行处理。
图30是表示根据本发明的另一奇偶校验添加单元234的框图。如图
30所示，交错电路234-1以3位为单位将80位块数据分为上段、中间段 和下段。XOR计算单元234-2， 234-3和234-4分别对上段、中间段和下 段中的分配位值执行XOR运算。
2位转换部234-5， 234-6和234-7分别基于XOR计算单元234-2， 234-3和234-4的结果，选择图29中描述的2位值。XOR电路234-8对 各个转换结果执行XOR运算，以生成奇偶校验。
其它解码器
现在将描述本发明的其它解码器。图31是表示奇偶校验错误和解码 失败块的关系的图，以描述本发明的另一解码方法，以及图32示出了图 31的情况下的错误表。
如图8所示，在输入了解码失败的所有RS块编号和执行了去交错处 理的RS码部分之后，奇偶校验/似然纠正单元227或233以与奇偶校验 编码器相同的方式确定奇偶校验。换句话说，如图7所示，以80位的间 隔分离RS码部分，并且如图20所示，对于各个所分离的块确定2位奇 偶校验。
在重新计算奇偶校验之后，执行奇偶校验值检査，以检查由奇偶校 验编码器(或高速奇偶校验编码器)生成的奇偶校验值和该重新计算的 奇偶校验值是否匹配。图31示出了奇偶校验检查之后的解码结果。
图31中的示例与图20和图22中的示例之间的差异在于在所有RS 块中解码失败。此外，在图31中，第一奇偶校验块串中的奇偶校验值不 同。在奇偶校验检查中，其值匹配的奇偶校验块串被判断为无错误，而 其值不匹配的奇偶校验块串被判断为错误。
因此，在图31中，判断第一奇偶校验块串具有错误。解码成功的 RS块被判断为无错误，而解码失败的RS块被判断为错误，因此在本示 例中，判断所有RS块具有错误。在图31中，灰色区域具有错误。
根据图32中的错误候选表124，与图14不同，在RS块的所有错误 位置候选中，错误的概率非常高。换句话说，似然低。在这种情况下， 如现有技术的情况一样，即使错误候选被限定为一个，也可能产生纠正 错误。
图33和图34是表示根据本发明的另一解码方法的图。在这种情况 下，如图33所示，对整个奇偶校验块串设置擦除标记(图33中的E)。 或者如图34所示，对奇偶校验块串的一部分设置擦除标记(图34中的E)。
然后，使用RS (ECC)解码器执行纠正(将此视为擦除处理)。结 果，该方法可以提高纠错性能。
图35是表示根据本发明的另一实施方式的解码器的图，以及图36 是表示根据本发明的另一实施方式的解码器的框图。在图36中，用相同 的标号表示与图9中相同的组成单元。
参照图9说明的常规ECC解码器116除了正常的纠正之外，还可以 执行擦除纠正，该ECC解码器116不具有特征群值存储部262和特征群 值更新部264。
在本实施方式中，使用常规ECC解码器116来执行纠正。为了执行 擦除纠正，除了RS块之外，还必须将擦除位置信息输入到ECC解码器 116,如图36所示。
图36中的擦除位置检测部128确定擦除位置信息。将参照图35对 此进行描述。如果奇偶校验值检査部122的结果为不匹配，则错误候选 表124中的错误块的候选的似然较低，擦除位置检测部128检测擦除位 置并输出该擦除位置。
在图35中，假定RS块包括800个符号(1 k字节的位)的块和40 个符号的RS奇偶校验，以与上述编码相匹配。这里，如果从RS块的右 侧开始将符号编号分配为0、 1、 ...839，并且擦除位置检测部128在第838 和839位置处设置擦除标志，则将擦除位置的符号编号(838、 839)输 入到ECC解码器116。各个第838和839符号的数据值被都设置为"0"。
现在将描述ECC解码器116。根据上述表达式(3)，特征群计算部 260计算该数据串的特征群多项式(多项式sl、 s2、...的系数)，并将所 计算的特征群多项式输出到错误位置多项式计算部266。此时，计算2t (=40)个特征群系数si (i=l、 2、 ...20的值。
擦除多项式计算部272使用所输入的擦除位置的符号编号(838、 839)计算表达式(10)中的以下擦除多项式。<formula>formula see original document page 32</formula>然后，错误位置多项式计算部266通过BerlekampMassey (BM)方 法，使用以上确定的特征群多项式和擦除多项式，计算错误位置多项式。 通过使用擦除多项式的BM的计算方法是已知的，在Stephen B. Wicker 所著的并由Prentice Hall出版的Error Control Systems for Digital Communication and Storage中描述了该方法。
然后，使用所确定的错误位置多项式，chien搜索执行部268确定错 误位置。换句话说，chien搜索执行部268使用错误位置多项式C (x)执 行chien搜索，并对数据串上的所有位置j计算C (aj) (j=0， 1， 2， 3， 4， ...n)。该错误位置是数据串C (aj)岣的位置j。
然后，chien搜索执行部268使用特征群多项式和C (aj)值，判断 纠正是否成功，如果纠正被判断为成功，则chien搜索执行部268将所接 收的数据串、特征群多项式、擦除多项式和错误位置多项式输出到错误 值计算部270。
如果纠正被判断为失败，则在当前解码的RS块中设置解码失败标 志，并输出该块编号。如果在该chien搜索中指定了错误位置，则计算错 误值。换句话说，错误值计算部270基于预定的算法使用特征群多项式、 擦除多项式和错误位置多项式，将数据串的错误位置处的错误值纠正为 正确值。
如果不执行擦除纠正时的纠错能力t是20个符号，则在执行擦除纠 正时的纠错能力t'和擦除数量h之间建立下列关系。 2t' + h = 2t = 40
在上述示例的情况下，擦除数量是2，因此通过上述表达式确定 t'=19。这意味着在上述示例的情况下，可以纠正2个擦除和19个错误。 如果在2个擦除位置中的每一个处存在错误，则这意味着可以纠正总共 21个符号错误，并且在不执行擦除纠正的情况下，可以纠正超过纠错能 力的错误。
其它实施方式
在上述实施方式中，使用Reed Solomon码描述了 ECC码，但是可
以使用诸如BCH (Bose Chaudhari Hocquengham)码的其它码。使用4 交错描述了交错，但是本发明可以应用于两或更多交错的结构，并且交 错不限于20位的单位。在上述实施方式中奇偶校验是2位，但是本发明 也可以应用于1位或3或更多位的单位。ECC解码器不限于图9中的结 构，而是可以使用其它结构。使用磁盘装置的记录/再现装置的示例描述 了本发明，但是本发明也可以应用于其它介质存储设备，例如光盘装置 和通信装置。
使用多个实施方式描述了本发明，但是在本发明的精神的范围内， 可以通过各种方式来修改本发明，并且这些变化形式不应该排除在本发 明的范围之外。
在每m (rn^2)位处将数据串交错为多个块，添加纠错码的奇偶校 验，并生成在每mxn位处添加了奇偶校验位的拼接型编码数据，因此即 使[数据串]被交错为多个块并生成了纠错码的奇偶校验，也可以防止电路 规模的增大。此外，由于基于软输出解码器的似然和奇偶校验检査结果， 来纠正ECC解码数据串，所以可以防止纠正性能的降低。因此可以提高 用于Windows VISTA⑧的长扇区型记录/再现装置的纠正性能，同时防 止其电路规模的增大。
本申请基于2006年10月30日提交的在先日本专利申请No.
2006- 294185和2007年9月10日提交的在先日本专利申请No.
2007- 234267,并要求其优先权，在此通过引用并入其全部内容。
权利要求
1、一种编码器，该编码器包括ECC编码器，用于通过在每m位处将数据串交错为n块数据串，根据各个块的交错数据串生成纠错码的奇偶校验，将各个块的纠错码的奇偶校验添加到所述数据串中，来生成纠错码字，其中m≥2，n≥2；以及奇偶校验编码器，用于为纠错码字的每预定数量的位生成奇偶校验位，并将该奇偶校验位添加到纠错码字中。
2、 根据权利要求l的编码器，其中，所述ECC编码器在每m位处 对各个块的数据串进行去交错，以恢复为所述数据串。
3、 根据权利要求2的编码器，其中，所述ECC编码器包括 交错部，用于在每m位处将所述数据串交错为n块数据串，其中m22 ，必；ECC编码部，用于根据各个块的交错数据串生成纠错码的奇偶校验；以及去交错部，用于在每m位处对各个块的数据串进行去交错，以恢复 为所述数据串，并将所述纠错码的奇偶校验添加到所恢复的数据串中。
4、 根据权利要求1的编码器，其中，所述ECC编码器生成Reed Solomon码作为所述纠错码。
5、 根据权利要求l的编码器，其中，所述奇偶校验编码器通过多项 式的除法的余数来生成所述奇偶校验。
6、 一种用于对编码数据串进行解码的解码器，在所述编码数据串中， 在每m位处将所述数据串交错为n块数据串时根据各个块的数据串生成 的纠错码的奇偶校验、以及为纠错码字的每预定数量的位生成的奇偶校 验位被添加到纠错码字中，其中rn^2， n22，该解码器包括软输出解码器，用于将所接收的编码数据串解码为码位串，并输出 各个位的似然；以及ECC解码电路，用于重复进行以下操作使用所述软输出解码器的 码位串的纠错码进行纠错解码，以及根据使用所述奇偶校验位的错误检 测、基于所述似然进行码位串的纠正解码。
7、 根据权利要求6的解码器，其中，所述ECC解码电路包括 ECC解码器，用于使用所述软输出解码器的码位串的纠错码来执行纠错；以及奇偶校验/似然纠正单元，用于根据所述ECC解码器的解码失败，使 用所述奇偶校验位来执行错误检测，以及根据所述错误检测的结果，基 于所述似然，来纠正被输入到所述ECC解码器的码位串。
8、 根据权利要求7的解码器，该解码器还包括分离部，用于从所述软输出解码器的码位串中分离所述奇偶校验位， 并将所述码位串输出到所述奇偶校验/似然纠正单元；交错部，用于在每m位处将分离了所述奇偶校验位之后的所述码位 串交错为n块数据串，其中rr^2，论2;以及数据存储部，用于存储各个块的交错数据串，其中，所述ECC解码器使用所述纠错码执行所述数据存储部的各个 块的数据串的纠错，并且所述奇偶校验/似然纠正单元纠正所述数据存储 单元的数据串。
9、 根据权利要求8的解码器，其中，当解码失败时，所述奇偶校验 /似然纠正单元从所述ECC解码器接收其中解码失败的块的标识符，并使 用针对通过其中解码失败的块的奇偶校验位而检测到错误的m位数据的 似然来执行纠正。
10、 根据权利要求9的解码器，其中，所述奇偶校验/似然纠正单元 针对所述ECC解码器的纠错码字的每mxn位计算奇偶校验位，并通过比 较每mxri位的所计算的奇偶校验位和对应的所分离的奇偶校验位来指定 检测到错误的m位数据。
11、 根据权利要求10的解码器，其中，所述奇偶校验/似然纠正单 元根据错误检测之后的所计算的奇偶校验位和所分离的奇偶校验位的加 法结果，来计算奇偶校验错误值，并通过比较这些奇偶校验位来指定所 述m位数据中的错误产生位置。
12、 根据权利要求10的解码器，其中，所述奇偶校验/似然纠正单 元基于检测到错误的m位中的各个位的似然来指定错误候选位。
13、 根据权利要求9的解码器，其中，所述奇偶校验/似然纠正单元 基于所述m位当中的各个位的似然，以m位为单位提取其似然相对较低 的位位置作为纠正候选。
14、 根据权利要求11的解码器，其中，所述奇偶校验/似然纠正单 元还包括根据所述奇偶校验位的衍生多项式、与奇偶校验错误值相对应 的错误候选位置的表，并且其中，所述奇偶校验/似然纠正单元通过所述奇偶校验错误值来 参照所述表，并基于参照结果和所述似然来指定所述m位数据的错误产 生位置。
15、 根据权利要求8的解码器，其中，所述奇偶校验/似然纠正单元 翻转所述m位数据的错误产生位置处的数据，并更新所述数据存储单元 的数据串。
16、 根据权利要求7的解码器，其中，所述编码数据串的纠错码是 Reed Solomon码。
17、 一种编码/解码装置，该编码/解码装置包括编码器，该编码器包括ECC编码器，用于通过在每m位处将数据串交错为n块数据串， 根据各个块的交错数据串来生成纠错码的奇偶校验，并将各个块的纠 错码的奇偶校验添加到所述数据串中，来生成纠错码字，其中n^2， 论2;以及奇偶校验编码器，用于为纠错码字的每预定数量的位生成奇偶校 验位，并将该奇偶校验位添加到纠错码字中，以及 解码器，该解码器包括软输出解码器，用于将所接收的编码数据串解码为码位串，并输 出各个位的似然；以及 ECC解码电路，用于重复进行以下操作使用所述软输出解码器的 码位串的纠错码进行纠错解码，以及根据使用所述奇偶校验位的错误检 观IJ、基于所述似然进行码位串的纠正解码。
18、 根据权利要求17的编码/解码装置，其中，所述纠错码是Reed Solomon码。
19、 一种记录/再现装置，该记录/再现装置包括读写头，用于将数据写入到存储介质中和从存储介质读取数据；ECC编码器，用于在每m位处将要被写入到所述存储介质中的数据 串交错为n块数据串，根据各个块的交错数据串生成纠错码的奇偶校验， 将各个块的纠错码的奇偶校验添加到所述数据串中；奇偶校验编码器，用于对纠错码字的每预定数量的位生成奇偶校验 位，将该奇偶校验位添加到纠错码字中，并将结果输出给所述读写头；软输出解码器，用于将从所述读写头读取的编码数据串解码为码位 串，并输出各个位的似然；以及ECC解码电路，用于重复进行以下操作使用所述软输出解码器的 码位串的纠错码的的奇偶校验进行纠错解码，以及根据使用所述奇偶校 验位的错误检测、基于似然进行码位串的纠正解码。
20、 根据权利要求19的记录/再现装置，其中，所述纠错码是Reed Solomon石马<=
全文摘要
本发明涉及编码装置、解码装置、编码/解码装置及记录/再现装置。编码/解码器装置通过ECC码和奇偶校验码的拼接码来纠正错误，以防止电路规模的增大和提高纠错性能。该装置具有编码器，用于通过在每m(m≥2)位处将数据串交错为多个块，添加纠错码的奇偶校验并对每预定数量的位添加奇偶校验位，来生成拼接型编码数据，以防止电路规模的增大，即使该数据串被交错为多个块并且生成纠错码的奇偶校验也是如此。此外，还提供了ECC解码电路，用于使用软输出解码器的似然和奇偶校验检查结果来纠正ECC解码数据串，因此也可以防止纠正性能的降低。
文档编号H03M13/29GK101174839SQ200710184930
公开日2008年5月7日 申请日期2007年10月30日 优先权日2006年10月30日
发明者伊东利雄 申请人:富士通株式会社