专利名称：电压控制振荡电路的制作方法
技术领域：
本发明涉及一种电压控制振荡器，特别是一种应用于电流模式锁存型的 电压控制振荡器。
背景技术：
一般传统的电流模式(current mode logic, CML)锁存(latch)型的电压 控制振荡器(voltage controlled oscillator, VCO),其输出频率曲线在一定的调 制范围内可以维持一阶(first-order)的特性。因此，具有线性度高的优点， 且如果应用于锁相回3各(phase locked loop, PLL)中，振荡器的相位噪声 (phase noise)也相当小。
传统的电流模式锁存型的电压控制振荡器(CML-latch type VCO),实现 方法如「图1A」所示。电压控制振荡器A1包含放大电路AIO 、交叉耦 接锁存电路(cross-coupled latch) A20、负载电阻A30 、及电流调制电路A40。 且电压控制振荡器Al的电压输出处(V。ut)连接负载电容(C,。ad)。因此，上述 的电压控制振荡器Al (VCOcell)的等效电路，可以看成是负载电阻A30和 交叉耦接锁存电路A20所形成的电阻(-l/gm)并联，再与输出的负载电容形 成的一个RC回路。其中，放大电路A10作为电压控制电流源以提供电流 予RC回路，用以维持电压控制振荡器的振荡能量。而藉由调整电流调制 电路A40中的第一控制电压Vd与第二控制电压VC2，可以控制流过放大电 路A10与交叉耦接锁存电路A20的电流比例。
电流模式锁存型的电压控制振荡器，其工作电压及偏压点(biasing point) 须保证所有的MOS晶体管皆操作于饱和区(saturation region)。以「图1A J
作说明，于电源电压(Vdd)到接地电压(VGN)之间其中某一条回路为例，共串
联负载电阻A30、放大电路A10中的一颗MOS晶体管、电流调制电路A40 中的一颗MOS晶体管，及电流调制电路A40中的电流源(电流源于实现上 通常为MOS电流镜所镜像的电流，因此电流源也可当作是MOS晶体管)。 如此，总共串联3颗MOS晶体管与一负载电阻A30。因此，整体来说，为
5了使得电压控制振荡器能够正确揭:作，所需的工作电压至少为Vt + 3*Vdsat +
Vswing;其中，Vt为MOS晶体管的阀值电压(thresholdvoltage) , Vdsat为MOS
晶体管的饱和电压，而V讽ing为负载电阻A30两端的飘移电压。从信号处理
的角度观之，Vswing的输出振幅通常会希望取大一些，以使得电路具有较佳 的抗噪声及抗抖动的能力，但实际上为了确保下一级电路的输入放大器之 MOS晶体管也能够维持在饱和区，则V^,ng的值最大为Vt。如此，整个电压 控制振荡器所需的工作电压至少为2*Vt + 3*Vdsat。这对电源电压日渐缩小的 趋势来说是很严苛的限制，特别是在先进制程里，MOS晶体管的门槛电压 相较于电源电压的比例提高，如此造成电源电压的电压余度(voltage headroom)不足，将使得传统的电流模式锁存型的电压控制振荡器的应用受 到局限。
请参照「图1B」，该图所示为已知电流模式锁存型的电压控制振荡器的 第二例。为了解决上述的电压余度的问题，采用如「图1B」的方式。利用 电流镜(current mirror) A50将^:调制的电流折往电源端，改用PMOS晶体 管A60来控制电压调制量。采用这种做法可将原本第 一例中电压控制振荡器 的操作电压限制由原来的2*Vt+3*Vdsat降低至2*Vt + 2*Vdsat。减少了一个 MOS晶体管的串联所造成的压降(即一个Vdsat)。
然而，采用上述第二例的方式将产生新的问题。由于电流镜A50间的不 匹配会造成误差的累加，进而使得噪声增加。因此，电流镜A50的匹配度 (matching)需要够好，才不致让误差大过欲调制的量。由于制程条件的关系， 不易制造出完全匹配的晶体管，而组成完全匹配的电流镜。所以，第二例所 采用的方式固然降低操作电压的限制，而增加了电压余度，但同时也因为电 流镜不匹配的关系，而增加了噪声。
发明内容
有鉴于此，发明提出一种电压控制振荡器，可应用于低电压操作的电流 模式锁存回路中。本发明提出的电压控制振荡器不仅拥有传统电流模式锁存 型的电压控制振荡器的所有优点，并且仅需较低的电源电压，增加电压余度 (voltage headroom)。加上不需4吏用电流镜，因此可避免电流镜不匹配所产生 的缺点。
本发明提出一种电压控制振荡器包含放大电路、放大电路端电流源、锁存电路、锁存电路端电流源、负载电阻及电流调制电路。放大电路具有第 一节点，放大电路端电流源一端连接第一节点，另一端连接接地电压(VGN)。 锁存电路具有第二节点，锁存电路端电流源一端连接第二节点，另一端连接 接地电压。负载电阻一端电性连接放大电路与锁存电路，另一端电性连接电
源电压(V加)。电流调制电路包含第一 PMOS开关、第二PMOS开关与调制 电路端电流源，其中第一 PMOS开关连接第一节点，第二PMOS开关连接 第二节点，且调制电路端电流源一端连接第一 PMOS开关与第二 PMOS开 关，另一端连接电源电压。
本发明还提出 一 种电压控制振荡器包含放大电路、放大电路端电流源、 锁存电路、锁存电路端电流源、负载电阻及电流调制电路。放大电路具有第 一节点，放大电路端电流源一端连接第一节点，另一端连接电源电压。锁存 电路具有第二节点，锁存电路端电流源一端连接第二节点，另一端连接电源 电压。负载电阻一端电性连接放大电路与锁存电路，另一端电性连接接地电 压。电流调制电路包含第一NMOS开关、第二NMOS开关与调制电路端电 流源，其中第一NMOS开关连接第一节点，第二NMOS开关连接第二节点， 且调制电路端电流源一端连接第一NMOS开关与第二NMOS开关，另一端 连4妾4妻地电压。
本发明还提出一种电压控制振荡器包含放大电路、锁存电路、放大电 路端电流源、锁存电路端电流源及电流调制电路。放大电路其一端耦接于输 出端口，其另一端具有第一节点。锁存电路其一端耦接于输出端口，其另一 端具有第二节点。放大电路端电流源耦接于第一节点，用来提供流经第一节 点的第一电流量。锁存电路端电流源耦接于第二节点，用来提供流经第二节 点的第二电流量。电流调制电路耦接于第一节点及第二节点，用来依据至少 一控制电压，自第一电流量中分流至少一部分的电流量，以决定流经;故大电 路的电流量，以及自第二电流量中分流至少 一部分的电流量，以决定流经锁 存电路的电流量。其中，电压控制振荡电路之振荡频率，对应于流经放大电 路的电流量及流经锁存电路的电流量。
有关本发明的较佳实施例及其功效，现在配合图式说明如后。
图1A:已知电流模式锁存型的电压控制振荡器的第一例。图IB:已知电流模式锁存型的电压控制振荡器的第二例。
图2:本发明电压控制振荡器的第一实施例。
图3:本发明电压控制振荡器的第二实施例。
图4:本发明电压控制振荡器的第三实施例。
图5:本发明电压控制振荡器的第四实施例。
图6:本发明电压控制振荡器的第五实施例。
图7:本发明电压控制振荡器的第六实施例。
主要元件符号说明Al电压控制振荡器
A10放大电路
A20交叉耦接锁存电路
A30负载电阻
A40电流调制电路
A50电流镜
A60PMOS晶体管
10放大电路
12第一节点
20锁存电路
22第二节点
30负载电阻
40电流调制电^各
41第一PMOS开关
42第二PMOS开关
43调制电路端电流源
431:第一分流
432:第二分流
44分流电阻
45第一NMOS开关
46第二NMOS开关
50;改大电^各端电流源
60锁存电路端电流源
具体实施例方式
请参照「图2」，该图所示为本发明电压控制振荡器的第一实施例。本实
施例的电压控制振荡器主要包含放大电路IO、锁存电路20、负载电阻30、 电流调制电路40、放大电路端电流源50、及锁存电路端电流源60。其中放 大电路10 、锁存电路20 、负载电阻30以差动形式(differential configuration )
相互连接。
放大电路10包含第一节点12,锁存电路20包含第二节点22。于本实 施例中，放大电路10为一由二NMOS晶体管所组成的差动放大器，锁存电 路20则为 一由二 NMOS晶体管所组成的交叉耦合对(cross coupled pair )。 负载电阻30由 一对电阻器所组成，其一端电性连接放大电路10与锁存电路 20，另一端电性连接电源电压(Vdd)。电流调制电路40包含第一PMOS开关 41、第二PMOS开关42、与调制电路端电流源43。其中，第一PMOS开关 41连接放大电路IO中的第一节点12,而第二PMOS开关42连接锁存电^各 20中的第二节点22。且调制电路端电流源43 —端连接第一 PMOS开关" 与第二PMOS开关42,另一端连接电源电压(Vdd)。放大电路端电流源50的 一端连接放大电路10中的第一节点12，另一端则连接于接地端(VcN)。锁存 电路端电流源60的一端连接锁存电路20中的第二节点22，另一端则连接于 接地端(Vgn)。
电流调制电路40中的第一PMOS开关41连接到第一控制电压VC1,而 藉由调整第一控制电压Vd可控制调制电路端电流源43流进第一节点12的 电流量I。再加以于本实施例中，放大电路端电流源50自第一节点12汲取 (drain)—固定的电流量14,则流经放大电路10的电流量I6 = I4-IP即可藉 由调整第一控制电压Vd来间接控制。相似地，电流调制电路40中的第二 PMOS开关42连接到第二控制电压VC2,而藉由调整第二控制电压Vc2可控 制调制电路端电流源43流进第二节点22的电流量12,再加以于本实施例中， 锁存电路端电流源60自第二节点22汲取一固定的电流量15,则流经锁存电 路20的电流量17 = 15-12,即可藉由调整第二控制电压Vc2来间接控制。
于本实施例中，调制电路端电流源43的电流量13为一固定值，其一部 分的电流量I,经由第一PMOS开关41流向第一节点12,其剩余部分的电流 量I2则经由第二PM0S开关42流向第二节点22;亦即，I3 = I,+I2。如图中所示，第一控制电压Vd连接第一PMOS开关41的栅极，藉由调整第一控 制电压Vd的大小，即可控制其所流通的电流量，甚至将其断路。同样的， 第二控制电压Vc2连接第二 PMOS开关42的栅极，藉由调整第二控制电压 Vc2的大小，即可控制其所流通的电流量，甚至将其断路。
以r图2」为例，若将第一控制电压Vc,调小，调制电路端电流源43流 进第一节点12的电流量I,就会变大，则流经放大电路10的电流量16就会连 带地变小；相对地，此时若将第二控制电压Vc2相对应地调大，调制电路端 电流源43流进第二节点22的电流量12就会变小，则流经锁存电路20的电 流量17就会连带地变大。反之，若将第一控制电压Vd调大，并将第二控制 电压Vc2调小，则流经放大电路10的电流量16就会变大，而流经锁存电路 20的电流量17则会变小。如此，即可藉由调整第一控制电压Va与第二控制 电压VC2,来控制流经放大电路10的电流量16与流经锁存电路20的电流量 17的比例，而不同的电流量，即对应于不同的偏压点，电压控制振荡器的振 荡频率也会随之改随，达到电压控制振荡频率的效果。
在此须注意的是，为了使得调整振荡频率的过程中输出信号的振幅尽可
能维持在一定的变动范围之内，第一控制电压Vd与第二控制电压Vc2通常
会以差动信号的形式进行控制，亦即第一控制电压Vc,与第二控制电压VC2 以 一特定共模(common mode )电压电平为中心，对称地变动。然而，本领 域技术人员应可理解，本发明并不以此为限。
如上所述，本实施例中所提出的电压控制振荡电路，是于以NMOS晶 体管为主所构成的电路中(包括放大电路10、锁存电路20、放大电路端电 流源50,锁存电路端电流源60等)，利用一以PMOS晶体管为主所构的电 流调制电路40,将电流调制机制向上折往(fold)电源端，亦即连接于电源 电压(Vdd)。在这样的组态下，电流调制电路40会依照第一控制电压Vd与 第二控制电压Vc2的调制大小，以改变自第一节点12与第二节点22分流 (branching)的电流量大小的方式，来改变流经放大电路10及锁存电路20 的电流量，以调整振荡频率；亦即，以自放大电路端电流源50减去部分电 流量Ii、及自锁存电路端电流源60减去部分电流量12的方式，来决定振荡 频率。如此则使得电流调制电路40不需如现有技术一般，需经过额外的电 流镜翻转。因此，排除了电流镜不匹配(mismatch)所产生的缺点。
再者，本实施例所提出的电压控制振荡电路，以电源电压(Vdd)到接地电压(V，)之间的其中某一条回路为例，总共串联负载电阻30、放大电路10中 的一颗MOS晶体管，以及放大电路10中一端所连接的电流源(电流源于实 现上通常为MOS电流镜所镜像的电流，因此电流源也可当作是MOS晶体 管)。如此，总共串联2颗M0S晶体管与一负载电阻30。因此，整体上需消
耗的电压为Vt + 2*Vdsat + Vswing。其中，Vswing如前所述最大为值Vt。如此，
整个电压控制振荡器需消耗的电压为2*Vt + 2*Vdsat。比传统现有技术所消耗
的电压2U3承Vdsat,节省一个Vdsat值。因此，本发明所提出的电压控制振
荡电路，除了排除电流镜不匹配所产生的缺点外，更降低传统上消耗电压过 高的缺点，进而提高整体电路的电压余度。
请参照「图3」为本发明电压控制振荡器的第二实施例。「图3」与「图
2 J的差异处在于r图3」中调制电路端电流源43包含第一分流431与第二 分流432。其中，第一分流431连接第一PMOS开关41,而第二分流连接第 二 PMOS开关42。且第一分流431与第二分流432的电流值为调制电路端 电流源43的电流值的一半。也就是，将原本的单一调制电^^端电流源43， 划分为两个电流分流，因此总电流值与「图2」中一致，并不会多消耗额外 的电流。
于r图3」中还包含一个分流电阻44，且分流电阻44 一端连接于第一 分流431与第一PMOS开关41的连接处，另一端连接于第二分流432与第 二PMOS42开关的连接处。在此实施例中，在第一分流431与第二分流432 之间，多连4妻一个分流电阻44,其可达到源级退化(source degeneration )的 效果，使得电流调制电路40的控制电压的线性范围更广，而增加电流调制 电路40的线性度(linearity)。
请参照「图4」为本发明电压控制振荡器的第三实施例。r图4」以r图
3 J的电路架构为基础，而其所衍生的电路架构同样可套用于「图2」中。于 r图4」的第三实施例中，连接于放大电路10的第一节点12的放大电路端
电流源50以相互串接(cascade)的两组电流镜来实现。相似地，连接于锁 存电路20的第二节点22的锁存电路端电流源60亦以相互串接的两组电流 镜来实现。此种以电流镜串接(cascade )组态所构成的电流源，可以减少电 压控制振荡电路所产生的噪声通过电流镜耦合至电路其他部分所造成的干 扰。另 一方面，还可增加电流镜的输出阻抗，减少通道长度调制(channel length modulation)的影响。上述串接的两组电流镜当中，位于下方者(即距接地端较近者)的元件尺寸通常会设计为较位于上方者为大(例如两者尺寸的比
例为10: 1),如此所达到的减少干扰的效果会更佳，但是本发明并不以此为 限。又，串接的电流镜数目亦不以两个为限。
上述「图2」、「图3」及r图4」三个实施例，可以将力文大电^各10、锁 存电j 各20、电流调制电路40、放大电路端电流源50、及锁存电路端电流源 60中的MOS晶体管，由PMOS替换为NMOS,而NMOS替换为PMOS。
再将电源电压(Vdd)及接地电压(VGN)的位置对调。如此，可以成为另一种互
补型的电压控制振荡电路。其实施例如「图5」、r图6」及r图7」所示，分 別为本发明电压控制振荡器的第四、五、六实施例。底下以「图5」为例作 说明，而「图6」及r图7」如前述为将「图3」及「图4」中PMOS、 NMOS 晶体管互换，以及电源电压、接地电压互换，即可达成。
请参照「图5」为本发明第四实施例，此实施例与「图2」的电路架构 类似，差异在于由PMOS替换为NMOS,而NMOS替换为PMOS，且电源 电压(Vdd)及接地电压(V③)的位置对调。所以，负载电阻30另一端改为电性 连接接地电压(V,)。电流调制电路40所包含的两个开关改为第一 NMOS开 关45及第二NMOS开关46。而调制电路端电流源43 —端连接第一NMOS 开关45与第二NMOS开关46,另 一端则连接接地电压(VGN)。
电流调制电路40中的第一 NMOS开关45连接到第 一控制电压VC1,而 藉由调整第一控制电压Vd可控制放大电路端电流源50流进第一节点12到 调制电路端电流源43的电流量I,。本实施例中，放大电路端电流源50自第
一节点12提供一固定的电流量Lp则流经放大电路10的电流量16 = 14-1!，
即可藉由调整第一控制电压Vd来间接控制。相似地，电流调制电路40中 的第二NMOS开关46连接到第二控制电压VC2,而藉由调整第二控制电压 VC2可控制锁存电路端电流源60流进第二节点22到调制电路端电流源43的 电流量12。本实施例中，锁存电路端电流源60自第二节点22提供一固定的 电流量15,则流经锁存电路20的电流量17 = 15-12,即可藉由调整第二控制
电压Vc2来间接控制。
于本实施例中，调制电路端电流源43的电流量13为一固定值，其一部 分的电流量I,经由第一NMOS开关45流入，其剩余部分的电流量12则经由 第二NMOS开关46流入；也即，I3 = I, + 12。如图中所示，第一控制电压 Vd连接第一 NMOS开关45的栅极，藉由调整第一控制电压VCi的大小，
12即可控制其所流通的电流量，甚至将其断路。同样的，第二控制电压Vc2连
接第二NMOS开关46的栅极，藉由调整第二控制电压Vc2的大小，即可控 制其所流通的电流量，甚至将其断路。
以「图5」为例，若将第一控制电压Vd调小，放大电路端电流源50流 进第一节点12的电流量I,就会变小，则流经放大电路10的电流量16就会连 带地变大；相对地，此时若将第二控制电压Vc2相对应地调大，锁存电路端 电流源60流进第二节点22的电流量12就会变大，则流经锁存电路20的电 流量17就会连带地变小。反之，若将第一控制电压Vc,调大，并将第二控制 电压Vc2调小，则流经放大电路10的电流量16就会变小，而流经锁存电路 20的电流量17则会变大。如此，即可藉由调整第一控制电压Vd与第二控制 电压VC2,来控制流经放大电路10的电流量16与流经锁存电路20的电流量 17的比例，而不同的电流量，即对应于不同的偏压点，电压控制振荡器的振 荡频率也会随之改随，达到电压控制振荡频率的效果。
本发明，本领域技术人员，在不脱离本发明的精神所作些许的更动与润饰， 皆应涵盖于本发明的范畴内，因此本发明的保护范围当视权利要求书所界定 者为准。
1权利要求
1. 一种电压控制振荡电路，包含一放大电路，包含一第一节点；一放大电路端电流源，一端连接该第一节点，另一端连接一接地电压VGN；一锁存电路，包含一第二节点；一锁存电路端电流源，一端连接该第二节点，另一端连接该接地电压；一负载电阻，一端电性连接该放大电路与该锁存电路，另一端电性连接一电源电压Vdd；及一电流调制电路，包含一第一PMOS开关、一第二PMOS开关与一调制电路端电流源，其中该第一PMOS开关连接该第一节点，该第二PMOS开关连接该第二节点，且该调制电路端电流源一端连接该第一PMOS开关与该第二PMOS开关，另一端连接该电源电压。
2. 如权利要求1所述的电压控制振荡电路，其中该放大电路、该锁存电 路及该负载电阻以差动形式连接。
3. 如权利要求1所述的电压控制振荡电路，其中该电流调制电路中该第一 PMOS开关连接一第 一控制电压，藉由调整该第 一控制电压控制该调制电 ;洛端电流源流进该放大电^各的电流量。
4. 如权利要求1所述的电压控制振荡电路，其中该电流调制电路中该第二 PMOS开关连接一第二控制电压，藉由调整该第二控制电压控制该调制电 路端电流源流进该锁存电路的电流量。
5. 如权利要求1所述的电压控制振荡电路，其中该调制电路端电流源包 含一第一分流与一第二分流，其中该第一分流连接该第一PMOS开关，该第 二分流连接该第二 PMOS开关。
6. 如权利要求5所述的电压控制振荡电路，还包含一分流电阻， 一端连 接于该第一分流与该第一PMOS开关的连接处，另一端连4妄于该第二分流与 该第二 PMOS开关的连接处。
7. —种电压控制振荡电路，包含 一放大电路，包含一第一节点；一放大电路端电流源， 一端连接该第一节点，另一端连接一电源电压Vdd;一锁存电路，包含一第二节点；一锁存电路端电流源， 一端连接该第二节点，另一端连接该电源电压； 一负载电阻， 一端电性连接该放大电路与该锁存电路，另一端电性连接一接地电压VGN;及一电流调制电路，包含一第一NMOS开关、 一第二NMOS开关与一调制电路端电流源，其中该第一 NMOS开关连接该第一节点，该第二NMOS开关连接该第二节点，且该调制电路端电流源一端连接该第一 NMOS开关与该第二 NMOS开关，另 一端连接该接地电压。
8. 如权利要求7所述的电压控制振荡电路，其中该放大电路、该锁存电 路及该负载电阻以差动形式连4妻。
9. 如权利要求7所述的电压控制振荡电路，其中该电流调制电路中该第一 NMOS开关连接一第一控制电压，藉由调整该第一控制电压控制该放大 电路端电流源流进该放大电路的电流量。
10. 如权利要求7所述的电压控制振荡电路，其中该电流调制电路中该第二 NMOS开关连接一第二控制电压，藉由调整该第二控制电压控制该锁存 电路端电流源流进该锁存电路的电流量。
11 .如权利要求7所述的电压控制振荡电路，其中该调制电路端电流源包 含一第一分流与一第二分流，其中该第一分流连接该第一 NMOS开关，该 第二分流连接该第二NMOS开关。
12. 如权利要求11所述的电压控制振荡电路，其中该第一分流与该第二 分流的电流值为该调制电路端电流源的电流值的一半。
13. —种电压控制振荡电路，包含一放大电路，其一端耦接于一输出端口，其另一端具有一第一节点； 一锁存电路，其一端耦接于该输出端口，其另一端具有一第二节点； 一放大电路端电流源，耦接于该第一节点，用来提供一流经该第一节点 的第一电流量；一锁存电路端电流源，耦接于该第二节点，用来提供一流经该第二节点 的第二电流量；以及一电流调制电路，耦接于该第一节点及该第二节点，用来依据至少一控 制电压，自该第一电流量中分流至少一部分的电流量，以决定流经该》丈大电路的电流量，以及自该第二电流量中分流至少一部分的电流量，以决定流经该锁存电路的电流量；其中该电压控制振荡电路的振荡频率，对应于流经该放大电路的电流量 及流经该锁存电路的电流量。
14. 如权利要求13所述的电压控制振荡电路，其中电流调制电路包含 一第一MOS开关，耦接该第一节点，依据该控制电压决定流经该放大电路的电流量；及一第二MOS开关，耦接该第二节点，依据该控制电压决定流经该锁存 电路的电流量。
15. 如权利要求13所述的电压控制振荡电路，其中放大电路、该锁存电 路及该负载电阻以差动形式连接。
16. 如权利要求13所述的电压控制振荡电路，其中该放大电路端电流源 以至少 一 电流镜串接而成。
17. 如权利要求13所述的电压控制振荡电路，其中该其中该锁存电路端 电流源以至少 一 电流镜串接而成。
全文摘要
一种电压控制振荡电路包含放大电路，具有第一节点；放大电路端电流源，一端连接第一节点，另一端连接接地电压(VGN)；锁存电路具有第二节点；锁存电路端电流源，一端连接第二节点，另一端连接接地电压；负载电阻，一端电性连接放大电路与锁存电路，另一端电性连接电源电压(Vdd)；电流调制电路包含第一PMOS开关、第二PMOS开关与调制电路端电流源，其中第一PMOS开关连接第一节点，第二PMOS开关连接第二节点，且调制电路端电流源一端连接第一PMOS开关与第二PMOS开关，另一端连接电源电压。
文档编号H03L7/099GK101442310SQ20071019363
公开日2009年5月27日 申请日期2007年11月23日 优先权日2007年11月23日
发明者曾子建 申请人:瑞昱半导体股份有限公司