专利名称：用于千兆比特速率数据检测的接收器和集成am-fm/iq解调器的制作方法
技术领域：
本发明总体上涉及无线电链路上的数据传输，并且更具体地涉 及用于在无线电链路上提供快速数据传输的检波器和接收器。
背景技术：
已经使用ASK调制和包括安装在陶资衬底上的若干砷化镓集成 电路(IC)的收发器模块在60GHz的工业、科学和医学(ISM)频 带中实现了千兆比特速率数据传输。这种现有技术的示例可以在 K.Ohata等人发表的"Wireless 1.25 Gb/s Transceiver Module at 60-GHzBand"中找到。本发明的目标在于以更便宜的硅工艺技术提 供单个IC的接收器或者收发器，其支持包括ASK调制的多种调制 形式。
乘积检波器在检测ASK或AM信号的文献中是公知的。现有技 术中这种4企波器的示例包括Krauss、 Bostian和Raab的Solid-State Radio Engineering以及Hagen的Radio-Frequency Electronics的4离录<>
此公开描述了改进的乘积检波器，其能够在千兆比特数据速率下操 作并且针对毫伏级别的IF输入信号具有良好的线性度，其具有高输 入阻抗从而不会令与其相连的IF输入电路失调，并且，其可以轻易 地断电从而在接收器使用于其他调制模式时不会加载IF输入电路或 者消耗功率。
发明内容
本公开涉及使用在毫米波范围(>30GHz)内的载波频率以实现 在无线电链路上提供千兆比特速率数据传输的目标。更具体地，其 描述了用于检测幅移键控(ASK)或者其他幅度调制(AM)的电路， 该电路可以轻易地合并入集成电路接收器系统，使得该接收器能够 既支持复IQ调制方案又支持简单的、非相干开关键控或者多级键控信号。
本公开还描述了若干新颖的无线电架构，在附加鉴频器网络的 情况下，该无线电架构具有处理频移键控(FSK)或者其它频率调制 (FM)以及AM和复IQ调制方案的能力。这些无线电架构通过高 效地共享检波器硬件组件而支持此广泛的调制类型。首先描述用于 支持正交下变频和ASK/AM的架构，之后描述ASK/AM 4企波器电路 细节，随后描述AM-FM^r波器架构，最后描述最通用的AM-FM/IQ 解调器系统原理以及FSK/FM检波器电路细节。
在一个方面，本发明广泛地涉及接收器，其包括第一级下变频 混频器、作为检波器的混频器、混频器的RF输入信号路径中的放大 器、混频器的LO输入信号路径中的放大器，其中该混频器的RF输 入信号路径中的放大器对混频器的RF输入提供低增益线性路径，其 中该混频器的LO输入信号路径中的放大器对混频器的LO输入提供 高增益路径，并且其中这两个力文大器具有匹配的延迟。
在另一方面，本发明广泛地涉及集成无线电接收器设备，其包 括第一级下变频混频器；可选的IF放大器；IQ下变频器；在第一级 下变频混频器或可选的IF放大器的输出处的AM检波器；以及将I/Q 信道下变频和检测到的AM包络复用到基带放大链的复用功能。IF 放大器可以起到放大器和滤波器二者的作用。为了优化性能，通常 在检测之前对信号进行频带限制，并且此频带限制通常出现在IF处。
在第三方面，本发明广泛地涉及接收器，其包括第一级下变频 混频器；作为检波器的双平衡混频器；混频器的RF输入信号路径中 的放大器；混频器的LO输入信号路径中的放大器；其中该混频器的 RF输入信号路径中的放大器对混频器的RF输入提供低增益线性路 径，其中该混频器的LO输入信号路径中的放大器对混频器的LO输 入提供高增益路径，并且其中这两个放大器具有匹配的延迟。
在第四方面，本发明广泛地涉及AM-FM检波器，其包括将AM 乘积检波器与延迟线FM检波器合并的合并器，使得AM乘积检波 器硬件在延迟线FM检波器中重用；其中该FM检波器是仅使用附加 鉴频移相网络实现的。
在第五方面，本发明广泛地涉及集成无线电接收器设备，其包 括第一级下变频混频器；可选的IF放大器；IQ下变频器；在第一级 下变频混频器或者可选的IF放大器的输出处的AM检波器；以及在 第一级下变频混频器或者可选的IF放大器的输出处的FM检波器， 其中该设备支持多于一种类型的调制方案。
现在将参考附图仅通过示例的方式对本发明进行描述，其中
图1是根据本发明当前优选实施例的整体系统框图2是现有技术中的乘积检波器；
图3是现有技术中的另一乘积检波器；
图4是本发明当前优选实施例的乘积检波器实现；
图5是本发明当前优选实施例的乘积检波器的电路实现；
图6是本发明实施例的接收器的仿真结果的屏幕截图7是本发明另 一 实施例的接收器的仿真结果的屏幕截图8是根据本发明另 一 当前优选实施例的整体系统框图9是本发明另一当前优选实施例的乘积检波器实现；
图10是图9的乘积检波器的更具体的实现；
图ll是本发明另一当前优选实施例的整体系统框图12是图11的实施例的电路实现；
图13是图12的放大器的更具体的示意图；以及
图14是图12的鉴频滤波器的更具体的电路实现。
具体实施例方式
图1示出了合并有正交下变频和中频处的有源ASK/AM检波器
7 (5)的本发明新颖的无线电架构。ASK/AM检波器(5)的输出与I 信道下变频的输出一起复用(6)以使得能够重用现有的基带低通滤 波器和放大器(9)来对检测到的ASK/AM信号进行滤波和放大。通 过提供检测非相干开关键控信号以及其他幅移键控调制的功能，集 成AM检波器增大了 60GHz接收器的应用空间。通过消除对载波相 位恢复或者其他复杂基带IQ信号处理来解调所接收的数据的需要， 这些非相干调制形式简化了无线电系统的设计。ASK/AM形式适合 于高度定向的无线数据链路，这些链路不会受到干扰信号或者反射 信号的影响。另一方面，复基带IQ信号处理提供了抑制干扰信号和 反射信号的能力，如在全向无线数据链路中需要的那样。这样，能 够检测两种调制模式的接收器具有更广泛的应用。
图2和图3示出了现有技术中可以用作图1中的ASK检波器的 乘积检波器。图2是示出了已调制输入信号(12)施加于混频器(13) 的两个输入端的示意图。没有说明混频器的实现细节的情况下，不 可能了解此装置的传输函数，但是如果混频器在两个输入上具有相 等的转换增益，则输出信号(14)是输入信号的平方，这近似于所
期望的绝对值函数。
实际上很多混频器电路在两个输入上并不具有相等的转换增 益，而是在一个输入上(图2-图4中的LO输入)要求相对较大幅 度的信号，并且在另一输入上(图2-4中的RF输入)提供了相对较 高的转换增益以及线性响应特性。图3示出了更真实的乘积检波器， 其使用限幅器或者限幅放大器(18)向混频器的LO输入(17)提供 近似恒定的输入信号水平。如果混频器的LO输入具有足够大的信号 水平，则此电路会提供更接近于所期望的绝对值函数的近似。
图3中的电路在高数据速率和低输入信号水平条件下不能正常 工作，因为其并没有提供对混频器的RF输入信号和LO输入信号(分 别为16和17)进行时间对准的能力。如果混频器的两个输入信号没 有对准，则检波器的输出幅度会减小并且输出脉冲会展宽，从而减 小了检波器的有效带宽。电路仿真指示期望能够在最高输入调制
频率处、在一个周期的10-20度的范围内对准两个信号，该范围在 lGHz调制频率处对应于28-56 ps。图4和图5中示出了提供对输入 信号进行时间对准能力的改进的乘积检波器。此改进的乘积检波器 还具有高输入阻抗从而不会使与其连接的IF输入电路失调，并且其 可以轻易地断电从而不会在接收器使用于其他调制模式时加载IF输 入电路或者消耗功率，所有的特征对于图1中架构的实际实现都是 有利的。
参照图5,本发明的ASK/AM检波器的实现包括用作检波器的 双平衡混频器(26)，以及混频器的RF输入信号路径和LO输入信 号路径中的放大器，分别表示为放大器1 (27)和放大器2 (28)。 放大器2(28)向混频器的LO输入提供相对高增益的路径，而放大 器l (27)向混频器的RF输入提供了相对低增益的线性路径。两个 放大器被设计为具有匹配的延迟。这是通过使用拓朴类似的放大器 来完成的。电阻器R 12 (68)降低了增益并使放大器1 (27)线性 化，该;改大器1包括Q8-11 ( 37-40)以及R10-14 ( 66-70)，而C5 (可选的)(84)帮助匹配放大器1 (27)和放大器2 (28)的延迟 及带宽。也即，由于负反馈电阻器R12 (68)产生的负反馈，包含 负反馈电阻器R12(68)可以增大带宽并减小放大器1 (27)的延迟， 包含C5 (84)可以增大放大器1 (27)的延迟并减小带宽以便匹配 放大器2 ( 28 )，补偿了 R12 ( 68 )。在很多情况下，C5 ( 84 )并不 是必需的，并且由于拓朴上的相似性，放大器延迟可能足以匹配。
图4示出了通用电路架构，其在图5中具体实现，其中图4中 的放大器1 (20)对应于图5中的放大器1 (27)，等等。图5中的 详细电路还包括可选的输入緩冲放大器(29)以增大电路的输入阻 抗，使得其不会加载图1中的IF电路或使其失调。
电路仿真是在具有ASK解调器的整个接收器上进行的，图1中 示出了该接收器的部分框图。实际仿真的详细电路包括在图1所示 的RF输入(1 )之前的增益为20dB的低噪声放大器。混频器(2) 和IF放大器(4)均具有10dB的增益，因此在LNA输入和IF放大
器输出之间有40dB的总增益。电路是针对-65dBm至-35dBm的以 LNA为基准的信号水平而仿真的，其得到在ASK检波器输入处范围 为5-500mV峰值的IF信号。RF输入频率是64GHz,而IF为9.1GHz。
图6中示出的仿真结果是针对RF输入的lGHz正弦幅度调制， 调制指数为0.9。图6中的下部迹线(87)是IF波形(幅度对时间)， 中间迹线(88)是ASK检波器输出波形，以及上部迹线(89)是在 通过基带放大器的低通滤波和放大之后检测到的ASK输出。可以看 出，图5中的电路非常接近输入信号的绝对值，其在低通滤波之后 重新生成AM或者ASK信号。1GHz正弦调制粗略地等同于2Gb/s 的开关(二级ASK)键控。
图7中所示的仿真结果是针对具有集成乘积检波器的整个接收 器，其使用等于4Gb/s数据速率的2G符号/秒的四级ASK输入。下 部迹线(90)是示出了四个幅度水平的RF输入波形(幅度对时间)， 从下面数第二个迹线(91)是IF波形，从下面数第三个迹线(92) 是ASK检波器输出波形，顶部迹线(93)是在通过基带放大器的放 大和低通滤波之后的已解调ASK输出，其示出了四个不同的已解调 水平。
对于AM/ASK检波器，还存在大量现有技术，如上述各种参考 所例证。多数被授予专利的电路是基于二极管的，诸如授予 McFadyen的美国专利3,691 ，465、授予Eastland的美国专利4,000,472、 授予Hofmann的美国专利4,250,457、授予Healey的美国专利 4，320，346、授予Sauer的美国专利4，359，693,授予Kusakabe的美国 专利4,492,926。其他检波器使用除了 二极管以外的装置来实现整流， 包括授予Limberg的美国专利3,673,505、授予Kriedt的美国专利 3965435，授予Healey的美国专利4320346。在乘积检波器(即，基 于混频器或者基于乘法器的检波器)中，包括授予Palmer的美国专 利3，705，355、授予Ananias的美国专利3792364、授予Tayloe的美 国专利6230000，都没有发现哪一个使用本发明图4-图5中所示的匹 配延迟电路。
如图8所示，本公开中的概念通过添加鉴频移相网络可以扩展 成还包括FSK/FM信号。使用许多与之前的ASK/AM检波器相同的 组件来构建FSK/FM检波器(94)。移相网络H(f)(98)被设计为在IF 载波频率处具有90度相移。此电路在公开文献中是公知的，并且可 以称为延迟线F M检波器或者正交F M解调器。
图9示出了如何将此延迟线FM检波器与AM乘积检波器一起 合并到无线电架构中，该无线电架构可以解调ASK/AM信号或者 FSK/FM信号。参照图9,闭合开关Swl (104)并且打开开关Sw2 (105)以及Sw3 (106)可以将检波器配置为图3所示的AM乘积检 波器。闭合Sw2(105)和Sw3 (106)并且打开Swl (104)可以将检波器 配置为图8所示的延迟线FM检波器。
图IO示出了包括图4和图5中描绘的改进的AM乘积检波器的 AM-FM检波器架构的更具体实现。在图10中，图4中用于对输入 信号进行时间对准的两个放大器(放大器1(20)和放大器2(21))在此 明确地示出为"线性放大器，，(113)(对应于图4中的放大器1(20)) 以及"限幅放大器"(118)(对应于图4中的放大器2 (21 ))。 而且，还示出了针对9-GHzIF的鉴频移相网络H(f)(117)的一种可能 实现，9-GHzIF为本发明接收器使用的频率。参照图10，闭合开关 Swl (114)并且打开开关Sw2 (115)以及Sw3 (116)可以将检波器 配置为图4所示的AM乘积检波器。闭合Sw2(115)和Sw3 (116)并且 打开Swl(114)可以将检波器配置为图8所示的延迟线FM检波器。
图11是所描述的最通用的接收器架构。它支持三种不同的调制 复IQ调制方案、ASK/AM以及FSK/FM。在开关Swl ( 124)以及 SwQ (127)闭合(并且其他开关打开)的情况下，该架构提供IQ 解调。在SwAM(125)闭合(并且其他开关打开)的情况下，提供 AM解调。在SwFM(126)闭合(并且其他开关打开)的情况下， 提供FM解调。在SwAM (125)和SwFM (127)都闭合(并且其他开关 打开)的情况下，同时提供AM和FM解调，这潜在地将非相干数 据速率增大为两倍。尽管没有明确地示出，但是应当理解，通过在
ASK/AM混频器信号路径中提供具有匹配延迟的放大器，图4的改 进的ASK/AM检波器可以在图11中使用。对于同时AM和FM解调， AM检波器应当尽可能地对频率不敏感，以将FM的泄漏限制到其能 被检测到的输出水平，并且FM检波器应当尽可能对幅度不敏感， 以将AM的泄漏限制到其能被检测到的输出水平。
图12示出了本发明FM检波器的具体的晶体管级实现，其作为 图11中接收器架构的一部分而实现。这种通用类型的FM检波器可 以称为延迟线FM检波器、正交FM解调器或者FM限幅鉴频器，在 公开文献中是公知的。本发明改进的电路使用了三级限幅放大器 (137),其每一级具有依赖于幅度的增益。依赖于幅度的增益为小 幅度输入信号提供相对较高的增益，为大幅度输入信号提供较低的 增益。此依赖于幅度的增益为较大幅度输入信号提供了更緩和的削 波特性，这样将输出信号中出现的不对称和二次失真产物降到最低， 并同时为较小幅度输入信号提供有效的限幅。输出信号中的任何不 对称或者二次失真会导致限幅器输出中依赖于幅度的DC偏移，这 会导致幅度调制信号的更差的抑制性以及更低的信噪比。这样，本 发明的改进的限幅放大器在出现AM信号时保持了高信噪比，这在 如图11所示的同时使用AM和FM调制的系统中是非常重要的。
图13公开了限幅放大器的细节。每个放大级具有两对输入晶体 管，其中一对具有电阻负反馈(Ql (139)、 Q3 (141)和R3 (149))， 另一对不具有负反馈(Q2(140)、 Q4(142))。无负反馈那对为小的 输入信号提供高增益，直到输入信号幅度达到该无负反馈对的差分 输出电流饱和的点为止。负反馈对提供较低的增益，但是在其饱和 之前会接受较大的信号。这样，整体放大器的削波特性变得更緩和， 从而在输出处提供了较低的DC偏移以及更少的二次失真产物。
图M示出了图12中使用的鉴频滤波器的具体电路实现。其被 设计为在8.9GHz的中心频率处具有90度相移，并且提供与输入频 率距此中心频率的偏离量成线性的相移该偏移量的范围可达土2 GHz。这是图IO插图中所示理论网络的实际差分、片上实现。
权利要求
1.一种集成无线电接收器设备，还包括第一级下变频混频器；可选的IF放大器；IQ下变频器；AM检波器，位于该第一级下变频混频器或者可选的IF放大器的输出处；以及FM检波器，位于该第一级下变频混频器或者可选的IF放大器的输出处；其中该设备支持多于一种类型的调制方案。
2. 如权利要求1所述的接收器，其中该AM检波器的输出可以与 I信道输出或者Q信道输出 一起复用至基带放大器和滤波器。
3. 如权利要求2所述的接收器，其中该FM检波器的输出可以与 I信道输出或者Q信道输出 一起复用至该基带放大器和滤波器。
4. 如权利要求1所述的接收器，其中该设备支持复IQ调制、 ASK/AM调制和FSK/FM调制。
5. 如权利要求3所述的接收器，其中该AM检波器和FM检波器 同时支持AM和FM解调。
6. 如权利要求1所述的接收器，其中该接收器支持复IQ调制。
7. 如权利要求1所述的接收器，其中该放大器是三级限幅放大哭如o
8. 如权利要求7所述的接收器，包括 两对输入晶体管；其中不多于一对的晶体管具有电阻负反馈。
9. 如权利要求1所述的接收器，进一步包括具有90度相移的鉴频滤波器，使得该滤波器是差分的并且以该 接收器的IF频率为中心。
10. —种集成无线电接收器设备，包括 第一级下变频混频器； 可选的IF放大器； IQ下变频器；AM检波器，其位于该第一级下变频混频器或者可选的IF放大器 的输出处；将I/Q信道下变频和检测到的AM包络复用到基带放大链的功能。
11. 如权利要求IO所述的接收器，进一步包括 用于ASK检波器路径、I信道及Q信道的各自的输出， 使得不存在将该ASK检波器输出复用到I信道路径或者Q信道路径中的功能。
12. —种接收器，包括 第一级下变频混频器； 作为检波器的混频器；位于该混频器的RF输入信号路径中的放大器；位于该混频器的LO输入信号路径中的放大器；其中该混频器RF输入信号路径中的放大器向该混频器的RF输 入提供低增益线性路径；其中该混频器LO输入信号路径中的放大器向该混频器的LO输 入提供高增益路径；其中这两个放大器具有匹配的延迟。
13. 如权利要求12所述的接收器，其中该混频器是双平衡混频器。
14. 如权利要求12所述的接收器，其中该混频器与I信道混频器 组合。
15. 如权利要求12所述的接收器，其中该混频器与Q信道混频 器组合。
16. 如权利要求13所述的接收器，其中该混频器与I信道混频器 组合。
17.如权利要求13所述的接收器，其中该混频器与Q信道混频器组合。
全文摘要
本公开提出了使用毫米波范围(＞60GHz)的载波频率在无线电链路上提供千兆速率数据传输。更具体地，描述了用于检测幅移键控(ASK)或者其它幅度调制(AM)的电路，该电路可以轻易地合并入集成电路接收器系统，使得该接收器能够既支持复杂IQ调制方案又支持简单的、非相干开关键控或者多级键控信号。还描述了若干新颖的无线电架构，在具有鉴频器网络的条件下，这些架构具有处理频移键控(FSK)或者其它频率调制(FM)以及AM和复杂IQ调制方案的能力。这些无线电架构通过高效地共享检波器硬件组件而支持此广泛的调制类型。首先描述了支持正交下变频和ASK/AM的架构，之后描述了ASK/AM检波器电路细节，随后描述了AM-FM检波器架构，最后描述了最通用的AM-FM/IQ解调器系统原理以及FSK/FM检波器电路细节。
文档编号H03D1/00GK101361263SQ200780001752
公开日2009年2月4日 申请日期2007年1月23日 优先权日2006年1月31日
发明者S·K·雷诺, T·J·比克马 申请人:国际商业机器公司