专利名称：增益控制电路的制作方法
技术领域：
本发明涉及一个增益控制电路，与具有增强电流反馈的输入缓冲器一起使用，其 在一个低电源电压上运行，以提供预失真的增益控制以及宽带宽运行。 依照本发明的第一方面，提供一种增益控制电路，包括一个具有第一端和第二端 的电阻器；一个具有被电连接到电阻器第一端的反相端、同相端、以及输出端的运算放大 器；其中电阻器第二端接收的一个输入电压和同相端接收的一个基准电压之间的差值在输 出端上被放大并被发送；以及一个用来将运算放大器输出的电压变化转换成指数的电流变 化的放大器电路；其中放大器电路的输出被电连接到运算放大器的反相端。运算放大器的 电流反馈路径允许在低电源电压上高输入电平的宽带反应。在一个超过多个十进制电流的 NPN设备内，由于在vBE和iC上的指数级关系，也可以实现在db/v增益控制上的高线性。
有利的是，放大器电路可以有一个共集电极结构的双极晶体管。
增益控制电路可能还包括第一电流源和连接到放大器电路输出的第二电流源，其 中放大器电路输出电流和第一电流源的总和等于第二电流源。优选地，第一电流源发出电 流与第二电流源发出电流的比率近似等于l : 2。电流源是合适地偏压放大器电路。
增益控制电路可能还包括在第一电流源和放大器电路输出之间连接的一个正向 偏压双极二极管电路。除放大器电路之外，双极设备还有助于反馈路径的非线性电流-电 压行为(指数级)，并提供匹配设备给反馈路径，以及改善匹配性能。
依照本发明另一个方面，提供一种增益控制微分电路，包括具有第一端和第二端 的第一电阻器；具有电连接到第一电阻器第一端的反相端、同相端、以及输出端的第一运算 放大器；其中第一电阻器的第二端接收的正微分输入电压和同相端接收的基准电压之间的 差值在输出端上被放大并被发出；用来将所述第一运算放大器输出的电压变化转换成一个 近似指数级的第一电流变化的第一放大器电路；其中所述第一放大器电路的输出被电连接 到所述第一运算放大器的所述反相端；具有第一端和第二端的第二电阻器；具有电连接到 第二电阻器第一端的反相端、同相端、以及输出端的第二运算放大器；其中第二电阻器第二 端接收的负微分输入电压和同相端接收的基准电压之间的差值在输出端上被放大并被发 出；以及用来将第二运算放大器输出的电压变化转换成一个近似指数级的第二电流变化的 第二放大器电路；其中第二放大器电路的输出被电连接到第二运算放大器的反相端；其中 获得一个微分输出电压通过各个运算放大器的输出。借助微分输入和共模排斥，实现全微 分构造能够提供更好的噪声抑制。另外，此电路的微分输出显示了低阻抗，而不需要额外的 缓冲器。 第一放大器电路和第二放大器电路可能各自包括一个共集电极结构的双极晶体管。 增益控制微分电路还可能包括第一电流源和被连接到第一放大器电路输出的第 二电流源，其中第一放大器电路和第一电流源的电流总和等于第二电流源。有利的是，第一
电流源和第二电流源发出的电流比率近似等于i : 2。 增益控制微分电路还可能包括第三电流源和被连接到第二放大器电路输出的第
四电流源，其中第二放大器电路和第三电流源的电流总和等于第四电流源。有利的是，第三
电流源和第四电流源发出的电流比率近似等于i : 2。 增益控制微分电路还可能包括在第一电流源和第一放大器电路输出之间连接的 第一正向偏压双极二极管电路；以及在第三电流源和第二放大器电路输出之间连接的第二 正向偏压双极二极管电路。 通过前述装置，改善的增益控制电路得以实现，在低电压和低功率条件下，实现宽 带宽、宽动态范围和优良线性运作。最小数目的部件和降低的电路复杂性便于部件匹配、大 量制造和功率降低。 依照本发明，增益控制能够提供多于20db具有良好分辨率的增益。它们适合宽范 围应用，如来自音频和视频频率的信号处理，其中光和声音的强度的变化大约大于一个十 进制，并且特别适用于在一个CCD模拟前端上的增益调整。
以下，也将披露本发明的其它方面。
参照附图，随后将详细描述本发明的某些实施例，其中 图1是依照本发明一个实施例的一个增益控制电路的电路示意图； 图2是依照本发明另一个实施例的一个增益控制电路的电路示意图； 图3是可以用于图1和2实施例的两个已知的基准电压产生电路的电路示意图； 图4是可以用于图1和2实施例的一个运算放大器的电路示意图； 图5是提供预失真的增益控制的一个已知输入缓冲器；禾口
图6是提供预失真的增益控制的另一个已知输入缓冲器。发明详述 依照某些优选实施例，在此详细描述本发明。为了完整且清晰地描述本发明的详情，某些描述性名词将被赋予各种部件，如运算放大器、放大器、晶体管、电阻器、和二极管。本领域技术人员应该理解，提供描述性名词是为了在描述时容易识别部件，而并不是限制本发明到特定的说明。 图5显示使用电压反馈来提供具有预失真(pre-distortion)的增益控制的已知输入缓冲器500。通过运算放大器(0PA)0PA1 501和0PA2 502缓冲一个微分输入信号电压，以形成相同电压穿过电阻器RE503。产生一个信号电流i—ac穿过RE 503两端。另外，在Ql和Q2的集电极(collector)上形成一个相同幅值的增益控制电流对I_gain。结果，在Q5和Q6上产生同幅值的信号电流i—ac，相位相反。 由电流I_gain确定交流分量(ac)阻抗，从而re = 1/gm = vt/I_gain微分输出电压变成vout = IR = 2*vin/RE* (vt/I_gain)其中vin = vin_p_vin_
mvout = vout_p_vout_m 因此输入缓冲增益vout/vin与控制电流I_gain成反比例。 此电路的一个限制是不能开启Q3和Q4，以便保持运行为源极跟随器(sourcefollower)。当输入共模电压(common mode voltage)太接近电源电压时，以及芯片内的所有电压波节(voltage node)等于电源电压或低于电源电压，同样当在Q5和Q6的发射极上的电压上升到vcc-vbe时，并且如果vin = vcc-vbe，那么Q3或Q4的发射极和集电极将有相同的电压。这将导致在电路上的灾难运行。在0PA 501和0PA 502内的类似限制也可能发生。这意味输入共模电压不能太接近电源电压。所以，输入缓冲器的输入动态范围被强加有一个约束。 另外，在图5内的电路有多余组件，这导致较大的芯片尺寸(diesize)，从而需要更高的制造成本。 不希望的还有，必须在电路输出上满足额外匹配要求。所以，必须增加更多匹配组件，这导致更高的制造成本以及更低的产量。 此外，需要较高的电源电压和/或较多缓冲器，由于在输入信号动态范围上的限制，其不可避免地导致更高功率消耗和浪费。所以，这不适合低电压应用。由于额外的功率消耗，电路效率同样很低。 图6内显示另一个已知的输入缓冲器600，其提供具有预失真的增益控制。图6内电路的运行类似于图5内的电路运行。之间的主要差别是在图6内微分输入信号电压不被运算放大器缓冲。 一个穿过晶体管Q3601和Q4602基极的微分信号电压输入的应用，会产生一个信号电流i—ac通过RE 603两端，其还在发射极上流入和流出输入晶体管Q3 601和Q4602的源极阻抗。晶体管Q1和Q2的集电极电流充当一个增益控制电流对。在晶体管Q5和Q6的发射极上产生的输出电流与信号输入成反比例。此电路在共发射极模式(commonemitter mode)上运行，有不希望的源极退化(source degeneration)。
图6电路上的增益vout/vin是:2/(2+gm*RE) = 2/gm*(1/(2/gm+RE)) = (Vt/I_gain)氺(2/(2/gm+RE))其中vin = vin_p_vin_mout = vout_p_vout_m
6
所以，增益vout/vin与控制电流1—gain成反比例，而1/gm导致在输出信号上的 非线性运行。 此电路的限制与图5的相同，晶体管Q3601和Q4602不能开启，从而它们保持作为 源极跟随器。此外，在晶体管Q5和Q6发射极上的电压被限制是vcc-vbe值。当输入共模 电压太接近电源电压时，以及在芯片内的所有电压波节等于电源电压或低于电源电压，在 电路上将发生不希望的灾难运作。这就强加一个约束在输入共模电压的动态范围上，使得 其不能太接近电源电压。 图6内电路的其它缺点包括由于在低电流时BJT设备的电流增益退化所引起的在 低控制电流上的重大失真。另外，由于在输入信号的动态范围上的约束，需要更高的电源电 压和/或更多缓冲器，这导致更高的功率消耗和浪费。所以，由于这种额外的功率消耗，电 路效率很低。同样，电路不能用在低压电子设备内。 图1显示依照本发明一个实施例的一个增益控制电路的电路示意图。输入信号电 压VIN，可能是从一个传感器或转换器获得，其被应用穿过一个电阻值为rs的电阻器120到 一个运算放大器110的反相端111。运算放大器110的同相端112接收一个基准电压VB。 反相端111和同相端112之间的电压差被放大，并在输出端113输出为输出电压V0。运算放 大器110的输出端113被电连接到一个放大器电路130的输入。在本发明的一个典型实施 例里，放大器电路130是一个双极NPN晶体管131，其被设置为一个发射极跟随器(emitter follower)。输出电压VO被施加到晶体管131的基极端。晶体管131的集电极端被电连接 到电源电压VDD。晶体管131的发射极端还被连接到一个负载，最好是由一个自偏双极NPN 晶体管141实现的二极管电路140。晶体管131和141的发射极端被连接在一起，但是，晶 体管141的基极和集电极端被电连接到运算放大器110的反相端111。第一电流源150和 第二电流源151被安排以偏压双极晶体管131、141，使得第一电流源150的正负端被分别连 接到晶体管141的集电极端和电源电压VDD。另外，第二电流源151的正负端被分别连接到 晶体管141的发射极端和接地。由此，放大器电路130和二极管电路140形成运算放大器 110的一个反馈路径。 在运行时，通过使用运算放大器110，输入信号VIN从电压变化成电流Ai—rs，其 中:Ai_rs = (VIN-VB)/rs 当没有信号输入时，VIN等于VB。由于运算放大器110的反相和同相端111、112因 为反馈路径保持很小的差别，所以没有电位差(potential difference)穿过电阻器120， 从而没有电流产生。假设电流源150释放一个电流a 1W—AGC，而电流源151释放一个电流 a 2*I_AGC，晶体管131的集电极电流变成a 2*I_AGC_a 1*I_AGC
进一步假设a 1 : a 2 = 1 : 2，晶体管131的集电极电流变成a 1*I_AGC
另外，穿过晶体管131和141的集电极电流总和应该等于在底部的电流源151 : a 2*I_AGC 因此，晶体管131的集电极电流是a 2*I_AGC_ a 1*I_AGC = a 1*I_AGC
当有信号输入到增益控制电路100时，根据信号电平(signallevel)会出现两种 情况。当输入电压VIN高于基准电压VB时，一个额外输入电流A i_rs流入晶体管141，而 晶体管141总的集电极电流变成a 1*I_AGC+A i_rs 因为晶体管131和141的集电极电流总和必须等于第二电流源151，即a 2*I_AGC，晶体管131的集电极电流等于<formula>formula see original document page 8</formula>
晶体管131的基极电压，其也是增益控制电路100的输出，变成VO-Av，即<formula>formula see original document page 8</formula> 当输入电压VIN低于基准电压VB时，输入电流Ai—rs是从第一电流源151提取
的一个分量，即a 1*I_AGC。晶体管141的集电极电流变成<formula>formula see original document page 8</formula>
而晶体管131的集电极电流变成<formula>formula see original document page 8</formula>
晶体管131的基极电压，其也是增益控制电路100的输出，变成V0+Av，即
<formula>formula see original document page 8</formula> 利用小信号基极电压Avb和晶体管131U41的各个集电极电流之间的对数关系 增益控制电路100能够提供一个较高增益给小输入信号以及提供一个较小增益
给大输入信号。幅增益一Mn是<formula>formula see original document page 8</formula>其中，gm是晶
体管141的跨导(tr雄conductence)。 但是，最后项"p^r是为小信号分析而导出的控制函数，其提供几个十进制分
解度给双极设备，如二极管和晶体管。依照控制函数^i^^可以通过改变IAGC执行增益控制。 另外，由于电压-电流转换是在增益控制电路100的输入上执行，可以解除输入净空(input headroom)上的约束，使得信号范围不受电源电压VDD限制，并且可以实现宽动态输入。因此，增益控制电路100特别适合低电压应用。 此外，增强的电流反馈产生一个远离第二极点的主高频极点(dominant highfrequency pole)。没有电流反馈部件，它需要另一个增益级(gain stage)，例如， 一个共发射极放大器以建立负反馈路径。结果，电路有2个增益级，从而引入两个主极点(dominantpole)。不利的是这种主极点导致狭窄带宽。在图1内的实施例解决这种普通电流反馈关于两个相近主极点的问题。稳定性的宽闭环(closed loop)带宽的信号处理是通过此增益控制电路实现。 依照本发明一个实施例，最好使用双极NPN设备作为在反馈信号路径上的放大器电路130和二极管电路140。这是因为NPN设备提供指数关系给基极_发射极电压vBE和集电极电流iC，在ic上超过多于四个十进制的范围/e Kg^W 在一个典型双极工艺里，在vBE上变化60mv导致在ic电流变化一个十进制。在合理的线路布局设计下，NPN设备也提供良好匹配的设备性能，因为一个发射极跟随器(或共集电极)或一个NPN二极管的输出阻抗re与集电极电流iC成反比例re = 1/gm，gm =Ic/Vt从而re = Vt/Ic 本发明的一个目的是避免或减轻上述缺点。 在图1电路里，可变阻抗re(来自一对NPN设备131U41)取决于控制电流ic—ctrl( = IAGC)，其中信号电流是ic_sig( = vin/rs)。只要ic_ctrl > ic—sig，就获得线性控制阻抗。在一个典型双极工艺里，对ic变化四个十进制，vBE仅变化240mV。在双极放大器设计里这就降低设备的共模电压范围。降低的共模电压范围有优势来处理一个宽范围 的信号变化，例如，由于在CCD(电荷耦合器件)传感器输出上光强度的变化。
有关在图1内增益控制电路的单端版本的实施例适合在CDS之后的图像信号处 理，因为基准信号是平稳的。此外，通过结合输出信号和基准信号作为一个具有低源极阻抗 的微分信号，微分电路的优点仍然能够获得。 应该理解，基准电压VB可以通过已知的电压基准产生电路产生，其具有低噪声和 具有最小输出电压起伏变化的低源极阻抗输出。这种电路301、302的例子如图3所示。 电路301包括一个电阻器312，其将一个来自电流源311的恒定电流转换成电压。电压信 号随后传导通过一个包括电容器的低通噪声过滤器313，被源极跟随器或单位增益缓冲器 (unitygain buffer) 314缓冲以提供一个电压基准VB。电路302包括一个电阻器网络321， 其分割一个来自电源电压的恒定电压信号。接着，这种电压信号传导通过一个包括电容器 的低通噪声过滤器322，被一个源极跟随器或单位增益缓冲器323缓冲以提供一个电压基 准VB。 也应该理解，前述运算放大器可以是任何已知的提供高增益带宽乘积的运算放大 器。这种运算放大器的例子如图4所示。电路400遵从一个典型运算放大器的构造，包括 一个接收正负输入Vin+、 Vin-的微分输入级401。接着，输入被一个输出级402缓冲和放 大以提供一个期望的增益。 依照本发明的另一个实施例，通过双极工艺可以制作NPN晶体管131、141和电流 源，而利用BiCMOS技术在同一集成电路上，通过CMOS工艺可以制作运算放大器110和其它 电路部件。 图2显示依照本发明一个实施例的一个增益控制微分电路。图1内的电路是图2 内微分电路的一半电路。通过实施基于图l增益控制电路的全微分构造，凭借微分输入可 以实现更好的噪声抑制。另外，此电路的微分输出是来自低阻抗，而不需要额外的缓冲器。 此外，在反相端接收输入信号的一个运算放大器输出与输入信号异相180度的信号。所以， 分别由运算放大器210、260提供的微分输出VO_M、 VO_P的极性已经颠倒了相应微分输入 VIN_P、VIN_M的极性。 在图2的左半电路内，正微分输入信号电压VIN_P被应用通过电阻器220到运算 放大器210的反相端211。运算放大器210的同相端接收一个基准电压VB。反相端211和 同相端212的电压差在输出端213上被放大并输出为负的微分输出电压VO_M。运算放大 器210的输出端213被电连接到放大器电路230的输入。在本发明的一个典型实施例里， 放大器电路230是一个双极NPN晶体管231，其被设置为一个发射极跟随器。负微分输出电 压V0—M被应用到晶体管231的基极端。晶体管231的集电极端被电连接到电源电压VDD。 晶体管231的发射极端还被连接到一个负载，最好是通过一个自偏双极NPN晶体管236实 现的一个二极管电路235。晶体管231和236的发射极端被连接在一起，而晶体管236的 基极和集电极端被电连接到运算放大器210的反相端211。第一电流源240和第二电流源 241被安排以偏压双极晶体管231、236，使得第一电流源240的正负端被分别连接到晶体管 236的集电极端和电源电压VDD。另外，第二电流源241的正负端被分别连接到晶体管236 的发射极端和地面。由此，放大器电路230和二极管电路235形成运算放大器210的一个 反馈路径。
图2的右半电路是左半电路的一个镜像，负微分输入信号电压VIN—M被应用通过 电阻器270到运算放大器260的反相端261。运算放大器260的同相端262接收一个基准 电压VB。反相端261和同相终端262的电压差在输出端263上被放大并输出为负微分输出 电压V0_P。运算放大器260的输出端263被电连接到放大器电路280的输入。在本发明的 一个典型实施例里，放大器电路280是一个双极NPN晶体管281，其被设置为一个发射极跟 随器。负微分输出电压V0_P被应用到晶体管281的基极端。晶体管281的集电极端被电 连接到电源电压VDD。晶体管281的发射极端还被连接到一个负载，最好是通过一个自偏双 极NPN晶体管286实现的一个二极管电路285。晶体管281和286的发射极端被连接在一 起，而晶体管286的基极和集电极端被电连接到运算放大器260的反相端261。第三电流源 290和第四电流源291被安排以偏压双极晶体管281 、286，使得第一电流源290的正负端被 分别连接到晶体管286的集电极端和电源电压VDD。另外，第四电流源291的正负端被分别 连接到晶体管286的发射极端和地面。由此，放大器电路280和二极管电路285形成运算 放大器260的一个反馈路径。 上述增益控制电路能够在低电压和低功率条件下执行宽带宽输入信号的线性缓 冲。该电路也提供低输出阻抗，而不需要额外的缓冲器，从而最小化电路尺寸和制造成本。 低输出阻抗也提供一个优势以允许较少的匹配部件，其进一步影响制造效率。本发明特别 适用于便携设备，尤其是需要低运行电压时，但是，还期望有多于20db的具有良好分辨率 带宽的增益控制电路。
工业应用 所述装置适用于集成电路工业，特别适用于这样的电路，其被要求使用一个弱信 号源来捕捉包括图像信号处理模拟前端、音频信号处理、在无线通信里的无线射频信号处 理、以及光电子。本装置特别适合低电压应用，如便携设备。 前述仅描述了本发明的一些实施例，可以在不脱离本发明的范围和精神，对其作 出修正和/或改变，实施例是描述性的而非限制性的。
10
权利要求
一个增益控制电路，包括一个电阻器，具有第一端和第二端；一个运算放大器，具有一个电连接到所述电阻器的所述第一端的反相端、同相端以及一个输出端；其中在所述电阻器的所述第二端接收到的一个输入电压和在所述同相端接收到的一个基准电压之间的差值在所述输出端上被放大并被发送；和一个放大器电路，用来将所述运算放大器输出的电压变化转换成一个指数的电流变化；其中所述放大器电路的输出被电连接到所述运算放大器的所述反相端。
2. 根据权利要求l所述的增益控制电路，其中所述放大器电路包括一个共集电极 (common collector)结构的双极晶体管。
3. 根据权利要求1所述的增益控制电路，还包括第一电流源和连接到所述放大器电路 输出的第二电流源，其中放大器电路输出电流和所述第一电流源的总和等于所述第二电流 源。
4. 根据权利要求3所述的增益控制电路，其中所述第一电流源发出电流与所述第二电 流源发出电流的比率近似等于l : 2。
5. 根据权利要求3所述的增益控制电路，还包括在所述第一电流源和所述放大器电路 输出之间连接的一个正向偏压双极二极管电路。
6. —个增益控制微分电路，包括 第一电阻器，具有第一端和第二端；第一运算放大器，具有一个电连接到所述第一电阻器的所述第一端的反相端、同相端、 以及输出端；其中在所述第一电阻器的所述第二端接收的一个正微分输入电压和所述同相 端接收的一个基准电压之间的差值在所述输出端上被放大并被发送；第一放大器电路，用来将所述第一运算放大器输出的电压变化转换成指数级的第一电 流变化；其中所述第一放大器电路的输出被电连接到所述第一运算放大器的所述反相端；第二电阻器，具有第一端和第二端；第二运算放大器，具有一个电连接到所述第二电阻器的所述第二端的反相端、同相端、 以及输出端；其中在所述第二电阻器的所述第二端接收的一个负微分输入电压和所述同相 端接收的一个基准电压之间的差值在所述输出端上被放大并被发送；禾口第二放大器电路，用来将所述第二运算放大器输出的电压变化转换成指数级的第二电 流变化；其中所述第二放大器电路的输出被电连接到所述第二运算放大器的所述反相端；其中获得一个微分输出电压是通过所述各个运算放大器的输出。
7. 根据权利要求6所述的增益控制微分电路，其中所述第一放大器电路和所述第二放 大器分别包括一个共集电极结构的双极晶体管。
8. 根据权利要求6所述的增益控制微分电路，还包括第一电流源和连接到所述第一放 大器电路输出的第二电流源，其中所述第一放大器电路和所述第一电流源的电流总和等于 所述第二电流源。
9. 根据权利要求6所述的增益控制微分电路，还包括第三电流源和连接到所述第二放 大器电路输出的第四电流源，其中所述第二放大器电路和所述第三电流源的电流总和等于 所述第四电流源。
10. 根据权利要求8所述的增益控制微分电路，其中所述第一电流源和所述第二电流源发出电流的比率近似等于i : 2。
11. 根据权利要求9所述的增益控制微分电路，其中所述第三电流源和所述第四电流源发出电流的比率近似等于i : 2。
12. 根据权利要求8所述的增益控制微分电路，还包括在所述第一电流源和所述第一放大器电路输出之间连接的第一正向偏压双极二极管电路。
13. 根据权利要求8所述的增益控制微分电路，还包括在所述第三电流源和所述第二 放大器电路输出之间连接的第二正向偏压双极二极管电路。
全文摘要
一个增益控制电路100，包括一个具有第一端和第二端的电阻器120；一个具有被电连接到所述电阻器120的所述第一端的反相端111、同相端112、输出端113的运算放大器110；一个用来将所述运算放大器110输出的电压变化转换成一个指数的电流变化的放大器电路130；其中所述放大器电路130的输出被电连接到所述运行放大器110的所述反相端111。上述增益控制电路100能够在低电压和低功率条件下执行宽带宽输入信号的线性缓冲。电路100也提供低输出阻抗，不需要额外的缓冲器，从而最小化电路尺寸和制造成本。
文档编号H03G3/20GK101730973SQ200780001720
公开日2010年6月9日 申请日期2007年11月26日 优先权日2007年11月26日
发明者何雪茵, 梁立志, 王俊辉, 邝国权, 邝小飞, 麦哲亚 申请人:香港应用科技研究院有限公司