专利名称：：Cmos串联比较器、单端coms反相器及其各自的控制方法
技术领域：
：本发明涉及一种CMOS串联(cascade)比较器及其控制方法，特别是涉及一种应用在模/数转换器(A/DConverter)的CMOS串联比较器、单端COMS反相器及其各自的控制方法。
背景技术：
：除了运算放大器之外，比较器是电子电路领域中最常被使用的电路组件。以电压比较器为例，其常被应用在模/数转换器(A/DConverter)之中，用以比较一输入电压与一参考电压，并才艮据两者的大小而产生一逻辑输出电平至转换器的下一级。请参阅图l，其为一种常用的比较器的电路示意图。其中，比较器l主要是由第一开关SW1、第二开关SW2、电容C1、第三开关SW3以及电路模块Al所构成。第一开关SW1与第二开关SW2分别用以接收输入电压Vin与参考电压Vref，经由电容Cl、第三开关SW3以及电路模块Al的交互作用，而在节点B处产生逻辑输出电平Vb至下一級。当图1的比较器1被应用在模/数转换器中时，一般常使用单端(Single-ended)CMOS(ComplementaryMetalOxideSemiconductor)反相器来当作比较器1中的电路模块Al;如图2所示，其显示一种常用的单端CMOS反相器。在图2中，CMOS反相器2是由NMOS(negativechannelMetalOxideSemiconductor)Ql以及PMOS(positivechannelMetalOxideSemiconductor)Q2所构成，其中PMOSQ2的源极(source)连接于一电压源VDD，PMOSQ2的栅极(gate)连接于NMOSQl的栅极，PMOSQ2的漏极(drain)连接于NMOSQl的漏极，NMOSQl的源极接地VSS。请参阅图3，其为将图2的CMOS反相器2配置在图1的比较器后的实际电路图。在图3中，还利用三个NMOSSl、S2与S3以分别作为图2中的第一开关SW1、第二开关SW2与第三开关SW3。在图3中，以NMOSSl来说，源极端作为比较器3的输入端以接收输入电压Vin,栅极端接收第一控制信号(H,漏极端则同时连接于NMOSS2的漏极端与电容C1的一端。以NMOSS2来说，源极端为比较器3的参考端以接收参考电压Vref,栅极端接收第二控制信号小2。以NMOSS3来说，源极端在节点A处连接于电容C1的另一端，栅极端接收第三控制信号(J)3,漏极端则在节点B处同时连接于PMOSQ2与NMOSQl的漏极端。图3的比较器3所具有的缺点为，传统上常在较高的电压(例如5伏特)下操作比较器3，但如果想要在较低的电压(例如1.8伏特)下操作比较器3，比较器3就会产生精确度降低的问题。其原因在于，比较器3的共模电压(VCM,COMMONMODEVOLTAGE)会受到电压源VDD与晶体管的临界电压(ThresholdVoltage)等的影响而产生变化，而在具有CMOS反相器2的电路架构下，当比较器操作在低电压时，PMOSQ2极容易进入截止区(Cut-offregion)，此时NMOSQl便无法获得电流的供给，导致比较器3的共模电压(VCM)降至极低，从而减低了转换器的精确度，使得模/数转换器无法进行精确的转换。图4为图3的比较器3中NMOSS3导通时在不同临界电压下节点B的输出电压vb相对于节点A的输入电压va的直流特性曲线图，其中三条曲线所代表的临界电压如表1所示，而45。的斜线代表节点B的输出电压VB等于节点A的输入电压Va的状况。以下通过同时参考图3与图4利用实际的数值以进一步说明前一段落的问题。表1<table>tableseeoriginaldocumentpage7</column></row><table>当在t-0时，利用第一控制信号(M与第三控制信号(J)3控制NMOSSl与S3导通，而利用第二控制信号c])2控制NMOSS2断开，NMOSS3的导通造成节点A至节点B点之间短路。当Va=Vb=Vab时，此点电压值即为反相器2的共才莫电压。在图4的曲线中，当电压源VDD为5伏特时，其Va=Vb=Vab=2.5伏特，随着操作电压下降时，为了将反相器2的MOSQl与Q2仍然维持在饱和区(Saturationregion)内，其自偏电压vab会因为PMOSQ2的临界电压的限制而随之下降。之后当利用第三控制信号4)3控制NMOSS3断开时，va电压值会和先前在NMOSS3导通时的vab电压值做比较。因此当在低电压下(例如电压源VDD降至1.8伏特附近)操作时，由于自偏电压值Vab偏低，所以Va>Vab，vb电压值会处于低电位，此时NM0SQ1便无法获得电流的供给，使得转换器无法快速达到稳定的共模电压(VCM)。鉴于以上原因，申请人根据已知技术中所产生的缺陷，经过悉心试验与研究，并一本锲而不舍的精神，终构思出本发明"CMOS串联比较器及其控制方法，，，以下为本案的简要说明。
发明内容本发明要解决的技术问题是，在不改变输入的电容电阻值的情况下，提供一种CMOS串联(cascade)比较器及其控制方法，从而提高所使用反相器的自偏电压值，以改善CMOS反相器因操作电压降低而导致自偏电压不足的缺点。根据上述构想，本发明提出一种CMOS串联比较器，包括一第一开关，具有一第一端、一控制端及一第二端，所述第一端接收一输入电压，所述控制端接收一第一控制信号；一第二开关，具有一第一端、一控制端及一第二端，所述第一端接收一参考电压，所述控制端接收一第二控制信号，所迷第二端连接于所述第一开关的所述第二端；一电容，具有一第一端及一第二端，所述第一端同时连接于所述第一开关的所述第二端以及所述第二开关的所述第二端；一第三开关，具有一第一端、一控制端及一第二端，所述第一端连接于所述电容的所述第二端以构成一第一节点并具有一第一节点电压，所述控制端接收一第三控制信号，所述第二端构成一笫二节点并具有一第二节点电压；一NMOS,具有一漏极端、一栅极端及一源极端，所述漏;fel端连接于所述第二节点，所述栅极端连接于所述第一节点，所述源才及端连接于一低电压源；一第一PMOS,具有一源极端、一栅极端及一漏极端，所述源极端连接于一高电压源，所述栅极端连接于所述第一节点，所述漏极端连接于所述第二节点；以及一偏压电流源，耦合于所述NMOS,用于提供一偏压电流至所述NMOS，使得在所述第一控制信号断开所述第一开关、所述第二控制信号导通所述第二开关以及所述第三控制信号断开所述第三开关之时的所述第一节点电压，能够等于所述第一控制信号导通所述第一开关、所述第二控制信号断开所述第二开关以及所述第三控制信号导通所述第三开关之时的所述第一节点电压与所述第二节点电压之间的一压差。根据上述构想，本发明还提出一种CMOS串联(cascade)比较器的控制方法，该CMOS串联比较器包含一单端(Single-ended)CMOS反相器，所述单端CMOS反相器是由一NMOS及一PMOS互相耦合而成，所述控制方法包括提供一偏压电流至所述NMOS,以提升所述CMOS串联比较器的一共模电压(VCM)。根据上述构想，本发明更提出一种单端(Single-ended)CMOS反相器，包括一NMOS，具有一漏极端、一栅极端及一源极端，所述漏极端构成一第二节点并具有一第二节点电压，所述栅极端构成一第一节点并具有一第一节点电压，所述源极端连接于一低电压源；一第一PMOS,具有一源极端、一栅极端及一漏极端，所述源极端连接于一高电压源，所述4册极端连接于所述第一节点，所述漏极端连接于所述第二节点；以及一偏压电流源，耦合于所述NMOS，用以提供一偏压电流至所述NMOS，以提升所述第一节点电压与所述第二节点电压之间的一压差。根据上述构想，本发明进一步提出一种单端(Single-ended)CMOS反相器的控制方法，所述单端CMOS反相器是由一NMOS及一PMOS互相耦合而成，所述控制方法包括提供一偏压电流至所述NMOS,使得所述PMOS即便截止，所述NMOS的栅极电压仍能等于所述NMOS的栅-漏极间电压。本发明将通过下列附图及详细说明，使得对本发明有更深入的了解。附困说明9图l是一种常用的比较器的电路示意图2是一种常用的单端CMOS反相器的电路示意图3是将图2的CMOS反相器配置在图1的比较器中的实际电路图4是图3的比较器中NMOSS3导通时在不同临界电压下节点B的输出电压Ve相对于节点A的输入电压VA的直流特性曲线图5是本发明所提出的单端CMOS反相器的第一较佳实施例的电路示意图6是将图5的单端CMOS反相器配置在圓3的CMOS串联比较器中的实际电路图7是本发明所提出的单端CMOS反相器的第二较佳实施例的电路示意图8是将图7的单端CMOS反相器配置在圓3的CMOS串联比较器中的实际电路图。具体实施例方式由于单端CMOS反相器一般是由一NMOS及一PMOS互相耦合而成，为了避免当CMOS串联比较器操作在低电压时，造成单端CMOS反相器的PMOS进入截止区而造成单端CMOS反相器的NMOS无法获得足够电流供给的缺点，于是本发明的发明人提出一种原始构想；也就是，额外提供一偏压电流至该NMOS，使得单端CMOS反相器的PMOS即便截止，该NMOS的栅极电压仍能等于该NMOS的栅-漏极间电压，如此便可以达到提升CMOS串联比较器操作在低电压时的共模电压(VCM)的目的。基于前段所述原始构想的单端CMOS反相器的控制方法，在实际的电路配置上，本发明的发明人提出一种单端CMOS反相器。请参阅图5，其为本发明所提出的单端CMOS反相器的第一较佳实施例的电路示意图，在图5中，本发明所提出的单端CMOS反相器5主要是由惯用的单端CMOS反相器电路51(以虚线所绘制者)以及一偏压电流源52(以实线所绘制者)所构成。以下说明图5的单端CMOS反相器第一4交佳实施例的电路连4妻关系。惯用的单端CMOS反相器电路51是由NMOSQl与PMOSQ2所构成。以NMOSQl来说，源极端连接于低电压源(在此实施例为接地)，栅极端连接于PMOSQ2的栅极端以构成单端CMOS反相器电路51的输入端，该输入端电压为Vin，而漏极端则连接于PMOSQ2的漏极端以构成单端CMOS反相器电路51的输出端，该输出端电压为V。w。以PMOSQ2来说，源极端连接于高电压源(在此实施例为电压源VDD)。另一方面，此较佳实施例中的偏压电流源52是由二个PMOSQ3与Q4以及电阻Rl所构成，其中PMOSQ3与Q4的源极端同时连接至高电压源(在此实施例为电压源VDD)，PMOSQ3的栅极端同时连接至PMOSQ4的4册极端与漏极端，而PMOSQ3的漏极端则同时连接于NMOSQl与PMOSQ2的漏极端，最后，电阻R1的一端连接于PMOSQ4的漏极端，电阻R1的另一端则连接于低电压源(在此实施例为接地)。利用前述的偏压电流源52，便可以提供一偏压电流至单端CMOS反相器电路51中的NMOSQl,使得PMOSQ2即便截止，NMOSQl的栅极电压仍能等于NMOSQl的栅-漏极间电压。图6显示将图5的单端CMOS反相器5配置在图3的CMOS串联比较器3后的实际电路图，由于CMOS串联比较器3的电路连接关系已在前面提过，故此处不再赘述。当将图5的单端CMOS反相器5如图6所示地应用至图3的CMOS串联(Cascade)比较器3时，由于偏压电流源52可以提供一偏压电流至NMOSQl，以提升节点A的节点电压VA与节点B的节点电压Vs之间的压差Vab，这样即使当CMOS串联比较器3的操作电压VDD降低(例如由5伏特降至1.8伏特)而PMOSQ2进入截止区时，NMOSQ1仍然能够因为偏压电流源52的存在而获得足够的电流供给，进而提升压差VAB(以实际的数值来说，当VDD为1.8伏特时，Vab约可由0.76伏特提升至1.02伏特)，使得CMOS比较器3的共模电压(VCM)能够维持在所需要的电压上，可确保基于CMOS串联比较器3而运作的模/数转换器，能够进行精确转换的程度，这样便能够成功地改善在现有技术中所提出的问题。必须特别声明的是，本案在第一较佳实施例中所提出的偏压电流源52仅是用以说明本发明的思想，并非用于限定本发明所提偏压电流源的电路结构。就是说，熟知本项技术人员可直接根据本发明的权利要求书中任一项而构思出具有其它各种电路结构的偏压电流源，为了证明这一点，以下提出另一种偏压电流源的电if各配置方式。请参阅图7,其为本案所提出的单端CMOS反相器的第二较佳实施例的电路示意图，在图7中，本案所提出的单端CMOS反相器7同样是由惯用的单端CMOS反相器电路71(以虚线所绘制者)以及一偏压电流源72(以实线所绘制者)所构成；惟一与图5的方案的不同处在于，将图5的PMOSQ3与Q4替换为PNP型BJT(BipolarJunctionTransistor,双极结型晶体管)Q5与Q6(即BJTQ5与Q6的发射极端同时连接至高电压源，BJTQ5的基极端同时连接至BJTQ6的基极端与集电极端，以及电阻R1的一端，而BJTQ5的集电极端则同时连接于NMOSQl与PMOSQ2的漏极端)，这种变化方式仍然可以达到与第一4交佳实施例相同的功效。将图7的单端CMOS反相器配置在图3的CMOS串联比较器后的实际电路则可参阅图8。当然，用以提供一偏压电流至CMOS串联比较器的单端CMOS反相器中NMOS的偏压电流源还有其它各种变化方式，前二种实施例所提出开关型态的变化仅是常见的其中一种方式，如前所述，熟知本项技术人员可直接根据本发明的权利要求书中的任一项而构思出具有其它各种电路结构的偏压电流源，只要能够达成提升CMOS串联比较器操作在低电压时的共模电压(VCM)的目的即可。综上所述，本发明所提出的CMOS串联比较器、单端反相器及其各别的控制方法，确实能够解决现有在先技术中CMOS反相器因操作电压降低而导致自偏电压不足的缺点，进而使模/数转换器能够快速达到稳定的共模电压的效果。熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。权利要求1、一种CMOS串联比较器，其特征在于，包括一第一开关，具有一第一端、一控制端及一第二端，所述第一端接收一输入电压，所述控制端接收一第一控制信号；一第二开关，具有一第一端、一控制端及一第二端，所述第一端接收一参考电压，所述控制端接收一第二控制信号，所述第二端连接于该第一开关的所述第二端；一电容，具有一第一端及一第二端，所述第一端同时连接于所述第一开关的所述第二端以及所述第二开关的所述第二端；一第三开关，具有一第一端、一控制端及一第二端，所述第一端连接于所述电容的所述第二端以构成一第一节点并具有一第一节点电压，所述控制端接收一第三控制信号，所述第二端构成一第二节点并具有一第二节点电压；一NMOS，具有一漏极端、一栅极端及一源极端，所述漏极端连接于所述第二节点，该栅极端连接于所述第一节点，所述源极端连接于一低电压源；一第一PMOS，具有一源极端、一栅极端及一漏极端，所述源极端连接于一高电压源，所述栅极端连接于该第一节点，所述漏极端连接于所述第二节点；以及一偏压电流源，耦合于所述NMOS，用以提供一偏压电流至所述NMOS，使得在所述第一控制信号断开该第一开关、所述第二控制信号导通所述第二开关以及所述第三控制信号断开所述第三开关之时的所述第一节点电压，能够等于所述第一控制信号导通所述第一开关、所述第二控制信号断开所述第二开关以及所述第三控制信号导通所述第三开关之时的所述第一节点电压与所述第二节点电压之间的一压差。2、如权利要求1所述的CMOS串联比较器，其特征在于所述CMOS串联比较器应用于一模/数转换器。3、如权利要求1中所述的CMOS串联比较器，其特征在于所述第一、第二及第三开关皆为一NMOS，且三个开关的所述第一端分别为各所述NMOS的源极端，三个开关的所述控制端分别为各所述NMOS的栅极端，三个开关的所述第二端分别为各所述NMOS的漏极端。4、如权利要求1所述的CMOS串联比较器，其特征在于所述高电压源为1.8伏特，所述低电压源为0伏特。5、如权利要求l所述的CMOS串联比较器，其特征在于，所述偏压电流源包4舌一第二PMOS，具有一源极端、一栅极端及一漏极端，所述源极端连接于所述高电压源，所述漏极端连接于所述第二节点；一第三PMOS,具有一源极端、一栅极端及一漏极端，所述源极端连接于所述高电压源，所述栅极端连接于所述第二PMOS的该栅极端；以及一电阻，具有一第一端及一第二端，所述第一端同时连接于所述第三PMOS的所述栅极端与所述漏极端，所述第二端连接于所述低电压源。6、如权利要求1所述的CMOS串联比较器，其特征在于，所述偏压电，虎源包括一第一PNP型双极结型晶体管，具有一发射极端、一基极端及一集电极端，所述射极端连接于所述高电压源，所述集电极端连接于所述第二节点；一第二PNP型双极结型晶体管，具有一发射极端、一基极端及一集电极端，所述发射极端连接于所述高电压源，所述基极端连接于所述第一PNP型双极结型晶体管的所述基极端；以及一电阻，具有一第一端及一第二端，所述第一端同时连接于所述第二PNP型双极结型晶体管的所述基极端与所述集电极端，所述第二端连接于所述低电压源。7、一种CMOS串联比较器的控制方法，所述CMOS串联比较器包含一单端CMOS反相器，所述单端CMOS反相器是由一NMOS及一PMOS互相耦合而成，其特征在于，所述控制方法包括才是供一偏压电流至所述NMOS，以提升所述CMOS串联比较器的一共模电压。8、如权利要求7所述的CMOS串联比较器的控制方法，其特征在于所述CMOS串联比较器应用于一才莫/数转换器。9、一种单端CMOS反相器，其特征在于，包括一NMOS，具有一漏极端、一棚4及端及一源极端，所述漏才及端构成一第二节点并具有一第二节点电压，所述才册极端构成一第一节点并具有一第一节点电压，所述源极端连接于一低电压源；一第一PMOS,具有一源极端、一栅极端及一漏极端，所述源极端连接于一高电压源，所述栅极端连接于所述第一节点，所述漏极端连接于所述第二节点；以及一偏压电流源，耦合于所述NMOS，用以提供一偏压电流至所述NMOS,以提升所述第一节点电压与所述第二节点电压之间的一压差。10、如权利要求9所述的单端CMOS反相器，其特征在于所述高电压源为1.8伏特，所述低电压源为0伏特。11、如权利要求9所述的单端CMOS反相器，其特征在于，所述偏压电流源包括一第二PMOS，具有一源极端、一栅极端及一漏极端，所述源极端连接于所述高电压源，所述漏极端连接于所述第二节点；一第三PMOS，具有一源极端、一栅极端及一漏极端，所述源极端连接于所述高电压源，所述栅极端连接于所述第二PMOS的所述栅极端；以及一电阻，具有一第一端及一第二端，所述第一端同时连接于所述第三PMOS的所述栅极端与所述漏极端，所述第二端连接于所述低电压源。12、如权利要求9所述的单端CMOS反相器，其特征在于，所述偏压电流源包括一第一PNP型双极结型晶体管，具有一发射极端、一基极端及一集电极端，所述发射极端连接于所述高电压源，所述集电极端连接于所述第二节占.'"、5一第二PNP型双极结型晶体管，具有一发射极端、一基极端及一集电极端，所述发射极端连接于所述高电压源，所述基极端连接于所述第一PNP型双极结型晶体管的所述基极端；以及一电阻，具有一第一端及一第二端，所述第一端同时连接于所述第二PNP型双极结型晶体管的所述基极端与所集电极端，所述第二端连接于所述低电压源。13、一种单端CMOS反相器的控制方法，所述单端CMOS反相器是由一NMOS及一PMOS互相耦合而成，其特征在于，所述控制方法包括提供一偏压电流至所述NMOS，使所述PMOS即便截止，所述NMOS的栅极电压仍能等于所述NMOS的栅-漏极间电压。14、如权利要求13所述的单端CMOS反相器的控制方法，其特征在于，所迷单端CMOS反相器应用于一CMOS串联比较器。全文摘要本发明公开了一种CMOS串联比较器、单端COMS反相器及其各自的控制方法的控制方法；所述CMOS串联比较器的控制方法包括所述CMOS串联比较器包含一单端CMOS反相器，所述单端CMOS反相器是由一NMOS及一PMOS互相耦合而成，该控制方法包括提供一偏压电流至该NMOS，以提升该CMOS串联比较器的一共模电压。文档编号H03M1/34GK101488755SQ20081000069公开日2009年7月22日申请日期2008年1月14日优先权日2008年1月14日发明者蔡明棋,陈议诚申请人:盛群半导体股份有限公司