反相器以及包含该反相器的驱动电路和显示装置制造方法
【专利摘要】一种反相器以及包含该反相器的驱动电路和显示装置。本发明涉及一种反相器，该反相器包括：以耗尽模式工作的第一N型氧化物晶体管；以及以正常模式或增强模式工作的第二N型氧化物晶体管，其中，所述第一N型氧化物晶体管的蚀刻阻挡层与所述第一N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一N型氧化物晶体管的源极之间的重叠区域。
【专利说明】反相器以及包含该反相器的驱动电路和显示装置
【技术领域】
[0001]本发明涉及一种反相器，更具体地，涉及一种采用氧化物半导体的反相器，并且涉及一种包括该反相器的驱动电路和显示装置。
【背景技术】
[0002]随着信息化社会的到来，使用了各种电子器件，并且电子器件包括对输入信号的极性进行反转的反相器。
[0003]通常，反相器采用具有低能耗和易设计的CMOS电路。但是，CMOS电路存在生产成本高、生产工艺复杂的缺点。
[0004]为了解决这些问题，建议使用增强型或耗尽型的PMOS或NM0S。但是，PMOS或NMOS存在能耗增加并难以实现全摆幅(full swing)的缺点。
[0005]近年来，积极进行了利用具有优良电气特性的氧化物半导体来形成晶体管的研究。采用氧化物半导体的晶体管(也就是氧化物晶体管)由于其材料特性仅被形成为N-型
晶体管。
[0006]参考图1对利用N-型氧化物晶体管形成的反相器进行说明。图1是根据相关技术的、采用氧化物晶体管的反相器的电路图。
[0007]参见图1，构成反相器IV的第一 N-型氧化物晶体管Tl和第二 N-型氧化物晶体管T2在分别在耗尽模式和增强模式下工作。通过对第一晶体管Tl和第二晶体管T2进行这样的配置，可以实现全摆幅(full swing)。
[0008]但是，耗尽型的第一晶体管Tl应当具有厚的半导体层，增强型的第二晶体管T2应当具有薄的半导体层。为此，需要两种工艺来形成晶体管，因此增加了生产成本和工艺步骤。
[0009]可以将第一晶体管Tl配置为双栅结构并向其提供正电压。但是，需要形成额外的栅电极的工艺，并且减小了设计裕度，还需要额外的选通信号。
[0010]当利用NMOS反相器形成选通驱动电路时，利用自举原理将自举电容与Q节点连接。因此N节点的电压升高，由于高的驱动电压，电路中的晶体管产生应力，因此可靠性劣化。特别地，氧化物晶体管更容易受到稳定性的影响。但是，当利用CMOS反相器形成选通驱动电路时，不会产生自举，因此可靠性得到了满足。
[0011]如上所述，采用N-型氧化物晶体管的驱动电路存在可靠性方面的问题。
【发明内容】
[0012]因此，本发明涉及一种反相器，以及包含该反相器的驱动电路和显示装置，其基本上能够消除由于相关技术的限制和缺点引起的一个或多个问题。
[0013]本发明的优点在于提供了一种能够提高稳定性的反相器、以及包含该反相器的驱动电路和显示装置。
[0014]本发明的附加优点和特征将会在随后的说明书中提出，并且一部分可以从说明书中得出，或者通过实施本发明得知这些附加优点和特征。通过在书面说明书及其权利要求以及附图中具体指出的结构可以实现并获得本发明的这些和其他特点。
[0015]如在此进行具体实施和宽泛描述的，为了实现这些或其他优点并根据本发明的目的，一种反相器包括:以耗尽模式工作的第一 N型氧化物晶体管；以及以正常模式或增强模式工作的第二 N型氧化物晶体管，其中，所述第一 N型氧化物晶体管的蚀刻阻挡层与所述第一N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一 N型氧化物晶体管的源极之间的重叠区域。
[0016]另一方面，一种显示器的选通驱动电路包括:移位寄存器，其包括多个反相器并输出选通信号；其中，每个反相器包括:以耗尽模式工作的第一 N型氧化物晶体管；以及以正常模式或增强模式工作的第二 N型氧化物晶体管，其中，所述第一 N型氧化物晶体管的蚀刻阻挡层与所述第一N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一 N型氧化物晶体管的源极之间的重叠区域。
[0017]在再一方面，一种显示装置包括:显示面板；以及选通驱动电路，其包括向所述显示面板的选通线输出选通信号的移位寄存器，其中，所述移位寄存器包括多个反相器，以及其中，每个反相器包括:以耗尽模式工作的第一 N型氧化物晶体管；以及以正常模式或增强模式工作的第二 N型氧化物晶体管，其中，所述第一 N型氧化物晶体管的蚀刻阻挡层与所述第一 N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一 N型氧化物晶体管的源极之间的重叠区域。
[0018]应当理解，上述一般性描述和随后的详细描述都是示例性和解释性的，旨在提供对所要求保护的本发明做进一步的解释。
【专利附图】
【附图说明】
[0019]用于提供对本发明的进一步理解并且被结合并构成说明书一部分的附图对本发明实施方式进行了说明，并与说明书一起用来解释本发明的主旨，其中:
[0020]图1是根据相关技术的采用氧化物晶体管的反相器的电路图；
[0021]图2和图3是用于分别地对根据本发明实施方式的反相器的第一和第二氧化物晶体管进行例示的平面示意图；
[0022]图4和图5是分别地沿着图2的IV-1V线和图3的V-V线截取的截面图；
[0023]图6是根据本发明实施方式取决于在源极和漏极与蚀刻阻挡层之间的重叠区域的阈值电压的特性曲线图；
[0024]图7是示出根据本发明实施方式的显示装置的示意图；
[0025]图8是根据本发明实施方式的显示装置的选通驱动电路的电路图；
[0026]图9是图8的等效电路图；以及
[0027]图10是示出当采用根据本发明实施方式的选通驱动电路时的模拟结果的图。【具体实施方式】
[0028]将对本发明所示的实施方式进行详细说明，在附图中示出了本发明这些的实施方式。
[0029]图2和3是用于分别地对根据本发明实施方式的反相器的第一和第二氧化物晶体管进行例示的平面示意图，并且图4和5是分别地沿着图2的IV-1V线和图3的V-V线截取的截面图。
[0030]可参考图1描述实施方式的反相器IV的等效电路。也就是说，反相器IV包括第一晶体管Tl和第二晶体管T2，Tl和T2都包括氧化物半导体。
[0031]第一晶体管Tl用作负载晶体管，第二晶体管T2用作开关晶体管。
[0032]第一晶体管Tl在耗尽模式下工作。第二晶体管T2在正常模式或增强模式下工作，优选地，在增强模式下工作。在本实施方式中，为了解释的目的，第二晶体管T2工作在增强模式下。
[0033]由于第一晶体管Tl工作在耗尽模式下，因此，相对于正常模式下的阈值电压，第一晶体管Tl具有阈值电压沿负方向移动的特性。由于第二晶体管T2工作在增强模式下，因此，相对于正常模式下的阈值电压，第二晶体管T2具有阈值电压沿正方向移动的特性。
[0034]为了获得第一晶体管Tl和第二晶体管T2中每一个的阈值电压的特性，调整在蚀刻阻挡层ESL与源极S和漏极D之间的重叠区域。以下将会进行更详细的解释。
[0035]第一晶体管Tl和第二晶体管T2中的每一个都包括基板SUB上的栅极G、栅极G上的栅绝缘层G1、栅绝缘层GI上的氧化物半导体层OS、氧化物半导体层OS上的蚀刻阻挡层ESL,以及与氧化物半导体层OS的两侧分别接触的源极S和漏极D。
[0036]氧化物半导体层OS可由包含Zn的氧化物材料(例如，ZnO或InGaZn(M)制成，但不限于此。氧化物半导体层OS具有良好的电气特性，比如迁移率特性。
[0037]蚀刻阻挡层ESL覆盖氧化物半导体层OS，防止在随后处理中沟道被蚀刻而出现缺陷。优选地但不是必须地，蚀刻阻挡层ESL由氧化物系列材料例如Si02制成。
[0038]在晶体管工作在正常模式的情况下，以蚀刻阻挡层ESL的中心等于沟道的中心的方式形成蚀刻阻挡层ESL。这时，蚀刻阻挡层ESL和源极S之间的重叠区域基本上等于蚀刻阻挡层ESL和漏极D之间的重叠区域。
[0039]通过调节蚀刻阻挡层ESL与源极S和漏极D之间的重叠区域，晶体管的阈值电压可被调节。
[0040]进一步参见图6进行解释，图6是根据本发明实施方式取决于在源极和漏极与蚀刻阻挡层之间的重叠区域的阈值电压的特性曲线图。
[0041]参见图6，沿着至漏极D的方向上的位移值是正的，沿着相反方向的位移值是负的。
[0042]在这方面，随着蚀刻阻挡层ELS移向漏极D，蚀刻阻挡层ESL和漏极D之间的重叠区域增大，因此，阈值电压Vth沿负的方向上移动。
[0043]相反，随着蚀刻阻挡层ESL移向源极S，蚀刻阻挡层ESL与源极S之间的重叠区域增大，因此，阈值电压Vth沿正的方向上移动。
[0044]因此，通过调节蚀刻阻挡层ESL与源极S和漏极D之间的重叠区域，可以调节晶体管的阈值电压性能(即工作模式)。
[0045]基于此，在该实施方式中，如图2和4所示，第一晶体管Tl被配置为具有向漏极D移位的蚀刻阻挡层ESL。因此，蚀刻阻挡层ESL与漏极D之间的重叠区域大于蚀刻阻挡层ESL与源极S之间的重叠区域。因此，第一晶体管Tl的阈值电压负向移位，因此，工作在耗尽模式下。[0046]如图3和5所示，第二晶体管T2被配置为具有向源极S移位的蚀刻阻挡层ESL。因此，蚀刻阻挡层ESL与源极S之间的重叠区域大于蚀刻阻挡层ESL与漏极D之间的重叠区域。因此，第二晶体管T2的阈值电压正向位移，因此工作在增强模式下。
[0047]可选的，当第二晶体管T2工作在正常模式时，不需要对蚀刻阻挡层ESL进行移位。
[0048]如上所述，将蚀刻阻挡层ESL的位置移向源极S或漏极D，并因此晶体管的性能可被调节。
[0049]因此，相比于相关技术，能够简化利用N型氧化物晶体管形成反相器IV的工艺。
[0050]换句话说，在相关技术中，氧化物半导体层具有不同的厚度，或者使用采用双栅极类型，因此，增加了生产成本和工艺步骤。
[0051]但是，在本实施方式中，通过调节蚀刻阻挡层ESL的位置，可以制造采用N型氧化物晶体管的反相器IV。因此，减小了制造成本和工艺步骤。
[0052]优选地，相比于第二晶体管T2，第一晶体管Tl的移位值(即，移位距离)是大约Iym或更多。换句话说，蚀刻阻挡层ESL与第一晶体管Tl的漏极D之间的重叠宽度比蚀刻阻挡层ESL与第二晶体管T2的漏极D之间的重叠宽度大I μ m或更多。
[0053]使用以上的反相器IV来对用于显示装置的选通驱动电路进行配置，以下参考图7-9对选通驱动电路进行解释。
[0054]图7是示出根据本发明实施方式的显示装置的示意图，图8是根据本发明实施方式的显示装置的选通驱动电路的电路图，图9是图8的等效电路图。
[0055]参见图7，显示装置100可包括显示面板110和用于驱动显示面板110的驱动电路部分。
[0056]驱动电路部分可包括数据驱动电路120、选通驱动电路130和定时控制电路140。
[0057]显不面板110可包括阵列基板和面向该阵列基板的相对基板。
[0058]在显示面板110的显示区域AA中设置多个像素P。将像素P沿着行方向与选通线GL连接并沿着列方向与数据线DL连接。
[0059]作为显示面板110，可以采用各种显示面板，例如，液晶显示面板、场发射显示面板、包括无机电致发光显示面板和有机发光二极管面板的电致发光显示面板、以及电泳显示面板。当采用液晶显示面板时，显示装置100还需要背光单元。
[0060]采用液晶面板作为显示面板110时，像素P可包括与选通线GL、数据线DL连接的开关晶体管和与开关晶体管连接的液晶电容和存储电容。
[0061]在可选的情况下，即采用有机发光二极管面板作为显示面板110时，像素P可包与选通线GL和数据线DL连接的开关晶体管、与开关晶体管连接的驱动晶体管、在驱动晶体管的栅极与高电压源之间连接的存储电容、以及与驱动晶体管连接的有机发光二极管。
[0062]在以上的情况中，形成在显示区域AA的晶体管可以是用于反相器的N型半导体晶体管。
[0063]经由接口(例如是LVDS (低压差分信号)接口和TMDS (最小化传输差分信号)接口)从外部主系统向定时控制电路140提供外部定时信号，其中，外部定时信号例如是水平同步信号、垂直同步信号、数据使能信号和点时钟。
[0064]利用外部定时信号，定时控制电路140可生成用于控制数据驱动电路120的数据控制信号和用于控制选通驱动电路130的选通控制信号。[0065]从外部系统向定时控制电路140提供图像数据，定时控制电路140处理并向数据驱动电路120提供该图像数据。
[0066]数据驱动电路120可包括例如多个数据驱动IC DIC0可将数据IC DIC以COG(玻上芯片)或COF (覆晶薄膜)的类型与显示面板110连接，并与数据线DL电连接。
[0067]从定时控制电路140向数据驱动电路120提供数字图像数据和数据控制信号，并且响应于该控制信号，数据驱动电路120向各个数据线DL输出数据电压。例如，根据控制信号，数据驱动电路120并行形式转换输入图像数据、将图像数据转换成正极性/负极性的模拟数据电压，并且向各个数据线DL输出数据电压。
[0068]根据来自定时控制电路140的选通控制信号，选通驱动电路130向选通线GL顺序地提供选通电压Vout。
[0069]构成选通驱动电路130的电路的至少一部分可以被配置为GIP (面板栅驱动集成)类型，即构成选通驱动电路130的电路的至少一部分直接形成于显示面板110的阵列基板处。
[0070]选通驱动电路130可包括电平转换器(level shifter) 131和移位寄存器132。
[0071]电平转换器131对从定时控制电路140输出的选通控制信号进行电平转换，并且向移位寄存器132输出经电平转换的信号。
[0072]移位寄存器132可直接以GIP类型形成在阵列基板处，并与选通线GL的一端连接。换句话说，在显示区域AA形成阵列元件的处理中，移位寄存器132可形成在非显示区域NA中。
[0073]通过利用包括以上所述的N型氧化物晶体管的反相器IV，可以形成移位寄存器132。可以采用与在显示区域AA中形成N型氧化物晶体管相同的工艺来形成用于移位寄存器132的N型氧化物晶体管。
[0074]参见图8和9，移位寄存器132可包括多个晶体管。优选地，多个晶体管是N型氧化物晶体管。
[0075]多个晶体管可包括:第一晶体管Til、T21、T31和T41 ;第二晶体管T12、T22、T32和T42 ;以及由时钟信号CLKl和CLK2控制的第三晶体管T3到第五晶体管T5，该第一晶体管和第二晶体管构成多个反相器，即第一至第四反相器IV1-1V4。
[0076]用于分别地形成第一反相器IVl至第四反相器IV4的第一晶体管T11、T21、T31和Τ41是耗尽型晶体管，并且用于分别地形成第一反相器IVl至第四反相器IV4的第二晶体管Τ12、Τ22、Τ32和Τ42是正常型或增强型晶体管。出于解释的目的，在本实施方式中采用了增强型的第二晶体管。
[0077]第三晶体管Τ3至第五晶体管Τ5可以是正常型晶体管，但不限于此。
[0078]例如，第三晶体管Τ3被例如第二时钟信号CLK2控制，并导通/关断输入信号(例如前端选通信号)。在本实施方式中，出于解释的目的，将以下情况作为示例进行描述:将选通信号Vout输出至第一选通线并将选通启动脉冲Vst输入第三晶体管。
[0079]将第三晶体管Τ3的输出信号输入到串联连接的第一反相器IVl至第四反相器IV4。
[0080]第四晶体管Τ4与第三反相器IV3连接，被例如第一时钟信号CLKl控制，并且第四晶体管Τ4导通/关断低电源电压Vss输出。将来自第四晶体管Τ4的输出信号输入到第三反相器IV3的低电源电压输入端。
[0081]第五晶体管T5与第三反相器IV3和第四反相器IV4之间的节点连接，并被例如第二时钟信号CLK2控制，并且第五晶体管T5导通/关断高电源电压Vdd输出。将来自第五晶体管T5的输出信号输入到第四反相器IV4。
[0082]在以上描述的移位寄存器132中，不需要在选通信号的输出侧设置相关技术的自举电容。因此,防止了由于相关技术的自举电容而产生的应力。因此,实施方式的移位寄存器132可获得如COMS移位寄存器一样的可靠性，并且能够稳定地工作。
[0083]可将移位寄存器132的电路设计应用到CMOS移位寄存器的电路设计。
[0084]图10是示出当采用根据本发明实施方式的选通驱动电路时的模拟结果的示意图。可以看出，选通信号Vout被稳定地输出。
[0085]如上所述，对蚀刻阻挡层的位置进行移位，使得蚀刻阻挡层与源极和漏极之间的重叠区域被调节，因此可以有效地实现氧化物晶体管的耗尽模式和增强模式，因此实现了与CMOS电路相似的反相器。
[0086]此外，可以采用这样的反相器形成选通驱动电路。相比于通过使用自举原则的相关技术的、晶体管经受:闻驱动电压的应力的NMOS或PMOS驱动电路，该选通驱动电路具有如CMOS驱动电路一样的高可靠性。
[0087]因此，可以减少生产成本和工艺步骤，并且可以制造如CMOS电路一样的高可靠性电路。
[0088]在不脱离本发明精神和范围的情况下，可以本发明实施方式进行各种修改和变形，这对于本领域技术人员来说是明显的。因此，本发明旨在涵盖对落入权利要求及其等同物所要求保护的范围内的本发明的修改例和变形例。
[0089]本发明要求享有于2012年12月28日在韩国提交的韩国专利申请N0.10-2012-0157092的权益，以引证的方式并入于此，如同在此进行了充分阐述一样。
【权利要求】
1.一种反相器，该反相器包括: 以耗尽模式工作的第一 N型氧化物晶体管；以及 以正常模式或增强模式工作的第二 N型氧化物晶体管， 其中，所述第一 N型氧化物晶体管的蚀刻阻挡层与所述第一 N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一N型氧化物晶体管的源极之间的重叠区域。
2.根据权利要求1所述的反相器，其中，所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一 N型氧化物晶体管的所述漏极之间的重叠宽度比所述第二 N型氧化物晶体管的蚀刻阻挡层与所述第二 N型氧化物晶体管的漏极之间的重叠宽度宽约I μ m或更多。
3.根据权利要求1所述的反相器，其中，所述第二N型氧化物晶体管以所述增强模式工作。
4.一种显示装置的选通驱动电路，所述电路包括: 移位寄存器，其包括多个反相器并输出选通信号； 其中，每个反相器包括: 以耗尽模式工作的第一 N型氧化物晶体管；以及 以正常模式或增强 模式工作的第二 N型氧化物晶体管， 其中，所述第一 N型氧化物晶体管的蚀刻阻挡层与所述第一 N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一N型氧化物晶体管的源极之间的重叠区域。
5.根据权利要求4所述的电路，其中，所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一 N型氧化物晶体管的所述漏极之间的重叠宽度比所述第二 N型氧化物晶体管的蚀刻阻挡层与所述第二 N型氧化物晶体管的漏极之间的重叠宽度宽约I μ m或更多。
6.根据权利要求4所述的电路，其中，所述移位寄存器以面板栅驱动集成GIP的形式形成于所述显示装置的显示面板。
7.根据权利要求4所述的电路，其中，所述多个反相器包括沿着所述选通信号的输出方向顺序地设置的第一反相器至第四反相器，以及 其中，所述移位寄存器还包括: 第三晶体管，其被提供有前端选通信号，并且其用于根据第二时钟信号来控制向所述第一反相器的输出； 第四晶体管，其用于根据第一时钟信号来控制对所述第三反相器的低电源电压输入端进行的输出；以及 第五晶体管，其用于根据所述第二时钟信号来控制对所述第四反相器进行的高电源电压的输出。
8.一种显示装置，所述显示装置包括: 显示面板；以及 选通驱动电路，其包括向所述显示面板的选通线输出选通信号的移位寄存器， 其中，所述移位寄存器包括多个反相器，以及 其中，每个反相器包括: 以耗尽模式工作的第一 N型氧化物晶体管；以及以正常模式或增强模式工作的第二 N型氧化物晶体管， 其中，所述第一 N型氧化物晶体管的蚀刻阻挡层与所述第一 N型氧化物晶体管的漏极之间的重叠区域大于所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一N型氧化物晶体管的源极之间的重叠区域。
9.根据权利要求8所述的装置，其中，所述第一N型氧化物晶体管的所述蚀刻阻挡层与所述第一 N型氧化物晶体管的所述漏极之间的重叠宽度比所述第二 N型氧化物晶体管的蚀刻阻挡层与所述第二 N型氧化物晶体管的漏极之间的重叠宽度宽约I μ m或更多。
10.根据权利要求8所述的装置，其中，所述移位寄存器以面板栅驱动集成GIP的形式形成于所述显示装置的显示面板处。
11.根据权利要求8所述的装置，其中，所述多个反相器包括沿着所述选通信号的输出方向顺序地设置的第一反相器至第四反相器，以及 其中，所述移位寄存器还包括: 第三晶体管，其被提供有前端选通信号，并且其用于根据第二时钟信号来控制向所述第一反相器的输出； 第四晶体管，其用于根据第一时钟信号来控制对所述第三反相器的低电源电压输入端进行的输出；以及 第五晶体管，其用于根据所述第二时钟信号来控制对所述第四反相器进行的高电源电压的输出。
【文档编号】G09G3/32GK103915055SQ201310728322
【公开日】2014年7月9日 申请日期:2013年12月25日 优先权日:2012年12月28日
【发明者】郑埙 申请人:乐金显示有限公司