专利名称：升压电路中使用的电流控制电路的制作方法
技术领域：
本发明涉及具备由耗尽型场效应晶体管或增强型场效应晶体管构成的直接耦合场效应晶体管逻辑(DCFL:Direct Coupled FETLogic)电路、并且对从升压电路供给的电流进行控制的电路。
背景技术：
众所周知，升压电路是对外部电源电压进行升压，产生比外部电 源电压高的电压的电路。该升压电路向半导体电路的集成正在发展， 即使在例如作为便携式电话用设备使用的GaAs (砷化镓)单片微波 集成电路(MMIC)中，为了改善高频特性的目的和对应近年来的低 电压化，还提出了将升压电路内置的各种提案。在半导体集成电路中要构成升压电路时，从升压电路输出的升压 电压由升压电路的电流供给能力和向与升压电路连接的电路供给的 电流决定。因此，为了效率良好地提高升压电压，需要增大升压电路 的电流供给能力或减少向与升压电路连接的电路供给的电流。其中， 若增大升压电路的电流供给能力，会导致芯片尺寸的增大或消耗电流 的增大，所以不是有效方式，因此减少向与升压电路连接的电路供给 的电流是最重要的。在将升压电路内置的半导体集成电路中，作为与升压电路连接的 电路，有控制由升压电路升压的升压电压、或者将信号的电平转换为 升压电压的逻辑电路。例如，参照日本特开平7-321638号公报。下面，说明用于控制现有技术的升压电压或进行电压转换的逻辑 电路。图9是表示具有增强型场效应晶体管或耗尽型场效应晶体管的倒 相电路(逻辑门)INV的现有技术的逻辑电路110的图。图10是表 示为了增大次级的负载驱动能力，在倒相电路INV的后级设置输出 驱动电路DR的现有技术的逻辑电路120的图。例如，参照日本特开 平7-074619号公报。在现有技术的逻辑电路110中，向输入端子IN输入高电平或低 电平的电压信号。升压电路CP将从外部电源供给端子VDD输入的 电压升压，将获得的升压电压从升压电压供给端子VCP输出。负载 R由电阻元件或耗尽型场效应晶体管等构成。晶体管EF1是驱动用的 增强型晶体管，被插入在负载R与接地电压源VSS (例如OV)之间。在输入端子IN中输入高电平的电压(例如0.7V)时，晶体管EF1 变成导通状态，倒相电路INV输出低电平的电压(例如OV)。另一 方面，在输入端子IN中输入低电平的电压时，晶体管EF1变成截止 状态，倒相电路INV输出升压电压(例如7V)。而且，现有技术的逻辑电路120具备与逻辑电路110同样的倒相 电路INV和构成推挽电路的输出驱动电路DR。输出驱动电路DR分 别由增强型场效应晶体管构成，具有上拉用晶体管EF2和下拉用晶 体管EF3。在输入端子IN中输入高电平电压(例如0.7V)时，晶体管EF1 变成导通状态，倒相电路INV输出低电平电压(例如OV)。与该输 出相对应，由于晶体管EF2变成截止状态，并且晶体管EF3变成导 通状态，因此输出驱动电路DR输出低电平电压(OV)。另一方面， 在输入端子IN中输入低电平电压时，晶体管EF1变成截止状态，倒 相电路INV输出升压电压(例如7V)。与该输出相对应，由于晶体 管EF2变成导通状态，并且晶体管EF3变成截止状态，因此输出驱 动电路DR输出升压电压(7V)。在该图10中所示的现有技术的逻辑电路120中，因为在倒相电路INV的后级设有推挽结构的输出驱动电路DR，所以可以增大升压 电压输出时的负载驱动能力。但是，在使用由控制上述升压电压、或者进行电压转换的增强型 场效应晶体管或耗尽型场效应晶体管构成的DCFL电路的现有技术 的逻辑电路110及120中，存在如下所述的共同问题。在输入端子IN中输入低电平电压使晶体管EF1处于截止状态时， 几乎没有从升压电压供给端子VCP流入接地电压源VSS的倒相电路 INV的消耗电流。因此，通过与输出端子OUT连接的负载，可以决 定来自升压电压供给端子VCP的供给电流。但是，在输入端子IN中输入高电平电压使晶体管EF1处于导通 状态时，由于晶体管EF1是增强型场效应晶体管，因此从升压电压 供给端子VCP流入接地电压源VSS的倒相电路INV的消耗电流，直 接成为来自升压电路CP的供给电流。即，在现有技术的逻辑电路110 及120中，在输入端子IN中输入高电平电压期间，晶体管EF1中始 终流过电流。艮口，从升压电路CP输出的升压电压，由与升压电路CP连接的 多个逻辑电路的总的输出电流供给来决定，所以要使用增强型场效应 晶体管或耗尽型场效应晶体管构成逻辑电路时，与由MOS晶体管构 成逻辑电路时相比，存在需要来自升压电路CP的额外的电流供给， 导致升压电压降低的问题。作为其解决方法，考虑到通过调节倒相电路INV的负载R来削 减在输入端子IN中输入高电平电压时的来自升压电路CP的供给电 流的方法。但是，由于通过倒相电路INV的负载R削减电流的方法 会导致芯片面积的增大或切换时间的延迟，所以不是有效的方法。发明内容因此，本发明的目的是提供一种电流控制电路，即使在使用了由耗尽型场效应晶体管或增强型场效应晶体管构成的DCFL电路时，也 可以消除来自升压电路的不需要的电流供给，提高电压升压效率。本发明提供一种电流控制电路，具备由耗尽型场效应晶体管或增 强型场效应晶体管构成的直接耦合场效应晶体管逻辑电路，用于升压 电路。而且，为了达到上述目的，本发明的电流控制电路具备逻辑 电路，包含根据输入到栅极的逻辑信号将高电平电压和低电平电压中 的某一个输出到漏极的晶体管部，以及一端与该晶体管部的漏极连接 的负载；第1开关电路，设置于负载的另一端与升压电路的电流供给 端之间，当高电平电压输出到晶体管部的漏极时，变成导通状态；第 2开关电路，设置于负载的另一端与外部电源之间，当低电平电压输 出到晶体管部的漏极时，变成导通状态。优选第1开关电路是漏极与升压电路的电流供给端连接、栅极与 负载的一端连接、源极与负载的另一端连接的耗尽型场效应晶体管。 另外，第2开关电路是漏极与外部电源连接、源极与负载的另一端连 接、栅极与控制部连接的耗尽型场效应晶体管，控制部控制第2开关 电路的栅极电压，也可以是第1开关电路处于导通状态时，使第2开 关电路处于截止状态，第1开关电路处于截止状态时，使第2开关电 路处于导通状态。而且，第2开关电路也可以是阳极与外部电源连接、阴极与负载 的另一端连接的二极管元件。在该二极管元件中可以使用耗尽型场效 应晶体管和增强型场效应晶体管中的某一个，将栅极与漏极(或源极) 连接到外部电源上、源极(或漏极)与负载的另一端连接，或者，将 栅极与外部电源连接、漏极和源极与负载的另一端连接。另外，晶体管部可以由各漏极和源极以并联形式连接的多个晶体 管、或者各漏极和源极以串联形式连接的多个晶体管构成，此时，可 以输入与多个晶体管的各栅极独立的逻辑信号。再者，也可以具备推挽电路，该推挽电路将从晶体管部输出的电压输入到上拉用晶体管的栅极、将向晶体管部输入的逻辑信号输入到 下拉用晶体管的栅极。根据上述本发明，使用开关电路不向输出端子输出升压电压的情 况下，切换成升压电路的升压电压供给端子与负载不连接的结构。由 此，在驱动用的晶体管中流过额外的电流时，可以切断升压电路的电 流路径。因此，可以减小来自升压电路的供给电流。参照附图在以下的详细说明中，对本发明的上述说明及其他目 的、特征、构造、效果应该更加明确。
图1是表示本发明的第1实施方式涉及的电流控制电路10的结构的电路图。图2是表示本发明的第2实施方式涉及的电流控制电路20的结 构的电路图。图3是表示本发明的第3实施方式涉及的电流控制电路30的结 构的电路图。图4是表示电流控制电路30的具体结构例的电路图。 图5是表示电流控制电路30的具体结构例的电路图。 图6是表示本发明的第4实施方式涉及的电流控制电路40的结 构的电路图。图7是表示本发明的第5实施方式涉及的电流控制电路50的结 构的电路图。图8是表示本发明的第5实施方式涉及的电流控制电路60的结 构的电路图。图9是表示现有技术的逻辑电路110的结构的电路图。 图10是表示现有技术的逻辑电路120的结构的电路图。
具体实施方式
(第l实施方式) 图1是表示在本发明的第1实施方式涉及的升压电路CP中使用的电流控制电路10的结构的电路图。在图1中，第1实施方式涉及 的电流控制电路10具备第1开关电路SW1、第2开关电路SW2和 包含负载R及晶体管EF1的倒相电路INV。升压电路CP对从外部电源供给端子VDD输入的电压进行升压， 将获得的升压电压从升压电压供给端子VCP输出。晶体管EF1是升 压电路驱动用的增强型场效应晶体管，栅极与输入端子IN连接，漏 极与负载R的一端和输出端子OUT连接，源极与接地电压源VSS(例 如0V)连接。负载R由电阻元件或耗尽型场效应晶体管等构成。输 入端子IN中输入高电平或低电平的电压信号。第1开关电路SW1 设置于升压电压供给端子VCP与负载R的另一端之间。第2开关电 路SW2设置于外部电源供给端子VDD与负载R的另一端之间。将图1所示的本发明的结构与图9所示的现有技术的结构相比较 可以知道，本发明的结构是以在现有技术的结构上设置第1开关电路 SW1和第2开关电路SW2为特征的。在该第1实施方式中，说明使用了该第1开关电路SW1和第2 开关电路SW2的本发明的基本控制动作。然后，在第2实施方式以 后，具体说明第1开关电路SW1和第2开关电路SW2的详细结构。首先，在输入端子IN中输入低电平电压(例如0V)时，第l开 关电路SW1切换连接至导通状态，第2开关电路SW2切换连接至截 止状态。由此，在负载R的另一端上施加从升压电路CP输出的升压 电压(例如7V)。并且，在栅极输入低电平电压的晶体管EF1变成 截止状态。因此，在晶体管EF1的漏极、即输出端子OUT上表现出 从输出到升压电压供给端子VCP的升压电压中减去由负载R引起的 电压降低量之后的电压。接着，在输入端子IN中输入高电平电压(例如0.7V)时，第l 开关电路SW1切换连接至截止状态，第2开关电路SW2切换连接至 导通状态。由此，在负载R的另一端上施加与外部电源供给端子VDD 同等的电压(例如3V)。并且，在栅极输入高电平电压的晶体管EF1 变成导通状态。因此，在晶体管EF1的漏极、即输出端子OUT上表 现出接地电压源VSS的电压。但是，此时，由于从外部电源供给端 子VDD向负载R的另一端直接供给电流，所以，即使在晶体管EF1 中始终流过电流，也不会对来自升压电路CP的供给电流带来影响。
如上所述，根据本发明的第1实施方式，在使用第1开关电路 SW1和第2开关电路SW2将升压电压输出到输出端子OUT的情况 下，转换为与将升压电路CP的升压电压供给端子VCP连接到负载R 上的现有技术同样的结构，在不使升压电压输出到输出端子OUT的 情况下，转换为升压电路CP的升压电压供给端子VCP不与负载R 连接的结构。由此，在升压电路驱动用的晶体管EF1中流过额外的 电流时，可以切断升压电路CP的电流路径。因此，可以减小来自升 压电路CP的供给电流。
(第2实施方式)图2是表示在本发明的第2实施方式涉及的升压电路CP中使用 的电流控制电路20结构的电路图。该第2实施方式涉及的电流控制 电路20是由作为耗尽型场效应晶体管的晶体管DF1构成图1中的第 1开关电路SW1，由作为耗尽型场效应晶体管的晶体管DF2及控制 部CONT构成第2开关电路SW2的例子。晶体管DF1的漏极与升压电路CP的升压电压供给端子VCP连 接，源极与负载R的另一端连接，栅极与负载R的一端、即输出端 子OUT连接。晶体管DF2的漏极与外部电源供给端子VDD连接， 源极与负载R的另一端连接，栅极与控制部CONT连接。
当输入端子IN中输入低电平电压时，晶体管EF1变成截止状态。因此，晶体管EF1的漏极、即输出端子OUT的电压暂时变成不确定 的高电平状态。该高电平电压被输入到晶体管DF1的栅极，使晶体 管DF1成为导通状态。因此，晶体管DF1变成导通状态，在负载R 的另一端表现出升压电路CP输出的升压电压(例如7V)。另一方面， 控制部CONT在晶体管DF2的栅极施加低电平电压(例如0V)，使 栅极-源极间电压Vgs (例如-7V)比阈值(例如-L2V)低，使晶体管 DF2成为截止状态。接着，当输入端子IN中输入高电平电压时，晶体管EF1变成导 通状态。因此，在晶体管EF1的漏极、即输出端子OUT上出现接地 电压源VSS的电压，变成低电平状态。另一方面，控制部CONT在 晶体管DF2的栅极施加高电平电压(例如3V)，使晶体管DF2成为 导通状态。因此，在晶体管DF1的栅极输入低电平电压，栅极-源极 间电压Vgs (例如-3V)比阈值低，变成截止状态。如上所述，根据本发明的第2实施方式，通过在第1开关电路 SW1和第2开关电路SW2中使用耗尽型场效应晶体管，可以通过简 单的结构实现电流控制电路。另外，不言而喻，控制部CONT通过检测输入端子IN或输出端 子OUT等的电压，可以容易地判断施加在晶体管DF1的栅极上的电 压电平。(第3实施方式)图3是表示在本发明的第3实施方式涉及的升压电路CP中使用 的电流控制电路30的结构的电路图。该第3实施方式涉及的电流控 制电路30是由二极管元件D构成图2中的第2开关电路SW2的例 子。二极管元件D的阳极与外部电源供给端子VDD连接，阴极与负 载R的另一端连接。当输入端子IN中输入低电平电压时，晶体管EF1变成截止状态。因此，晶体管EF1的漏极、即输出端子OUT的电压变成暂时不确定 的高电平状态。该高电平电压输入到晶体管DF1的栅极，使晶体管 DF1成为导通状态。因此，晶体管DF1变成导通状态，在负载R的 另一端表现出升压电路CP输出的升压电压(例如7V)。此时，二极 管元件D在反向被施加电压，变成截止状态。接着，当输入端子IN中输入高电平电压时，晶体管EF1变成导 通状态。因此，在晶体管EF1的漏极、即输出端子OUT上出现接地 电压源VSS的电压，变成低电平状态。此时，二极管元件D在正向 被施加电压，变成导通状态。因此，在负载R的另一端施加从外部 电源供给端子VDD (例如3V)中减去二极管元件D的压降(例如 0.3V)的电压(例如2.7V)。因此，晶体管DF1的栅极被输入低电平 电压，栅极-源极间电压Vgs (例如-2.7V)比阈值大，变成截止状态。如上所述，根据本发明的第3实施方式，通过第2开关电路SW2 使用二极管元件D，可以省略控制部CONT的结构。另外，例如可以通过连接作为耗尽型场效应晶体管或增强型场效 应晶体管的晶体管DEF1的漏极(或源极)与栅极(图4)，或者连 接晶体管DEF2的漏极与源极(图5)，能够容易地实现二极管元件D。 (第4实施方式)图6是表示在本发明的第4实施方式涉及的升压电路CP中使用 的电流控制电路40的结构的电路图。在图6中，第4实施方式涉及 的电流控制电路40具备第1开关电路SW1、第2开关电路SW2、包 含负载R及晶体管EF1的倒相电路INV、以及包含晶体管EF2及晶 体管EF3的输出驱动电路DR。该电流控制电路40是在上述第1实施方式涉及的电流控制电路 10中的输出端子OUT上追加了输出驱动电路DR的结构。输出驱动 电路DR构成具有上拉用的晶体管EF2和下拉用的晶体管EF3的推 挽电路。当倒相电路INV输出低电平电压时，晶体管EF2变成截止状态， 并且，晶体管EF3变成导通状态。因此，输出驱动电路DR输出低电 平电压。另一方面，当倒相电路INV输出高电平电压(升压电压) 时，晶体管EF2变成导通状态，并且，晶体管EF3变成截止状态。 因此，输出驱动电路DR输出高电平电压(升压电压)。如上所述，根据本发明的第4实施方式，因为在倒相电路INV 的后级设有推挽结构的输出驱动电路DR，所以，能够增大升压电压 输出时的负载驱动能力。另外，在上述第4实施方式中，说明了使输出驱动电路DR适应 第1实施方式涉及的电流控制电路10的例子。但是，该输出驱动电 路DR同样也可以应用于第2实施方式和第3实施方式涉及的电流控 制电路20和电流控制电路30。 (第5实施方式)图7是表示在本发明的第5实施方式涉及的升压电路CP中使用 的电流控制电路50的结构的电路图。在图7中，电流控制电路50具 备第1开关电路SW1、第2开关电路SW2和包含负载R及并联连接 的3个晶体管EF4 EF6的倒相电路INV。而且，图8是表示在本发明的第5实施方式涉及的升压电路CP 中使用的其他的电流控制电路60的结构的电路图。在图8中，电流 控制电路60具备第1开关电路SW1、第2开关电路SW2和包含负 载R及串联连接的3个晶体管EF7 EF9的倒相电路INV。这些电流控制电路50及60是与输入倒相电路INV的逻辑信号 为多个的情况对应的结构。在图7中，将晶体管EF4 EF6并联连接， 表示构成了对于3个逻辑信号的N0R电路的例子。在图8中，将晶 体管EF7 EF9串联连接，表示构成了对3个逻辑信号的NAND电路 的例子。当然，并联或串联连接的晶体管的数目不限于3个。如上所述，根据本发明的第5实施方式，即使输入倒相电路INV的逻辑信号是多个时，也可以用简单的电路构成倒相电路INV。另外，在上述第5实施方式中，说明了使晶体管EF4 EF6的结构和晶体管EF7 EF9的结构适应第1实施方式涉及的电流控制电路IO的例子。但是，这些结构同样也可以应用于第2实施方式 第4实施方式涉及的电流控制电路20、 30和40。以上，详细说明了本发明，但是上述说明在所有部分只不过是对本发明的举例说明，而不是要限定其范围。不言而喻，在不脱离本发明的范围下，可以进行各种改进或变形。
权利要求
1、一种电流控制电路，具有由耗尽型场效应晶体管或增强型场效应晶体管构成的直接耦合场效应晶体管逻辑电路，并且用于升压电路，其特征在于，该电流控制电路具备逻辑电路，包含根据输入到栅极的逻辑信号将高电平电压与低电平电压中的某一个输出到漏极的晶体管部、和一端与该晶体管部的漏极连接的负载；第1开关电路，设置于所述负载的另一端与所述升压电路的电流供给端之间，当向所述晶体管部的漏极输出高电平电压时，变成导通状态；以及，第2开关电路，设置于所述负载的另一端与外部电源之间，当向所述晶体管部的漏极输出低电平电压时，变成导通状态。
2、 如权利要求l所述的电流控制电路，其特征在于，所述第1开关电路是漏极与所述升压电路的电流供给端连接、栅 极与所述负载的一端连接、源极与所述负载的另一端连接的耗尽型场 效应晶体管。
3、 如权利要求2所述的电流控制电路，其特征在于，所述第2开关电路是漏极与所述外部电源连接、源极与所述负载 的另一端连接、栅极与控制部连接的耗尽型场效应晶体管；所述控制部控制所述第2开关电路的栅极电压，在所述第1开关 电路处于导通状态时，使所述第2开关电路处于截止状态，在所述第 1幵关电路处于截止状态时，使所述第2开关电路处于导通状态。
4、 如权利要求l所述的电流控制电路，其特征在于，所述第2开关电路是阳极与所述外部电源连接、阴极与所述负载 的另一端连接的二极管元件。
5、 如权利要求4所述的电流控制电路，其特征在于，所述二极管元件是栅极与漏极同所述外部电源连接、源极与所述 负载的另一端连接的耗尽型场效应晶体管和增强型场效应晶体管中 的某一个。
6、 如权利要求4所述的电流控制电路，其特征在于， 所述二极管元件是栅极与源极同所述外部电源连接、漏极与所述负载的另一端连接的耗尽型场效应晶体管和增强型场效应晶体管中 的某一个。
7、 如权利要求4所述的电流控制电路，其特征在于， 所述二极管元件是栅极与所述外部电源连接、漏极与源极同所述负载的另一端连接的耗尽型场效应晶体管和增强型场效应晶体管中 的某一个。
8、 如权利要求l所述的电流控制电路，其特征在于， 所述晶体管部由各漏极和源极以并联形式连接的多个晶体管构成，向该多个晶体管的各栅极输入独立的逻辑信号。
9、 如权利要求l所述的电流控制电路，其特征在于， 所述晶体管部由各漏极及源极以串联形式连接的多个晶体管构成，向该多个晶体管的各栅极输入独立的逻辑信号。
10、 如权利要求l所述的电流控制电路，其特征在于， 还具备推挽电路，从所述晶体管部输出的电压输入到上拉用晶体管的栅极、向所述晶体管部输入的逻辑信号输入到下拉用晶体管的栅
全文摘要
一种升压电路中使用的电流控制电路，向输入端子(IN)输入低电平电压时，晶体管(EF1)处于截止状态，第1开关电路(SW1)处于导通状态，第2开关电路(SW2)处于截止状态。因此，从升压电路(CP)输出的升压电压施加在负载(R)上。向输入端子(IN)输入高电平电压时，晶体管(EF1)处于导通状态，第1开关电路(SW1)处于截止状态，第2开关电路(SW2)处于导通状态。因此，与外部电源供给端子(VDD)同等的电压施加在负载(R)上。因此，即使在不需要升压电压时晶体管(EF1)中始终流过电流，也不会对来自升压电路(CP)的供给电流带来影响。
文档编号H03K19/0185GK101267202SQ20081008219
公开日2008年9月17日 申请日期2008年3月7日 优先权日2007年3月9日
发明者中塚忠良, 安田英司 申请人:松下电器产业株式会社