专利名称：跨导器的制作方法
技术领域：
本发明涉及一种模拟电路，特别是涉及跨导器。
背景技术：
目前,对2GHz频率范围内的无线通讯用射频集成电3各(Radio Frequency Integrated Circuit, RFIC )的关注已经迅猛地增长。RFIC的前端发射器及接 收器中的模拟电路是提供从射频(Radio Frequency, RF )到中频(Intermediate Frequency, IF )或者从IF到RF的信号频率转换的混合器。该混合器通常 包括将其输入电压信号转换成输出电流信号的跨导级(transconductance stage )以及将输出电流信号与本地振荡器(local oscillator, LO )信号混合的 芯级(core stage )。
跨导级的失真是混频器设计中的考虑因素。增强跨导级的线性以便改 进混频器的整体线性是所希望的。除了混频器，通讯系统中的其它模拟电 路，例如低噪声放大器(Low Noise Amplifier, LNA )以及滤波器，皆涉及 跨导级的设计。传统上，这些模拟电路的跨导级由将其输入电压信号转换 成输出电流信号的差动对电路(differential pair circuit)来实现。藉由改进 跨导级或跨导器的线性度，可以改进通讯系统中的混频器、低噪声放大器 以及滤波器的线性特性。
图1显示了可以作为通讯系统的混频器、低噪声放大器或滤波器中的 跨导器来操作的传统差动对电路100。该差动对电路100包括一对差动连接 的金属氧化物半导体(Metal-Oxide-Semiconductor, MOS )晶体管Ml 102 和M2 104。 MOS晶体管102包括棚-极端子106、漏极端子108以及源极端 子110。 MOS晶体管104包括4册极端子112、漏极端子114以及源极端子 116。 MOS晶体管Ml 102的栅极端子106耦接到差动对电路100的第一输 入端子120。 MOS晶体管M2 104的栅极端子112耦接到差动对电路100的 第二输入端子122。 MOS晶体管Ml 102的漏极端子108耦接到差动对电S各 100的第一输出端子124。 MOS晶体管M2 104的漏极端子114耦接到差动对电路100的第二输出端子126。 MOS晶体管Ml 102的源极端子110以及 MOS晶体管M2 104的源极端子116连4妾在一起，以1更由固定电流源130 驱动。藉由在输入端子120和122施加差动电压信号，则可在输出端子124 和126上输出差动电流信号。
在传统电路100中，MOS晶体管Ml 102和M2 104可以具有相同的长 度和宽度、相同的临界(threshold)电压以及相同的跨导参数。输入电压信号 Vj+132和V「134分别施加到输入端子120和122。输出电流信号1。+136和 1。—138分别提供在输出端子124和126上。将差动输入电压表示为等于V,+-V「的Vin,固定电流源表示为Iss 130，并且将MOS晶体管Ml 102和M2 104 的跨导参数表示为P,当各MOS晶体管M1 102和M2 104在饱和区域操作， 则差动输出电流AIo,其等于1。+-1。-,可以表示为
如同公式(1)中看到的，在差动输入电压V,n具有小振幅的范围内， 近似提供了线性转换特性(linear transfer characteristic ),使得输出电流AID
随差动输入电压Vin而线性变化。然而，当差动输入电压Vin增加到过驱动
电压(over-drivenvoltage)附近的水平时，该线性丧失。因此，该传统差动对 电路100提供线性变换特性的输入电压范围相对比较窄。
图2显示了根据美国专利No.7,107,025的差动信号混频器200的示意方 块图。混频器200包括输入段202、混合段204、备用(standby)电流源206 和208，以及调谐部件210和212。输入^史202在操作上耦接成接收输入电 压信号214并根据输入段202的跨导属性而由此输入段202产生输出电流 信号216。输入段202包括两个电流源218和220、电阻222以及两个输入 晶体管224和226。输入晶体管224和226的栅极端子在操作上耦接为分别 接收输入电压214的正分支(leg)以及输入电压214的负分支。电阻222 操作上耦接在输入晶体管224和226的源极端子之间。
图3显示了根据美国专利No.6，542,019应用于使用双平衡单元 (double-balanced cell)的混频电路的线性化跨导电路300。跨导电路300 包括第一MOS晶体管Ml 302和第二MOS晶体管M2 304以便产生第一平 衡对。由于小的宽度-长度比，该第一平衡对呈现相对较大的线性输入范围。 此外，跨导电路300包括第三MOS晶体管M3 306和第四MOS晶体管M4308以便产生第二平衡对。MOS晶体管M3 306和M4 308的第二平衡对较 MOS晶体管Ml 302和M2 304的第一平#]"对具有更大的宽度-长度比。这 种配置意于实现改进的线性以及改进的噪声指数(noise figure )。
根据具体应用，除了线性，例如增益、噪声或者功率效率这样的参数 也是重要的。然而，改进线性的设计会对其它参数产生不利的影响。
发明内容
根据本发明的 一 范例，提供了 一种将输入电压转换成输出电流的跨导 器，该跨导器包括由该输入电压和驱动电流提供输出电流的初级跨导级； 与初级跨导级串联耦接的自适应跨导级以便由该输入电压产生该驱动电 流；以及耦接为向初级跨导级提供初级偏置(bias)电压并向自适应跨导级提 供自适应偏置电压的偏置电路。
再根据本发明的一范例，提供了 一种将输入电压转换成输出电流的跨 导器，该跨导器包括由输入电压和驱动电流提供输出电流的初级跨导级； 与初级跨导级串联耦接以便由该输入电压产生该驱动电流的自适应跨导 级；耦接为向初级跨导级提供初级偏置电压并向自适应跨导级提供自适应 偏置电压的偏置电路；以及耦接到初级跨导级和自适应跨导级的电流源。
应当理解，前述一般性描述以及后续详细描述仅是示范性和解释性的， 并且不是对本发明的限制。
为使本发明的上述和其它目的、特性和优点能更明显易懂，下文特举 较佳实施例，并结合附图详细说明如下。
结合在说明书中并构成说明书一部分的附图显示了本发明的实施例， 并与说明书一起用于解释本发明的原理。 图l显示了传统差动对电路。
图2显示了根据现有技术的差动信号混频器的示意方块图。
图3显示了应用于根据现有技术的混频器电路中的线性化跨导电路。
图4显示了根据示范性实施例的线性跨导器的示意方块图。
图5示意了显示图4所示的线性跨导器之输入电压范围的仿真结果。
图6显示了根据示范性实施例的线性跨导器的示意方块图。图7显示了根据示范性实施例的线性跨导器的示意方块图。
图8显示了根据示范性实施例的线性跨导器的示意方块图。 图9显示了根据示范性实施例的线性跨导器的示意方块图。 图IOA和图IOB显示了根据示范性实施例的线性跨导器的示意方块图。
附图符号说明
400 线性跨导器
402 初级跨导级
404 自适应跨导级
406 偏置电路
430 第一MOS晶体管Ml
432 第二MOS晶体管M2
434, 436电容
440 第三MOS晶体管M3
442 第四MOS晶体管M4
444, 446电容
474, 476电阻
478， 480电阻
482 第一参考电压V1
486 第二参考电压V2
600 线性跨导器
602 初级^f导级
604 自适应3争导级
606 偏置电路
700 线性跨导器
702 初级跨导级
704 自适应^,导级
706 偏置电路
800 线性跨导器
802 初级^,导级
804 自适应3争导级806 偏置电路
900 线性跨导器 902 初MJ夸导级 904 自适应跨导级 卯6 偏置电路 1000线性跨导器 1002初级3争导级 1004自适应跨导级 1006偏置电路
具体实施例方式
现在详细参照示范性实施例，在附图中显示了其实例。后续描述参照 附图，其中除非以其它方式表示，不同图中的相同附图标记表示相同或相 似的组件。与本发明一致的示范性实施例的后续描述中所阐述的实施方式 不代表与本发明一致的所有实施方式。相反地，它们仅是与如所附权利要 求中所陈述的本发明的相关方面 一 致的系统和方法的实例。
在本发明的 一的实施例中，具有改进线性的跨导器包括具有第 一差动 对电路的初级跨导级以及具有第二差动对电路的自适应跨导级。线性跨导 器的操作可以具有两个状态，分别对应于操作区域I和操作区域II。在操作 区域I中，自适应跨导级提供二次谐波电流以便基本上消除初级跨导级中的 三次谐波失真。结果，初级跨导级的非线性得到补偿，并且线性跨导器具
有宽的输入电压范围。在操作区域n,在初级跨导级中出现完全切换(full
switching )。初级^争导级作为串联晶体管(cascode transistor)来操作并且该 自适应跨导级提供上述的输出电流。
同样在本发明的 一 的实施例中，施加在线性跨导器的第 一分支和第二 分支上的差动输入电压施加到初级跨导级和自适应跨导级。在初级跨导级 上提供具有第一分支和第二分支的差动输出电流。差动输出电流在宽的动 态范围内随差动输入电压而线性变化。
图4显示了根据示范性实施例的线性跨导器400的示意方块图。跨导 器400包括初级跨导级402、自适应5,导级404以及偏置电路406。此外， 跨导器400包括第一及第二输入端子408和410以及第一和第二输出端子412和414。具有第 一分支V「 418和第二分支V「 420的差动输入电压Vin 416 施加到初级跨导级402和自适应3,导级404。具有第 一分支1。+424和第二分 支1。- 426的差动输出电流I。 422提供到初级跨导级402上。差动输出电流 I。 422在宽的动态范围内随差动输入电压Vin 416而线性变化。
初级3争导级402包括第一 MOS晶体管Ml 430和第二 MOS晶体管M2 432。 MOS晶体管Ml 430和M2 432具有基本上相同的宽度-长度比以及基 本上相同的跨导参数。第一MOS晶体管Ml 430操作上耦接为经第一电容 434接收差动输入电压Vin416的第一分支Vj+418。第二MOS晶体管M2 432 操作上耦接为经第二电容436接收差动输入电压Vin 416的第二分支V「 420。自适应跨导级404包括第三MOS晶体管M3 440和第四MOS晶体管 M4 442。 MOS晶体管M3 440和M4 442具有基本上相同的宽度-长度比以 及基本上相同的跨导参数。第三M0S晶体管M3 440操作上耦接为经第三 电容444接收差动输入电压Vm 416的第一分支Vi+418。第四MOS晶体管 M4 442操作上耦接为经第四电容446接收差动输入电压Vin416的第二分支 V「420。
第一 MOS晶体管Ml 430包括第一4册极端子450、第一漏极端子452 以及第一源极端子454。第一栅极端子450经第一电容434耦接到第一输入 端子40S。第二MOS晶体管M2 432包括第二栅极端子456、第二漏极端子 458以及第二源极端子460。第二栅极端子456经第二电容436耦接到第二 输入端子410。
第三MOS晶体管M3 440包括第三栅极端子462、第三漏极端子464 以及第三源极端子466。第三栅极端子462经第三电容444耦接到第一输入 端子408。第四MOS晶体管M4 442包括第四栅极端子468、第四漏极端子 470以及第四源极端子472。第四4册极端子468经第四电容446耦接到第二 输入端子410。
初级跨导级402与自适应跨导级404串联耦接以便由来自该自适应跨 导级404的电流所驱动。差动输出电流I。 422由初级跨导级402提供。更具 体地，初级3争导级402的第一源极端子454和第二源极端子460 —起分别 耦接到自适应跨导级404的第三漏极端子464和第四漏极端子470。差动输 出电流I。 422的第 一分支1。+424提供在第 一输出端子412上，并且差动输出 电流I。 422的第二分支1。- 426提供到第二输出端子414上。偏置电路406包括两对电阻474和476以及478和480。电阻对474和 476 —起耦接到第一参考电压V！ 482并向初级跨导级402提供初级偏置电 压484。电阻对478和480 —起耦接到第二参考电压V2 486并向自适应跨 导级404提供自适应偏置电压488。
在本发明的一的实施例中，跨导器400的操作具有两个状态，分别对 应于操作区域I和操作区域II。在操作区域I中，差动输出电流I。422由初 级跨导级402提供。自适应跨导级404提供二次谐波电流以便基本上消除 初级跨导级402内的三次谐波失真。结果，初级跨导级402的非线性得到 了补偿，并且跨导器400具有宽的输入电压范围，这将在下文详细说明。
如公式(1 )所示，当各MOS晶体管Ml 430和M2 432分别在饱和区 域操作时，由初级跨导级402从差动输入电压Vin 416提供的差动输出电流 I。 422可以表示为
'。H」f-(Vin)2
Pl'2 , 公式(2 )。
MOS晶体管Ml 430和M2 432具有基本上相同的宽度-长度比以及基本 上相同的跨导参数[3i，2。初级跨导级402的驱动电流L由自适应跨导级404 提供并可以表示为
lss = lD3 + U = P3.4. {(V。S3 + ^ _ VTH )2 + (V。S4 - ^ — VTH )2}
=P3,4'{2.(VGS34—VTH)2+2.(》)2}, 、…、
L 2 J 公式(3 )
其中ID3和ID4分别是第三MOS晶体管M3 440和第四MOS晶体管M4 442的漏极电流；VGS3和Vgs4分別是第三MOS晶体管M3 440和第四MOS 晶体管M4 442的栅极-源极电压，并且等于Vgs3,4; Vra表示临界电压值； 并且Vm是差动输入电压416。
如果MOS晶体管Ml 430和M2 432的跨导参凄t Pi,2等于MOS晶体管 M3 440和M4 442的跨导参数卩3,4,或者MOS晶体管Ml 430、 M2 432、 M3 440以及M4 442具有基本上相同的宽度-长度比，将公式(3 )代入公式 (2 )得出:2.|33.4. 2.(VGS34-VTH)2+2.(》)2
1 -^1-(vin)2
P1|2
二2.Pw'(VGS34 - VTH).vin. 公式(4)
如公式(4)所示，自适应跨导级404提供二次谐波电流以便基本上消 除初级跨导级402中的三次谐波失真。因而，初级跨导级402的非线性得 到了补偿。结果，差动输出电流I。422在操作区域I的宽输入电压范围随着
差动输入电压Vin416而线性变化，即，
在操作区域II中，即， V Pl'2 , MOS晶体管Ml 430和M2 432中的 一个携带全部的电流Iss,使MOS晶体管中的另一个关闭。因而在初级跨导 级402中出现了全(full)切换。初级跨导级402作为串联晶体管来操作并且 该自适应跨导级404提供输出电流。
图5显示该跨导器400 (图4)的输入电压范围502与传统差动对电路 IOO(图l)的输入电压范围504相比得到了改善的模拟结果500。参照图5， 跨导器400的输入电压范围502 ( 5卯mV)比传统差动对电路100的输入电 压范围504 (70mV)宽八倍以上。跨导器400中的三次谐波失真506与传 统差动对电路100的三次谐波失真508相比受到了很好的抑制。
在与本发明 一 致的实施例中，不同电路配置可以用于向线性跨导器的 初级跨导级和自适应跨导级施加差动输入电压。图6示意了根据另一形式 的示范性实施例的线性跨导器600的示意方块图。跨导器600包括初级跨 导级602、自适应跨导级604以及偏置电路606。具有第一分支V匸610和 第二分支V「 612A的差动输入电压Vin 608施加到初级^争导级602和自适应 ^夸导级604。差动输出电流I。 614由初级3夸导级602提供。差动输出电流I。 614在宽的动态范围内随着差动输入电压Vin 608而线性变化。
在跨导器600中，初级跨导级602、自适应跨导级604以及偏置电3各 606分别以先前参照图4中的初级3争导级402、自适应^,导级404和偏置电 路406讨论的方式来操作。初级3争导级602包括第一 MOS晶体管Ml 616 和第二MOS晶体管M2 618。第一MOS晶体管Ml 616在操作上耦接为经 第一电容620接收差动输入电压Vin 608的第一分支Vi+610。第二MOS晶 体管M2 618操作上耦接为经第二电容622接收差动输入电压Vin 608的第 二分支V「612。自适应^争导级604包括第三M0S晶体管M3 624和第四MOS晶体管M4 626。第三MOS晶体管M3 624操作上耦接为经第三电容628和 第一电容620接收差动输入电压Vin 608的第一分支V,610。第四MOS晶 体管M4 626 4喿作上耦接为经第四电容630和第二电容622接收差动输入电 压Vin 608的第二分支V「612。
图7示意了根据另一示范性实施例的线性跨导器700的示意方块图。 该跨导器700包括初级跨导级702、自适应跨导级704和偏置电路706。具 有第一分支V, 710和第二分支V「 712的差动输入电压Vin 708施加到初级 跨导级702和自适应跨导级704。差动输出电流I。 714由初级跨导级702提 供。差动输出电流I。 714在宽的动态范围内随着差动输入电压Vin 708而线 性变化。
在跨导器700中，初级跨导级702、自适应^争导级704、偏置电路706 分别以参照图4中的初级跨导级402、自适应跨导级404和偏置电路406所 讨论的方式来操作。初级跨导级702包括第一MOS晶体管Ml 716和第二 MOS晶体管M2 718。第一M0S晶体管M1 716操作上耦接为经第一电容 720和第二电容722接收差动输入电压Vin 708的第一分支V, 710。第二 MOS晶体管M2 718操作上耦接为经第三电容724和第四电容726接收差 动输入电压Vin 708的第二分支Vr 712。该自适应if争导级704包括第三MOS 晶体管M3 728和第四MOS晶体管M4 730。第三MOS晶体管M3 728操作 上耦接为经第二电容722接收差动输入电压Vin708的第一分支Vi+710。第 四MOS晶体管M4 730操作上耦接为经第四电容726接收差动输入电压Vin 708的第二分支V「712。
图8示意了根据又一示范性实施例的线性跨导器800的示意方块图。 该跨导器800包括初级3夸导级802、自适应跨导级804以及偏置电^各806。 具有第一分支V, 810和第二分支V「 812的差动输入电压Vin 808施加到初 级跨导级802和自适应跨导级804。差动输出电流I。 814由初级跨导级802 提供。该输出电流I。 814在宽的动态范围内随着差动输入电压Vin 808而线 性变化。
在跨导器800中，初级跨导级802、自适应跨导级804、偏置电路806 分别以先前参照图4中的初级3争导级402、自适应^争导级404和偏置电^各 406所讨论的方式来操作。初级3争导级802包括第一 MOS晶体管Ml 816 和第二MOS晶体管M2 818。第一MOS晶体管Ml 816操作上耦接为经第一电容820、第二电容822和第三电容824接收差动输入电压Vin 808的第 一分支V, 810,其中第 一 电容820与第二和第三电容822和824并联耦接， 而第二和第三电容822和824串联。第二M0S晶体管M2 818操作上耦接 为经第四电容826、第五电容828和第六电容830接收差动输入电压Vin 808 的第二分支Vf 812,其中第四电容826与第五和第六电容828和830并联 耦接并且第五和第六电容828和830串联。自适应5争导级804包括第三MOS 晶体管M3 832和第四MOS晶体管M4 834。第三MOS晶体管M3 832操作 上耦接为经第一电容820、第二电容822和第三电容824接收差动输入电压 Vin 808的第 一分支Vi+ 810,其中第三电容824与第 一和第二电容820和822 并联耦接，并且第一和第二电容820和822串联。第四MOS晶体管M4 834 操作上耦接为经第四电容826、第五电容828以及第六电容830接收差动输 入电压Vin 808的第二分支V「812，其中第六电容830与第四和第五电容826 和828并联耦接，而第四和第五电容826和828串联。
图9示意了根据再一示范性实施例的线性跨导器900的示意方块图。 该跨导器900包括初级跨导级902、自适应跨导级卯4以及偏置电路906。 具有第一分支Vi+ 910和第二分支V「 912的差动输入电压Vin 908施加到初 级3夸导级902和自适应^夸导级904 。差动输出电流I。 914由初级3争导级902 提供。输出电流I。 914在宽的动态范围随着差动输入电压Vin卯8而线性变 化。
在跨导器900中，初级跨导级902、自适应跨导级904以及偏置电路 906分别以先前参照图4中的初级跨导级402、自适应跨导级404和偏置电 路406所讨论的方式来操作。该初级跨导级902包括MOS晶体管Ml 916 和第二MOS晶体管M2 918。第一MOS晶体管Ml 916操作上耦接为直接 接收差动输入电压Vin 908的第一分支丫1+ 910。第二MOS晶体管M2 918 操作上耦接为直接接收差动输入电压Vin908的第二分支V「912。自适应跨 导级904包括第三MOS晶体管M3 920和第四MOS晶体管M4 922。第三 MOS晶体管M3 920操作上耦接为经第一电容924接收差动输入电压Vin 908的第一分支Vj+910。第四MOS晶体管M4 922才喿作上耦接为经第二电 容926接收差动输入电压Vin 908的第二分支V「 912。
图10A和图IOB示意了根据示范性实施例的线性跨导器1000。该跨导 器1000包括初级跨导级1002、自适应跨导级1004、偏置电路1006以及电流源1008 (图10A)或1010 (图IOB)。初级跨导级1002、自适应^争导级 1004和偏置电路1006分别以先前参照图4中的初级跨导级402、自适应跨 导级404和偏置电3各406所讨i仑的方式来4喿作。电流源1008或1010的一 个端子耦接到初级跨导级1002和自适应跨导级1004,并进一步改进线性跨 导器1000的输入电压范围。在一个示范性实施例中，如图10A中的方块 1012所示，电流源1008包括一种在饱和区域操作的NMOS晶体管1014。 电压Vm施加到NMOS晶体管1014的栅极端子。在另一个实施例中，如图 10B中的方块1016所示，电流源1010包括一种在饱和区域操作的PMOS 晶体管1018。电压Vb2施加到PMOS晶体管1018的栅才及端子。
应该注意到，各线性跨导器400、 600、 700、 800、 900和1000中的 MOS晶体管Ml-M4分别包括全部NMOS或全部PMOS晶体管。在图4和 图6-图IO的示范性实施例中，各线性跨导器400、 600、 700、 800、 900和 1000中的MOS晶体管Ml-M4包括NMOS晶体管。在另一形式的方案中， 各线性跨导器400、 600、 700、 800、 900和1000中的MOS晶体管Ml-M4 包括PMOS晶体管。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发 明，本领域的技术人员在不脱离本发明技术方案范围的前提下可利用上述 揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例， 但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实 施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的 范围内。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本 领域的技术人员在不脱离本发明精神和范围的前提下可作些许更动与润 饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种将一输入电压转换成一输出电流的跨导器，其特征在于所述跨导器包括一初级跨导级，由所述输入电压以及一驱动电流提供所述输出电流；一自适应跨导级，与所述初级跨导级串联耦接以便由所述输入电压产生所述驱动电流；以及一偏置电路，耦接为向所述初级跨导级提供一初级偏置电压并向所述自适应跨导级提供一自适应偏置电压。
2. 如权利要求1所述的跨导器，其进一步包括用于接收所述输入电压的 第 一和第二输入端子，所述第 一和第二输入端子耦接到所述初级跨导级和 所述自适应^争导级，其中所述初级!夸导级包括一第 一 晶体管，耦接到所述第 一输入端子以便接收所述输入电压的一 第一分支；以及一第二晶体管，耦接到所述第二输入端子以便接收所述输入电压的一 第二分支。
3. 如权利要求1所述之的跨导器，其进一步包括耦接到所述初级跨导级 的第一和第二输出端子，其中所述初级^^导级包括一第 一晶体管，耦接到所述第 一输出端子以便提供所述输出电流的一 第一分支；以及一第二晶体管，耦接到所述第二输出端子以便提供所述输出电流的一 第二分支。
4. 如权利要求1所述的跨导器，其进一步包括用于接收所述输入电压的 第一和第二输入端子，所述第一和第二输入端子耦接到所述初级跨导级和所述自适应跨导级，其中所述自适应跨导级包括一第 一 晶体管，耦接到所述第 一输入端子以便接收所述输入电压的一 第一分支；以及一第二晶体管，耦接到所述第二输入端子以便接收所述输入电压的一 第二分支。
5. 如权利要求1所述的跨导器，其特征在于，所述偏置电路包括 一第一对电阻，耦接到所述初级跨导级以便提供所述初级偏置电压； 一第二对电阻，耦接到所述自适应跨导级以便提供所述自适应偏置电压；一第一节点，位于所述第一对电阻之间以便接收一第一参考电压；以及一第二节点，位于所述第二对电阻之间以便接收 一 第二参考电压。
6. 如权利要求1所述的跨导器，其进一步包括 第一和第二输入端子；所述初级跨导级包括一第一晶体管，具有一第一栅极端子、 一第一源极端子和一第一漏极 端子，所述第一栅极端子耦接到所述第一输入端子，以及一第二晶体管，具有一第二栅极端子、 一第二源极端子和一第二漏极端子，所述第二栅极端子耦接到所述第二输入端子；以及 所述自适应跨导级包括一第三晶体管，具有一第三栅极端子、 一第三源极端子和一第三漏极 端子，所述第三栅极端子耦接到所述第一输入端子，以及一第四晶体管，具有一第四栅极端子、 一第四源极端子以及一第四漏 极端子，所述第四栅极端子耦接到所述第二输入端子。
7. 如权利要求6所述的跨导器，其特征在于，所述第一源极端子和所 述第二源极端子一起耦接到所述第三漏极端子和所述第四漏极端子。
8. 如权利要求6所述的跨导器，其进一步包括 第一和第二输出端子；其中所述第 一漏极端子耦接到所述第 一输出端子，所述第二漏极端子 耦接到所述第二输出端子。
9. 如权利要求6所述的跨导器，其进一步包括第一、第二、第三和 第四电容，其中所述第一和第二输入端子用于接收所述输入电压；所述第 一栅极端子经所述第 一 电容耦接到所述第 一输入端子；所述第二栅极端子经所述第二电容耦接到所述第二输入端子； 所述第三栅极端子经所述第三电容耦接到所述第 一输入端子；以及 所述第四栅极端子经所述第四电容耦接到所述第二输入端子。
10. 如权利要求6所述的跨导器，其进一步包括第一、第二、第三和第 四电容，其中所述第一和第二输入端子用于接收所述输入电压； 所述第 一栅极端子经所述第 一 电容耦接到所述第 一输入端子； 所述第二栅极端子经所述第二电容耦接到所述第二输入端子； 所述第三栅极端子经所述第三电容和所述第一电容耦接到所述第一输 入端子；以及所述第四栅极端子经所述第四电容和所述第二电容耦接到所述第二输 入端子。
11. 如权利要求6所述的跨导器，其进一步包括第一、第二、第三和第 四电容，其中所述第一和第二输入端子用于接收所述输入电压； 所述第一栅极端子经所述第一和第二电容耦接到所述第一输入端子； 所述第二栅极端子经所述第三和第四电容耦接到所述第二输入端子； 所述第三栅极端子经所述第二电容耦接到所述第 一输入端子；以及 所述第四栅极端子经所述第四电容耦接到所述第二输入端子。
12. 如权利要求6所述的跨导器，其进一步包括第一、第二、第三、第 四、第五和第六电容，其中所述第一和第二输入端子用于接收所述输入电压；所述第一栅极端子经所述第一、第二和第三电容耦接到所述第一输入端子，其中所述第 一电容与所述第二和第三电容并联耦接并且所述第二和第三电容串联；所述第二栅极端子经所述第四、第五和第六电容耦接到所述第二输入 端子，其中所述第四电容与所述第五和第六电容并联耦接，并且所述第五 和第六电容串联；所述第三栅极端子经所述第一、第二和第三电容耦接到所述第一输入 端子，其中所述第三电容与所述第一和第二电容并联耦接，并且所述第一 和第二电容串联；以及所述第四栅极端子经所述第四、第五和第六电容耦接到所述第二输入 端子，其中所述第六电容与所述第四和第五电容并联耦接，并且所述第四 和第五电容串联。
13. 如权利要求6所述的跨导器，其进一步包括第一和第二电容， 其中所述第一和第二输入端子用于接收所述输入电压； 所述第一栅极端子直接耦接到所述第一输入端子；所述第二栅极端子直接耦接到所述第二输入端子；所述第三栅极端子经所述第 一 电容耦接到所述第 一输入端子；以及所述第四栅极端子经所述第二电容耦接到所述第二输入端子。
14. 如权利要求6所述的跨导器，其特征在于，所述第一、第二、三和 第四晶体管是NMOS晶体管。
15. 如权利要求6所述的跨导器，其特征在于，所述第一、第二、三和 第四晶体管是PMOS晶体管。
16. 如权利要求1所述的跨导器，其进一步包括一耦接到所述初级跨导 级和所述自适应3争导级的电流源。
17. 如权利要求16所述的跨导器，其特征在于，所述电流源包括一 NMOS晶体管。
18. 如权利要求16所述的跨导器，其特征在于，所述电流源包括一 PMOS晶体管。
19. 一种将一输入电压转换为一输出电流的跨导器，其特征在于所述跨 导器包括一初级跨导级，由所述输入电压和一驱动电流^是供所述输出电流； 一自适应跨导级，与所述初级跨导级串联耦接以便由所述输入电压产 生所述驱动电 流;一偏置电路，耦接为向所述初级跨导级提供一初级偏置电压并向所述自适应跨导级提供一自适应偏置电压；以及一电流源，耦接到所述初级跨导级和所述自适应跨导级。
20. 如权利要求19所述的跨导器，其特征在于，所述初级跨导级包括 耦接为接收所述输入电压的第 一 和第二晶体管。
21. 如权利要求19所述的跨导器，其特征在于，所述自适应跨导级包 括耦接为接收所述输入电压的第 一 和第二晶体管。
全文摘要
一种将输入电压转换为输出电流的跨导器，包括由输入电压和驱动电流提供输出电流的初级跨导级；与该初级跨导级串联耦接以便由输入电压产生驱动电流的自适应跨导级；以及耦接为向初级跨导级提供初级偏置电压以及向自适应跨导级提供自适应偏置电压的偏置电路。
文档编号H03F3/45GK101409533SQ20081008841
公开日2009年4月15日 申请日期2008年3月26日 优先权日2007年10月10日
发明者蔡佩玲, 郭明清, 陈志宏 申请人:财团法人工业技术研究院