专利名称：基于双自举和电压补偿技术的a/d转换器采样开关的制作方法
技术领域：
本发明涉及微电子学与固体电子学技术领域，尤其涉及一种基于 双自举和电压补偿技术的低电压高线性度A/D转换器采样开关。
背景技术：
l.自举开关及其精度限制
模拟数字A/D (Analog-to-Digital)转换器是所有电子系统中模拟 信号和数字信号之间的必备接口，它的转换精度直接影响整个电子系 统的总体性能指标。
当前，为了适应计算机、通讯和多媒体技术的飞速发展，A/D转 换器在工艺、结构、性能上都取得了很大的进步，正朝着低功耗、高 速、高分辨率的方向发展。采样电路作为A/D转换器中至关重要的单 元，其性能的优劣直接决定整个系统的性能。随着采样时钟频率的提 高，普通CMOS采样开关的线性度不断下降，制约了电路的动态范围； 同时，由于电源电压的下降，普通CMOS采样开关的输入信号范围越 来越小，使其应用遇到了极大的困难。
可以说，传统的CMOS采样开关结构已无法满足低电压高速高分 辨率A/D转换器对采样信号动态性能的要求。为了解决这一问题，自 举采样开关作为基本的解决方法被提出并广泛应用。
图1为利用NMOS构成的采样开关的电路原理示意图。当VCate
为高电压时，开关管导通，采样电容Cs充电至Vw，当V(^te为低时，
采样电容保持采样电平，Vou产VjN。在实际应用中，NMOS管导通后 存在一定的导通电阻，其导通等效电阻为
从式可以发现两个问题第一，假设开关的阈值电压VTH为常数时，R,是一个与输入信号VjN相关的非线性电阻，而这将引起输出信 号的非线性失真，对于对采样精度要求较高的场合来说，采样开关引 入的这种失真对系统精度的影响是无法忽略的；第二，只有当栅极电 压VGate与源极输入VjN的差值大于开关的阈值电压时，开关才能正常 导通，这使得VrN的取值必须满足VrN〈Vcate-VTH，这种要求会大大限 制输入信号的范围。
如图2所示，图2为导通状态下自举采样开关的电路示意图。图2
所示的自举开关针对以上问题给出了解决办法，其工作原理为在开
关导通时通过将MOS开关栅极电压提升一恒定电压，以消除开关控制
电压过低的限制，更重要的是，这也使得V(3ate — V!N变为常数，从而使 得Row恒定，解决了导通电阻随输入信号变化的问题，提高了开关的
线性度。但是，对于精度要求更高的应用，必须考虑到MOS开关管的
体效应，即Vth不再被看作常数，而是由以下表达式得到
^ = 「m。 + K批+W -涵) (1-2)
其中，VTH0为MOS管的本征阈值电压，Y为体效应系数，。F为费 米能级，都为常数。但由于衬底电压VBu,k为恒定值，因此源-衬底电压 VsB二VjN — VBu,k的变化将使得VTH随输入电压的变化而改变。在对线
性度要求极高的电路中，尤其在进行了栅极电压的自举之后，这种由 VTH引入的非线性变化成为限制采样开关线性度的重要因素。 2.现有解决方案分析
目前，消除体效应引起的开关MOS管的阈值电压变化主要有两种
方法，说明并分析如下。
首先，第一种方法是通过改变NMOS开关管的栅极电压VGate。在 式(l-l)中，为了抵消阈值电压Vth的変化，除了使Vcate中包含VfN的 变化，还在VGate中引入与Vth変化相一致的分量，即V(^e可以表示为
rG。,e《+ +c (l画3)
其中，C为常数。式(1-3)带入式(1-1)， R，可以改写为这样，R，变为与V!N无关的恒定值。理论上，这种方法可以完全 消除开关的非线性。但在实际实现时，如何使得VGate中包含VTH的分 量是难点所在，作为经典的实现方案，文献[l]中作者提出的方案如图 3所示，图3为采用抵消VTH的方法实现的自举采样开关的电路示意图。
假设M2是完全复制Ml的MOS管，利用运算放大器的虚短特性
使得A点的电压等于VA = V!N，从而B点的电压VB二VjN + VTH，而在
Op闭合时自举电容Cb。。t上的电压为VDD，这使得在开关<DS闭合、Op
开路时，开关管M1的栅极电压V固FVB+VDD-ViN + VTH+VDD，达到
了与式(l-3)—致的要求。这种方案的导通电阻为
但是，这种方案存在如下问题首先，M2并不能完全复制M1管 的工作状态，因为M2始终工作在饱和状态，而M1管在大信号的作用
下在历经多个工作状态，同时根据VtN和VouT的关系随信号不断变化，
会出现源漏端互换的问题，并且在最终关断前工作在非饱和区，这必
然使得两个MOS管的Vth不能完全相同；其次，在考虑到短沟效应时，
VTH与源漏电压Vos有关，而Ml和M2的Vds并不相同，将会导致
Vth不会完全相同；最后，也是非常重要的一点，这种方案需要引入放
大器，这将不可避免的存在静态工作电流，这大大增加了开关的复杂 度和功耗，限制了其应用范围。
其次，另外一种方案是通过抵消Vth随输入信号的变化来解决体 效应问题，工作原理为保持式(l-2)中的Vsb恒定，从而使Vth恒定。 在式(l-2)中，Vsb二Vjn-VBulk是唯一随输入变化的量，若使得衬底电
压Vbu,k和Vtn相等，那么VsB二0， VTH随输入的变化被完全抵消。具
体实施非常简单，只需将衬底和输入端短接即可。但是，在当前的标
准CMOS工艺下，只有单阱即N阱存在，NMOS管的P型衬底全部连 接在一起，并且只能取最低的电压，所以不可能将衬底与输入相连， 只能使用做在N阱中的PMOS管代替作为开关管，这样才可以将开关 管的N型衬底独立连接至输入端。图4是采用PMOS管消除体效应的
工、自举采样开关的电路示意图。
对于这种方案，存在如下的问题首先，由于输入信号不断变化， 开关管的源漏端区分不明确，而当VouT为源端时，若前次采样的电平 远高于本次的输入信号，将有可能出现源极和衬底PN结正偏的情况出
现；其次，这种方案需要两次连续的栅电压自举，M4的导通需要利用 C2自举完成，在这之后开关管MS的栅极才能被自举到需要的电压， 这在一定程度上降低了开关的速度上限，加上C2的自举效果容易受到 寄生电容以及工艺偏差的影响，使得这种方案的实际使用效果大打折 扣。
除此之外，以上两种方案尽管在一定程度上消除了由导通电阻引 入的非线性，但却都忽视了对于自举后自举电压时钟馈通将会引入的 新的非线性。这是因为在自举开关中，除了电荷注入，MOS开关还会 通过交叠电容将时钟跳变耦合到采样电容上，以图2中的基本电路为 例，假设栅极与源极和漏级存在交叠电容Cov，如图5所示，图5为 时钟溃通误差产生的原理示意图。误差可以表示为[3]
在栅极电压被自举之后，栅极电压的变化量为
<formula>formula see original document page 8</formula> 因此，式(l-6)可以表示为
<formula>formula see original document page 8</formula>
在这一表达式中，后一项为直流项，不引入非线性误差，不在关 注的范围之内，但是前一项与输入信号相关，表现为增益误差，与输 入信随号密切相连。
可见，时钟溃通使得栅电压自举后出现了新的非线性误差因素。 在高速高精度的应用中，开关MOS管的尺寸一般较大，寄生电容的影 响也更加显著，时钟溃通将成为新的非线性失真的来源，而现有的自 举开关方案均未能解决这一问题。
发明内容
(一)要解决的技术问题 针对以上方案存在的不足之处，本发明的主要目的在于提供一种
基于双自举和电压补偿技术的低电压高线性度的A/D转换器采样开 关，以降低A/D转换器采样开关的功耗，降低A/D转换器采样开关对
工艺误差的敏感度，并解决开关管栅电压自举后出现时钟溃通带来的 非线性问题。
(二)技术方案
为达到上述目的，本发明提供的技术方案如下
一种基于双自举和电压补偿技术的A/D转换器采样开关，包括-主开关单元，用于待采样信号通路，实现对待采样信号的采样功
能；
衬底电压自举单元，用于实现主开关单元中开关管PMOS Switch 的衬底电压自举功能；
栅极电压自举单元，用于实现主开关单元中开关管PMOS Switch 的栅极电压自举功能；
储压单元，用于对输入信号Vm进行并行采样，实现VrN电压的暂
时存储功能；
电压补偿单元，用于实现输出端VouT采样输出电压的补偿功能。
优选地，所述主开关单元由开关管PMOS Switch构成，通过PMOS Switch的栅极与栅极电压自举单元连接，通过PMOS Switch的衬底与 衬底电压自举单元连接，通过PMOS Switch的源极与输入信号ViN连 接，通过PMOS Switch的漏级与输出端VouT和电压补偿单元连接。
优选地，所述衬底电压自举单元由开关S,、 S2、 S3和电容d构成， 通过PMOS Switch的衬底与主开关单元连接，通过Parallel Switch的 衬底与储压单元连接，通过开关S!与输入信号Vtn逢接。
优选地，所述栅极电压自举单元由开关S4、 S5、 S6和电容C2构成，
通过PMOS Switch的栅极与主开关单元连接，通过Parallel Switch的
栅极与储压单元连接，通过开关S4与输入信号Vw连接。优选地，所述开关S,至S6和自举电容C,、 C2用于消除Ron的非 线性，具体工作过程为
首先，在时钟O!为低、(&2为高时，开关S2、 S3、 S5、 Se闭合，
C！两端电压被充至VDD_GND=VDD， C2两端充至VDD—2VDD = -VDD， 此时，开关PMOS管衬底V,和栅极V2电压都为VDD，开关管断开， 为保持相；
之后，在^为高、0>2为低时，开关S2、 S3、 S5、 S6断开，S，和 S4闭合，由于电容两端电压保持不变，衬底电压和栅极电压分别变为 VIN+VDD，n VIN—VDD，此时，将导通电阻RoN的表达式为
可见，RON与V!N不存在依赖关系；同时，由于衬底电压范围被提
高VDD 2VDD，衬底与源漏之间的PN结将不再会出现正偏的情况。
优选地，所述储压单元由并行釆样开关管Parallel Switch和电容 Cs构成，通过Parallel Switch的衬底与衬底电压自举单元连接，通过 Parallel Switch的栅极与栅极电压自举单元连接，通过Parallel Switch 的源极与输入信号VjN连接，通过Parallel Switch的漏级与电压补偿单 元连接。
优选地，所述电压补偿单元由开关S7 Su和电容C4、 Cs构成， 通过PMOS Switch的漏级与主开关单元和输出VouT连接，通过Parallel Switch的漏级与储压单元连接。
优选地，所述主开关单元的开关管PMOSSwitch、开关S9 S,2以 及电容C3 C5用于消除采样开关自举后引起的时钟溃通的非线性误 差，具体工作过程为
在O,为高、02为低时，开关管PMOS Switch导通，输入信号Vw
被开关管PMOS Switch采样至C3，由Ss断开，VjN在C3上被暂时存储
起来；
在(D,为高、①2为低时，C3上面的电压被用来完成dummy PMOS 管的栅极和衬底电压自举，其工作过程与开关管PMOS Switch相同，只是相位落后半个周期，dummy PMOS管的开关动作与完成主开关自 举的相应开关动作反相；此时，dummy PMOS管栅极和衬底的电压跳 变分别为
= ^ -( -_ ))=2~ - ^
《=;-+ (2 - 「』= 由于dummy PMOS管源漏相接，并与输出端相连，若其单位宽度 的交叠电容为开关管单位宽度的交叠电容相同，而其沟道宽度为开关 管的一半，并利用交叠电容远小于采样电容Cs的条件，可得到dummy
管在采样电容上引入的误差电压为<formula>formula see original document page 11</formula>
所以，时钟溃通引起的误差相互抵消，总误差为0，可完全消除采 样开关自举后新引入的非线性误差。
(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果
1、 本发明在基本的自举电路基础上，综合现有方案的优势，用栅 极和衬底电压双自举的方法设计出可以工作在低电压下，低功耗、对 工艺误差不敏感的采样开关；同时，采取电压自补偿的办法进行消除， 有效解决了开关管栅电压自举后出现时钟溃通带来的非线性问题。
2、 利用本发明，由于采用了电压自举技术，所以可以实现低电压下对输入信号的轨到轨采样，避免了采样开关对输入信号的限制。
3、 利用本发明，由于全部电路都采用MOS管开关电路实现，所
以不存在静态功耗，实现了低功耗设计。
4、 利用本发明，由于对栅极电压和衬底电压进行了 "双自举"设
计，所以消除了开关导通电阻同输入信号的相关性，大大提高了导通 电阻的线性度。
5、 利用本发明，由于对衬底电压进行了自举，所以避免了普通衬 底与源漏端直接连接方案的缺点，即不会在两次连续采样电压差别较 大的情况下出现PN结电压正偏的情况。
6、 利用本发明，由于采用对采样信号进行储存后进行补偿的技术， 所以完全消除了栅极电压和衬底电压自举后出现时钟溃通带来的非线 性，使得采样误差与输入信号完全无关。
图1为利用NMOS构成的采样开关的电路原理示意图； 图2为导通状态下自举釆样开关的电路示意图； 图3为采用抵消VTH的方法实现的自举采样开关的电路示意图； 图4是采用PMOS管消除体效应的自举采样开关的电路示意图； 图5为时钟溃通误差产生的原理示意图6为本发明提供的基于双自举和电压补偿技术的低电压高线性
度的A/D转换器采样开关的结构电路图7为图6所示电路采用的时钟的时序示意图8为在栅极和衬底电压双自举后产生时钟溃通原理示意图9为依照本发明实施例的基于双自举和电压补偿技术的低电压
高线性度的A/D转换器采样开关的结构电路图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具 体实施例，并参照附图，对本发明进一步详细说明。
本发明从最基本的自举电路出发，综合现有方案的优势，用栅极和衬底电压双自举的方法设计出可以工作在低电压下，低功耗、对工 艺误差不敏感的采样开关，同时，采取电压自补偿的办法进行消除， 解决了开关管栅电压自举后出现时钟溃通带来的非线性问题。
如图6所示，图6为本发明提供的基于双自举和电压补偿技术的
低电压高线性度的A/D转换器采样开关的结构电路图，该A/D转换器
采样开关包括以下几个功能单元主开关单元、衬底电压自举单元、
栅极电压自举单元、储压单元和电压补偿单元。
其中，主开关单元用于待采样信号通路，实现对待采样信号的采
样功能；该主开关单元由开关管PMOS Switch构成，通过PMOS Switch 的栅极与栅极电压自举单元连接，通过PMOS Switch的衬底与衬底电 压自举单元连接，通过PMOS Switch的源极与输入信号Vw连接，通 过PMOS Switch的漏级与输出端VouT和电压补偿单元连接。
衬底电压自举单元用于实现主开关单元中开关管PMOS Switch的 衬底电压自举功能；该衬底电压自举单元由开关Sh S2、 S3和电容d 构成，通过PMOS Switch的衬底与主开关单元连接，通过Parallel Switch
的衬底与储压单元连接，通过开关S,与输入信号V!n连接。
栅极电压自举单元用于实现主开关单元中开关管PMOS Switch的 栅极电压自举功能；该栅极电压自举单元由开关S4、 S5、 S6和电容C2 构成，通过PMOS Switch的栅极与主开关单元连接，通过Parallel Switch
的栅极与储压单元连接，通过开关S4与输入信号VtN连接。
储压单元用于对输入信号V!n进行并行采样，实现Vtn电压的暂时
存储功能；该储压单元由并行采样开关管Parallel Switch和电容Cs构 成，通过Parallel Switch的衬底与衬底电压自举单元连接，通过Parallel Switch的栅极与栅极电压自举单元连接，通过Parallel Switch的源极与 输入信号Vw连接，通过Parallel Switch的漏级与电压补偿单元连接。
电压补偿单元用于实现输出端V0UT采样输出电压的补偿功能。该 电压补偿单元由开关S7 S,2和电容C4、 Cs构成，通过PMOS Switch 的漏级与主开关单元和输出VouT连接，通过Parallel Switch的漏级与
储压单元连接。
图7示出了图6所示电路采用的时钟的时序示意图。自举开关主体采用PMOS管作为开关管，并相应的有并行采样
PMOS管和dummy PMOS管构成，其余部分由12个MOS开关、4个
自举电容以及1个并行采样电容组成。自举开关的工作过程分为采样、 保持两个相位，图6中的全部开关由两个反相时钟(^和0>2控制，电 压为高时，开关闭合，电压为低时开关断开，^高①2低时为采样相， 0〃氐02高时为保持相。时钟0，和02的相位关系如图7所示，在实
际实现中可以对一路时钟信号求反后获得。下面为发明的详细工作原 理。
1. 消除Row的非线性
图6中，开关S, S6和自举电容d和C2用来消除Ron的非线性。 工作过程为首先，在时钟^为低、02为高时，开关S2、 S3、 S5、 S6 闭合，Ct两端电压被充至VDD—GND=VDD， C2两端充至VDD—2VDD =-VDD，此时，开关PMOS管衬底V,和栅极V2电压都为VDD，开关 管断开，为保持相；之后，在A为高、02为低时，开关S2、 S3、 S5、 S6断开，S,和S4闭合，由于电容两端电压保持不变，衬底电压和栅极
电压分别变为V!N + Vdd和Vjn —VDD，此时，将导通电阻RON的表达式
为
及训= ^ f,, , ~~^~~f说 (2画:o
y""C。义y 、一 「朋—fm。 + AVI2^ — ^dd卜VI2W州 可见，R，与VjN不存在依赖关系。同时，由于衬底电压范围被提
高VDD 2VDD，衬底与源漏之间的PN结将不再会出现正偏的情况。
2. 消除自举后引起的时钟溃通的非线性
图8示出了在栅极和衬底电压双自举后产生时钟溃通原理示意图。 假设栅极到源或漏极的交叠电容为C0Vgate，衬底到源或漏极的交叠电 容为C0Vbulk，自举动作结束后引入到采样电容上的误差可以表示为
『r 『广
△ r = AK _o一+△;/ _m飾说_ 门7、
g，C +C缝『C +C (2陽2)
其中，栅极和衬底的电压跳变分别为
=( - (2; - =^ _ 2、 (2-3) A7滅=+ (2 _ ;))- ；= (2-4)最终，在采样电容Cs上产生的误差电压为
『C,
+
『c,
譜w化
『C
(2-5)
由此，发现自举之后的时钟馈通与输入VjN相关，将会引起新的非
线性误差。为解决这一问题，图6中的并行采样的PMOS管、开关S9
S,2以及电容C3 C5被用来消除这一误差。工作过程为在0),为高、 ①2为低时，并行PMOS管导通，输入信号VrN被并行PMOS管采样至 C3，由Ss断开，Vw在C3上被暂时存储起来，在0),为高、02为低时， C3上面的电压被用来完成dummy PMOS管的栅极和衬底电压自举，其 工作过程与主开关PMOS管相同，只是相位落后半个周期，即dummy PMOS管的开关动作与完成主开关自举的相应开关动作反相。此时， dummy PMOS管栅极和衬底的电压跳变分别为
《=;-_(2;-;》=2; - 4 (2-6) = - + (2; - K』=(2-7)
由于dummy PMOS管源漏相接，并与输出端相连，若其单位宽度 的交叠电容为开关管单位宽度的交叠电容相同，而其沟道宽度为开关 管的一半，并利用交叠电容远小于采样电容Cs的条件，可以得到 dummy管在采样电容上引入的误差电压为
/w
l吖,
2
■,
o,议
1
+f二fTC +广
2 W卞匕S 2OK&w/A卞匕S
,
+ 2F,
x2
,1
I吖,
人
O,汉
『r+ r1
+ 27,
i『r
2 " OKg加e
卞4
x2
(2-8)
『C,
+
『C
譜w汰
+ 2F,
,
对应式(2-5)，有
= (2-9)
所以，时钟溃通引起的误差相互抵消，总误差为0。因此，本发明 可以完全消除采样开关自举后新引入的非线性误差。本发明在实施时，所有开关都利用NMOS管或PMOS管实现。由 于考虑到器件稳定性的要求，所有MOS的源极、漏级与栅极、衬底之
间的最大电压差应维持在-vdd vdd的范围内，为此，在实现时，可以
考虑增加一些时钟保持在导通状态的MOS管对节点电压较大的地方 进行分压，增加电路的可靠性。
在实际应用中， 一种实施方式的电路原理如图9所示，其中的时 钟关系如图7所示。其中NMm和NM16以及电容C6和C7用来产生互 补的2VDD的电压。PMOS Switch与Parallel Switch完全相同，Dummy Switch宽长比为上述两管的一半。整个电路的工作过程分为采样和保 持两个相位，具体说明如下
1、 在前一个保持相位(即O，为低、02为高)，电容d两端通过 PM, PM3被充电至一Vm)， C2通过充电NM4和PMs至VDD，此时开 关管PMOS Switch和并行采样管Parallel Switch栅极电压为VDD，衬底 电压为vdd，都处于关闭状态；
2、 在采样相到来后(即A为高、0>2为低)，d—端通过NM，和 NM2与输入信号Vw相连，C2—端通过NM5与VrN相接，d和C2的另 一端分别与开关管PMOS Switch和并行采样管Parallel Switch的栅极 和衬底相连，分别将栅极电压和衬底电压自举至Vdd—Vjn和Vdd + Vw，使其导通，输入信号通过开关管采样至采样电容，同时通过并行
采样管采样至C3;
3、 在同一个采样相，Dummy Switch的栅极通过PM7和PMs，衬
底通过PMw，都逢接至Vdd;
4、 在接下来的保持相，PMOW Switch和Parallel Switch的栅极和 衬底电压恢复至VDD，管子关闭，输入信号以及时钟溃通引起的误差 电压被采样至电容；
5、 在同一个保持相，Dummy Switch的栅极和衬底分别与开关管 类似的方式完成自举，并利用保存在C3上的输入信号电压自举至VDD 一Vtn和Vdd+Vin，在完成这一自举过程中Dummy Switch的时钟溃通 电压作为补偿引入输出端V0UT，对采样电容上的电压进行修正， 一个周期内的采样过程完成。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果 进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体 实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内， 所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围 之内。
参考文献、A.K. Ong， V.I.Prodanov， M.Tarsia， "A method for reducing the variation in "on" resistance of a mos sampling switch, ，， Proc. IEEE ISCAS， vol.5， pp. 437-440， 2000.、 M. Waltari， K. Halonen， "Bootstrapped switch without bulk effect in standard CMOS technology", Electronics Letters, vol,38， pp. 555-557， 2002,、 Behzad Razavi， "Design of Analog CMOS Integrated Circuits", 西安交通大学出版社，2003.
权利要求
1、一种基于双自举和电压补偿技术的A/D转换器采样开关，其特征在于，包括主开关单元，用于待采样信号通路，实现对待采样信号的采样功能；衬底电压自举单元，用于实现主开关单元中开关管PMOS Switch的衬底电压自举功能；栅极电压自举单元，用于实现主开关单元中开关管PMOS Switch的栅极电压自举功能；储压单元，用于对输入信号VIN进行并行采样，实现VIN电压的暂时存储功能；电压补偿单元，用于实现输出端VOUT采样输出电压的补偿功能。
2、 根据权利要求1所述的基于双自举和电压补偿技术的A/D转换 器采样开关，其特征在于，所述主开关单元由开关管PMOS Switch构 成，通过PMOS Switch的栅极与栅极电压自举单元连接，通过PMOS Switch的衬底与衬底电压自举单元连接，通过PMOS Switch的源极与 输入信号Vw连接，通过PMOS Switch的漏级与输出端VouT和电压补 偿单元连接。
3、 根据权利要求1所述的基于双自举和电压补偿技术的A/D转换 器采样开关，其特征在于，所述衬底电压自举单元由开关S,、 S2、 S3 和电容C,构成，通过PMOS Switch的衬底与主开关单元连接，通过 Parallel Switch的衬底与储压单元连接，通过开关与输入信号VrN连接。
4、 根据权利要求1所述的基于双自举和电压补偿技术的A/D转换 器采样开关，其特征在于，所述栅极电压自举单元由开关S4、 S5、 S6 和电容C2构成，通过PMOS Switch的栅极与主开关单元连接，通过 Parallel Switch的栅极与储压单元连接，通过开关S4与输入信号VIN连 接。
5、 根据权利要求3或4所述的基于双自举和电压补偿技术的A/D转换器采样开关，其特征在于，所述开关S!至S6和自举电容d、 C2 用于消除R，的非线性，具体工作过程为首先，在时钟O,为低、02为高时，开关S2、 S3、 S5、 S6闭合，C,两端电压被充至VDD—GND=VDD， C2两端充至VDD—2VDD=-VDD， 此时，开关PMOS管衬底V!和栅极V2电压都为VDD，开关管断开， 为保持相；之后，在O，为高、02为低时，开关S2、 S3、 S5、 Ss断开，Si和 S4闭合，由于电容两端电压保持不变，衬底电压和栅极电压分别变为Vjn + Vdd和VIN — VDD，此时，将导通电阻ron的表达式为可见，RON与ViN不存在依赖关系；同时，由于衬底电压范围被提高VDD 2VDD，衬底与源漏之间的PN结将不再会出现正偏的情况。
6、 根据权利要求1所述的基于双自举和电压补偿技术的A/D转换 器采样开关，其特征在于，所述储压单元由并行采样开关管Parallel Switch和电容C3构成，通过Parallel Switch的衬底与衬底电压自举单 元连接，通过Parallel Switch的栅极与栅极电压自举单元连接，通过 Parallel Switch的源极与输入信号Vin逢接，通过Parallel Switch的漏级与电压补偿单元连接。
7、 根据权利要求1所述的基于双自举和电压补偿技术的A/D转换器采样开关，其特征在于，所述电压补偿单元由开关S7 S,2和电容C4、 Cs构成，通过PMOS Switch的漏级与主开关单元和输出Vout逢 接，通过Parallel Switch的漏级与储压单元连接。
8、 根据权利要求6或7所述的基于双自举和电压补偿技术的A/D 转换器采样开关，其特征在于，所述主开关单元的开关管PMOS Switch、开关S9 S12以及电容C3 C5用于消除采样开关自举后引起的时钟溃通的非线性误差，具体工作过程为在O,为高、0)2为低时，开关管PMOS Switch导通，输入信号Vw 被开关管PMOS Switch采样至C3，由S8断开，Vw在C3上被暂时存储起来；在&为高、02为低时，C3上面的电压被用来完成dummy PMOS 管的栅极和衬底电压自举，其工作过程与开关管PMOS Switch相同， 只是相位落后半个周期，dummy PMOS管的开关动作与完成主开关自 举的相应开关动作反相；此时，dummy PMOS管栅极和衬底的电压跳 变分别为= -( -(2; - O) = 2; - ^《=&D - &讽+ (2;-、))=《 由于dummy PMOS管源漏相接，并与输出端相连，若其单位宽度的交叠电容为开关管单位宽度的交叠电容相同，而其沟道宽度为开关 管的一半，并利用交叠电容远小于采样电容Cs的条件，可得到dummy管在采样电容上引入的误差电压为<formula>formula see original document page 4</formula>△ F = AF'所以，时钟溃通引起的误差相互抵消，总误差为0，可完全消除采 样开关自举后新引入的非线性误差。
全文摘要
本发明公开了一种基于双自举和电压补偿技术的A/D转换器采样开关，包括主开关单元，用于待采样信号通路，实现对待采样信号的采样功能；衬底电压自举单元，用于实现主开关单元中开关管PMOS Switch的衬底电压自举功能；栅极电压自举单元，用于实现主开关单元中开关管PMOS Switch的栅极电压自举功能；储压单元，用于对输入信号V<sub>IN</sub>进行并行采样，实现V<sub>IN</sub>电压的暂时存储功能；电压补偿单元，用于实现输出端V<sub>OUT</sub>采样输出电压的补偿功能。本发明设计出可以工作在低电压下，低功耗、对工艺误差不敏感的采样开关；同时，采取电压自补偿的办法进行消除，有效解决了开关管栅电压自举后出现时钟溃通带来的非线性问题。
文档编号H03K17/687GK101577545SQ200810106010
公开日2009年11月11日 申请日期2008年5月7日 优先权日2008年5月7日
发明者珂 刘, 韬 尹, 杨海钢 申请人:中国科学院电子学研究所