并联式模数转换电路、采样电路以及比较放大电路的制作方法

专利名称：并联式模数转换电路、采样电路以及比较放大电路的制作方法
技术领域：
本发明涉及一种并联式模数转换电路以及用于其中的采样电路和比较放 大电路。
背景技术：
迄今为止，已知一种用于消除放大器的偏置电压的采样电路，该放大器
用于放大输入信号并输出这样被放大的输入信号。图19A是一种表示这种采 样电路的配置的电路图，而图19B是一种用于解释该采样电路的内部操作的
时序图。
下面描述图19A中所示的采样电路的配置。即，输入信号Vin通过切换 器SW100被输入到放大器A100的输入侧，并且放大器A100的输入侧适于 通过切换器SW101连接到地电势(在本案中为接地)。而且，电容器C100 的一端子连接到放大器A100的输出端子，并且在电容器C100的另一个端子 和地电势(地)之间提供有切换器SW102。
采样电路IOO按照重置阶段和信号输出阶段的两个阶段来操作，并且消 除放大器A100的偏置电压以及放大到放大器A100的输入信号Vin。即，如 图19B所示，在重置阶段(从tl到t2的时间段和从t3到t4的时间段)，切 换器SW101和SW102中的每一个都保持在接通(接通)的状态以便提供一 种没有输入电压Vin被输入给放大器A100的状态。在这种情况下，电容器 C100基于放大器A100的偏置电压而被充电，并且放大器A100的偏置电压 因此被该电容器C100采样。之后，在信号输出阶段(从t2到t3的时间段和 从t4到t5的时间段)，切换器SW101和SW102中的每一个都保持在断开 (OFF)状态，而切换器SW100保持在接通的状态。在这种情况下，该输入 信号Vin被输入到放大器AIOO，通过在放大器A100中放大该输入信号Vin 所获得的输出信号Vol从该放大器A100被输出。而且，通过从输出信号Vol 中减去放大器A100的偏置电压所获得的输出信号Vo2通过电容器C100而输 出。
在此， 一种具有跟踪和保持(T/H)功能的比较放大电路就是通过使用采 样电路100的原理而构造的每种这样电路之一。图20A是表示一种现有技术 中的比较拗放大电路的配置的电路图。
下面描述比较放大电路的配置。即，如图20A所示，输入信号Vin和参 考信号Vr通过切换器SW110以及SW111以及电容器C110输入到放大器
本案中为地)。另一方面，电容器Clll的一个端子连接到放大器A110的输 出端子，而切换器SW113设置在电容器Clll的另一个端子和地电势(地) 之间。
而且，如图20B所示，比较放大电路110按照重置阶段和信号输出阶段 的两个阶段操作。
在重置阶段，切换器SWllO、 SW112和SW113中的每一个都保持在接 通的状态，而SW111保持在断开状态。此时，作为用于比较的电容器的电容 器C110基于输入信号Vin被而被充电，并且输入信号Vin的电压被电容器 C110采样。而且，提供一种没有输入信号Vin被输入给放大器A100的状态。 结果，电容器C111基于放大器A110的偏置电压而被充电，并且放大器AllO 的偏置电压因此被该电容器C110采样。
在信号输出阶段，切换器SWllO、 SW112和SW113中的每一个都保持 在断开状态，而切换器SW111保持在接通的状态。因此，通过在放大器AllO 中放大输入信号Vin和参考信号Vr之间的电压差而所获得的输出信号Vol从 该放大器A110被输出。而且，通过从输出信号Vol中减去放大器A110的偏 置电压所获得的输出信号Vo2通过电容器C110而输出。
这种比较放大电路110例如被用于并联式模数转换电路120等中。图21 是表示现有技术中并联式模数转换电路120中的配置的电路图。
现在，如图21所示，并联式模数转换电路120通常通过使用仅仅用于分 辨率将的比较放大电路构造(例如，在n比特的模数转换电路中，(2n-l)个 比较放大电路)。不过，近来，使用一种电阻内插技术或一种电容内插技术的 并联式模数转换电路(一下称之为"内插并联式模数转换电路，，)已经引起了 注意。这种内插并联式模数转换电路例如在公开号为JP2003-100774的日本 专利公开文本中有描述。
在此，图22所示的是一种使用电容内插技术的内插并联式模数转换电路
的配置。使用电容内插技术的比较放大部分132被配置在图22中所示的内插 并联式模数转换电路中。需要指出的是，为了方便和便于理解，在此仅仅图 示了该比4交》文大部分132的一部分。
比较放大部分132分别在电压差产生部分133a和133b中生成在参考信 号生成部分中生成的参考信号Vm与Vrb和输入信号Vin之间的电压差Vsl 和Vs2。
在第一放大器组134中，电压差Vsl和Vs2在一些放大器A130a以及 A130b中分别被;改大，并且在电压差Vsl和Vs2之间的中间电压在方文大器 A130c被放大。
第二放大器组135包括多个放大器A131a至A131c用于放大来自第一放 大器组134中的放大器130a至130c的电压。此外，第二放大器组135包括 多个放大器A131d和A131e，分别用于放大来自放大器A130a以及A130c的 输出电压之间的中间电压以及来自放大器A130b以及A130c的输出电压之间 的中间电压。
来自放大器A131a至A131e的输出信号通过一个电容器Ca以及两个电 容器Cb而被输出。来自放大器A131a至A131e的每一个输出信号在放大器 A131a至A131e的每一个偏置电压通过电容器Ca被消除之后被输出。此外， 相邻的放大器(例如，放大器A131a和131d，以及放大器A131d以及A131b) 每个都通过两个电容器Cb而彼此相连。因此，来自相邻的放大器的输出信号 都在其偏置电压被消除和彼此组成(composed)之后被输出。此时，电容器 Cb的电容值为电容器Ca的一半，这导致在来自放大器A13 la和A131c之间 输出电压之间的中间电压、在来自放大器A131b和A131e之间输出电压之间 的中间电压、以及在来自放大器A131e和A131c之间输出电压之间的中间电 压中的每个都通过相应的电容器Cb而输出。
通过电容器C a以及C b输出的输出电压被成功地锁存在下 一 级中的锁存 部分中的锁存电路中。而且基于锁存电路中的锁存状态的编码在编码器中进 行，由此获得数字信号。
比较放大部分中的放大器的数量在内插并联式模数转换电路中由于采用 了这种电路配置而能够得以减少。

发明内容
不过，在使用上述电容内插技术的内插并联式模数转换电路中，每个放
大器A131a至A131e除了必要驱动的电容器Ca之外还必须驱动两个用于内 插的电容器Cb。也就是说，施加在每个放大器上的负载加倍。
施加在每个放大器A131a至A131e的负载是上述情况的两倍，这导致在 每个放大器A131a至A131e中的电流需要加倍，并且在放大器A131a至A131e 中每个输出驱动晶体管的芯片宽度(W) /芯片长度(L)比也需要加倍。
因此，当上述比较放大电路被用于使用电容内插技术的内插并联式模数 转换电路中时，放大器的数量在内插并联式模数转换电路中会减少。但是， 在有些情况下可能不足以实现降低功耗和减少面积。这适用于使用电阻内插 技术、电容内插技术或另 一种内插技术的内插并联式模数转换电路以及使用 电容内插技术的内插并联式模数转换电路。
为了解决上述问题而提出了本发明，因此需要提供一种并联式模数转换 电路以及其中使用的比较放大电路和采样电路，其中，该并联式模数转换电 路能够通过降低放大器的数量而实现较低的功耗和较小的面积。
为了实现上述需要，根据本发明的实施例，提供了一种并联式模数转换 电路，包括参考信号生成部分，用于生成电压彼此不同的多个参考信号； 比较放大部分，用于放大由所述参考信号生成部分所生成的所述多个参考信 号与输入信号之间的电压差，并且输出这样被放大的电压差。所述比较放大 部分包括多个放大器、分别连接到所述多个放大器的输入端子并且适于使 得所述多个放大器的每一个的输入信号无效的输入重置切换器、包括分别连 接到所述多个放大器的输出端子上的一个端子的第一采样电容器、包括分别 连接到所述多个放大器的输出端子上的一个端子的第二采样电容器、以及设 置在所述第一采样电容器的另一端子和包括预定电势的一部分之间的第一采 样切换器。该比较放大部分还包括设置在所述第二采样电容器的另一端子和 包括预定电势的一部分之间的第二采样切换器，其中用于将所述输入重置切 换器和所述第 一采样切换器中的每个保持在接通状态一段给定时间段的控制 搡作以及用于将每个所述第二采样切换器保持在接通状态一段给定时间段的 控制操作被交替地进行，使得对应于在所述输入信号和所述参考信号之间的 电压差的信号交替地通过所述第一采样电容器以及通过所述第二采样电容器 而被输出
根据本发明的另一个实施例， 一种采样电路，包括用于放大输入信号
的放大器；输入重置切换器，包括连接到所述放大器的输入端子的一个端子 并且适于使得到达所述放大器的输入信号无效；以及多个电容器，包括每个 都连接到所述放大器的输出端子的一个端子。所述采样电路还包括多个采样 切换器，分别设置在所述多个电容器的另一个端子和每个都包括预定电势的 部分之间，其中，在所述输入重置切换器以及所述多个采样切换器中的一个 或多个采样切换器每个都保持在接通的状态一段给定的时间段之后，所述多 个采样切换器中的其余的 一个或多个被转换到接通状态 一段给定的时间段， 使得每个对应于输入信号的信号交替地通过所述多个电容器的 一个或多个电 容器的另一端子以及其余电容器的另一端子被输出。
根据本发明的又一个实施例，用于输出对应于在输入信号和参考信号之 间的电压差的信号的比较放大电路，包括放大器；用于比较的电容器，包 括连接到所述放大器的输入端子的一个端子；用于输入信号的切换器，包括 连接到所述用于比较的电容器的另 一个端子的一个端子，用于将输入信号输 入到所述放大器。该比较放大电路还包括用于参考信号的切换器，包括连 接到所述用于比较的电容器的另一个端子的一个端子，用于将参考信号输入 到所述放大器；输入重置切换器，包括连接到所述放大器的输入端子的一个 端子，用于使得到所述放大器的输入信号无效；以及多个采样电容器，包括 每个都连接到所述放大器的输出端子的一个端子。该比较放大电路还包括 多个采样切换器，分别设置在所述多个采样电容器的另一个端子和每个都包 括预定电势的部分之间；其中，所述用于输入信号的切换器以及所述输入重 置切换器中的每一个以及所述用于参考信号的切换器被交替地接通，而所述 多个采样切换器的一个或多个切换器的每一个和一个或多个其余切换器，与 所述用于输入信号的切换器以及所述输入重置切换器中的每一个以及所述用
于参考信号的切换器的操作同步地，被交替地接通，并且对应于在所述输入 信号和所述参考信号之间的电压差的信号交替地通过所述多个采样切换器的
一个或多个切换器以及一个或多其余切换器被输出


图1是表示根据本发明实施例的采样电路的配置的电路图； 的电路图、采样电路处于第二阶段的电路图以及用于解释采样电路的内部操
作的时序图3是表示根据本发明的实施例的比较放大电路的配置的电路阶段的电路图、比较放大电路处于第二阶段的电路图以及用于解释比较放大
电路的内部搡作的时序图5是根据本发明的实施例的内插并联式模数转换电路的电路图6是用于解释根据本发明的实施例的内插并联式模数转换电路的内部
操作的时序图7是根据本发明的实施例的电容内插并联式模数转换电路的电路图； 图8是根据本发明的实施例的单一输入型电流内插并联式模数转换电路 的电^各图9是根据本发明的实施例的差别(differential)输入型电流内插并联式 模数转换电路的电路图IO是表示图8中所示的电流内插并联式模数转换电路中的放大器的配 置的电路图11是表示图9中所示的电流内插并联式模数转换电路中的放大器的配 置的电路图12是表示根据本发明的实施例的电容内插并联式模数转换电路的配 置电路图13是解释根据本发明的实施例的电容内插并联式模数转换电路的内 部操作的时序图14是表示根据本发明的实施例的电容内插并联式模数转换电路的一 部分的配置的电路图15A至15H是解释图13中所示的电容内插并联式模数转换电路的内 部操作的时序图16A和16B分别是解释用于图13中所示的电容内插并联式模数转换 电路的放大部分和锁存电路的操作停止控制的框图17A至17H是解释图13中所示电容内插并联式模数转换电路的放大 部分的操作停止控制的框图
图18是表示根据本发明的另一个实施例的电容内插并联式模数转换电 路的配置电路图19A和19B分别是表示现有技术中的采样电路的配置的电路图以及表 示现有技术中采样电路的内插搡作的时序及表示现有技术中比较放大电路的内插操作的时序图21是表示现有技术特种并联式模数转换电路的配置的电路图；以及 图22是表示现有技术中使用电容内插技术的内插并联式模数转换电路
的配置的电路图。
具体实施例方式
下面将参照附图详细描述根据本发明实施例的采样电路、比较放大电路
例。为了便于理解的目的，下面将参照附图按照采样电路、比较放大电路以 及并联式模数转换电路的顺序进行描述。根据本发明的采样电路、比较放大 电路以及并联式模数转换电路中的每一个既可以是单一的输入型，也可以是 差别(differential)输入型。不过，差别输入型电路在等效电路方面分别等效 于采样电路型电路。因此，下面为了^更于理解，将仅^f又通过给出单一输入型 电路作为例子进行描述(从等效电路的角度而言，它们也可以被称之为差别 输入型电路)。
首先，将参照图1、图2A至2C来描述根据本发明的实施例的采样电路。 图1是表示根据本发明实施例的采样电路的配置的电路图；而图2A、 2B以 及2C分别是根据本发明的实施例的采样电路处于第一阶段的电路图、采样电 路处于第二阶段的电路图以及用于解释采样电路的内部操作的时序如图l所示，本实施例的采样电路l包括放大器A1、作为用于输入信 号的切换器的切换器SW1、作为输入重置切换器的切换器SW2、作为第一和 第二釆样电容器的电容器Cl和C2、以及作为第一和第二采样切换器的切换 器SW3和SW4。在本案中，放大器Al放大输入信号Vin。切换器SW1设置 在输入信号Vin和放大器Al的输入端子之间，而切换器SW2设置在放大器 Al的输入端子和具有预定电势(在本案中为地电势)的部分之间。电容器 Cl和C2都具有每个都连接到放大器Al的输出端子的一个端子。而且，切 换器SW3和SW4分别设置在电容器Cl和C2的另 一个端子和每个都具有预 定电势(在本案中为地电势)的部分之间。需要指出的是，切换器SW2作为
输入重置切换器是一种用于使得到放大器Al输入信号无效的切换器，并且 因此在差别输入型的情况下，优选是将其连接在》文大器Al的差別输入端子 之间。
如图2A、 2B以及2C所示，采样电路1在第一阶段(参见图2A)和第 二阶段(参见图2B )反复地操作。
在第一阶段(从tl到t2和t3到t4的时间段)，如图2A和2C所示，采 样电路1将每个切换器SW2和SW3保持在断开状态，并且将切换器SW1和 SW4保持在接通的状态。输入信号Vin被输入到方丈大器Al的输入端子，并 且通过放大输入信号Vin所获得的输出信号Vol从放大器Al输出。此外， 在操作进行第一阶段之前的第二阶段，每个切换器SW2和SW3都被保持在 接通的状态，并且放大器Al的偏置电压Vx因此被电容器Cl采样。因此， 切换器SW3断开(断开)，这导致输出输出信号Vo21 (Vol-Vx)，该输出信 号通过从输出信号Vol中减去由所述电容器C1所采样的、放大器Al的偏置 电压Vx而获得。另一方面，由于切换器SW4被保持在接通的状态，电容器 C2基于从放大器Al输出的输出信号Vol而被充电，并且输出信号Vol的电 压被电容器C2采样。
在下一个第二阶段(例如从t2到t3和t4到t5的时间革爻)，如图2B和2C 所示，采样电路1将每个切换器SW2和SW3保持在接通状态，并且将切换 器SW1和SW4保持在断开的状态。因此，没有lt入信号Vin被输入到放大 器Al的输入端子，并且放大器Al的输入端子因此通过切换器SW2而设置 在接地电势。此外，由于切换器SW3保持在接通的状态，电容器C1基于放 大器Al的偏置电压Vx而被充电，并且放大器Al的偏置电压Vx因此^皮电 容器C1采样。另一方面，由于电容器C2保持在浮动(floating)状态，因此 通过从放大器Al的偏置电压Vx减去由所述电容器C2在第一阶段所采样的 输出信号Vol而获得的输出信号Vo22 (Vx-Vol)被输出。
以这种方式，在该实施例的放大器Al中，在第一阶段之后，每个切换 器SW1和SW4都保持在接通的状态一段给定的时间段，在第一阶段之后的 第二阶段，每个切换器SW2和SW3都保持在接通的状态 一段给定的时间段. 结果，对应于第一阶段中的输入信号Vin的输出信号Vo21和Vo22以及对应 于第二阶段的输入信号Vin的输出信号Vo21和Vo22分别交替地通过电容器 Cl禾口 C2而^皮IIT出。
因此，采用现有技术中的采样电路100,通过消除放大器A100偏置电压 而进行输入信号Vin的放大仅仅能在信号输出阶段(对应于本发明的第一阶 段)实现。不过，采用本实施例中的釆样电路1,输入信号Vin的放大也能够 在除了对应于所述信号输出阶段的第一阶段之外的第二阶段实现。而且，就 施加到放大器Al上的负载而言，当电容器C1成为负载时，电容器C2保持 在浮动状态，而当电容器C2成为负载时，电容器C1保持在浮动状态。因此， 当使得电容器C2的电容值与电容器C1的电容值一致时，放大器A1中的电 流不必增加，并且能够使得放大器A1中的输出驱动晶体管的W(芯片宽度) /L(芯片长度)比等于现有技术中的采样电路100中的输出驱动晶体管的W/L 比。结果，能够抑制采样电路中的面积的增长。
下面，将参照相应的附图描述具有跟踪和保持(T/H)的比较放大器电路 作为通过使用采样电路1构造电路之一。图3是表示根据本发明的实施例的 比较放大电路的配置的电路图，而图4A、 4B以及4C分别是根据本发明的实 施例的比较放大电路处于第一阶段的电路图、比较放大电路处于第二阶段的 电路图以及用于解释比较放大电路的内部操作的时序图。
如图3所示，本实施例的比较放大电路10是用于将对应于输入信号Vin 和参考信号Vr之间的电压差的信号输出的比较放大电路。该比较放大电路 IO包括放大器AIO、作为用于比较的电容器的电容器CIO、作为用于输入信 号的切换器的切换器SWIO、作为用于参考信号的切换器的切换器SWll、作 为输入重置切换器的切换器SW12、作为第一采样电容器的电容器Cll和作 为第二采样电容器的电容器C1 2、以及作为第一和第二采样切换器的切换器 SW13和SW14。在本案中，电容器C10具有连接到放大器A10的输入端子 的一个端子，并且切换器SW10具有连接到电容器C10的另一个端子的一个 端子并且将输入信号Vin输入到放大器A10的输入端子。切换器SW11具有 连接到电容器C10的另 一个端子的一个端子并且将参考信号Vr输入到放大器 A10的输入端子，而切换器SW12设置在放大器A10的输入端子和具有预定 电势(在本案中为地电势)的部分之间。而且，电容器Cll和C12都具有每 个都连接到放大器A10的输出端子的一个端子，而切换器SW13和SW14分 别设置在电容器Cll和C12的另一个端子和每个都具有预定电势(在本案中 为地电势)的部分之间。需要指出的是，切换器SW12作为输入重置切换器 是一种用于使得到放大器A10输入信号无效的切换器，并且因此在差别输入
型的情况下，优选是将其连接在放大器A10的差别输入端子之间。
如图4A、 4B以及4C所示，比较放大电路IO在第一阶段(参见图4A) 和第二阶段(参见图4B)的两个阶段交替地4乘作。需要指出的是，对应于在 第一阶段的输入信号Vin和参考信号Vr之间的电压差的信号以及对应于在第 二阶段的输入信号Vin和参考信号Vr之间的电压差的信号以第一和第二阶段 作为一个循环而通过电容器Cll和C12而交替地被输出。
在第一阶段(从tl到t2和t3到t4的时间段)，如图4A和4C所示，比 较放大电路IO将每个切换器SWIO、 SW12和SW13保持在断开状态，并且 将切换器SW11和SW14保持在接通的状态。因此，参考信号Vr和输入信号 Vin之间的电压差通过从参考信号Vr的电压减去由电容器C10所采样的输入 信号Vin的电压而获得。这样获得的电压差随后被输入到放大器A10中并在 其中被放大。所产生的结果信号被作为输出信号Vol从^L大器A10中输出。 此外，在操作进行第一阶段之前的第二阶段，比较放大电路10将每个切换器 SW12和SW13都4皮保持在接通的状态，并且》丈大器A10的偏置电压Vx因此 在电容器C11中被采样。因此，切换器SW13断开(断开)，这导致通过从输 出信号Vol中减去放大器A10的偏置电压Vx而获得的输出信号Vo21通过电 容器C11输出。另一方面，由于切换器SW14被保持在接通的状态，电容器 C12基于从放大器A10输出的输出信号Vol而被充电，并且输出信号Vol的 电压被电容器C12采样。
在下一个第二阶,殳(例如从t2到t3和t4到t5的时间l爻)，如图4B和4C 所示，比较放大电路IO将每个切换器SWIO、 SW12和SW13保持在接通状 态，并且将切换器SW11和SW14保持在断开的状态。因此，没有输入信号 Vin被输入到放大器A10的输入端子，并且;^丈大器A10的输入端子因此通过 切换器SW12而设置在接地电势。此外，由于切换器SW10保持在接通的状 态，输入信号Vin电压被电容器C10所采样。而且，由于切换器SW13保持 在接通的状态，电容器C11基于放大器A10的偏置电压Vx而被充电，并且 放大器A10的偏置电压Vx因此被电容器Cll采样。另一方面，电容器C12 保持在浮动(floating)状态，因此通过/人放大器A10的偏置电压Vx减去由 所述电容器C12在第一阶段所采样的输出信号Vol而获得输出信号Vo22( Vx -Vol )通过电容器C12被输出。
以这种方式，在该实施例的比较放大电路10中，在第一阶段之后，每个
切换器SW11和SW14都保持在接通的状态一段给定的时间段，在第一阶段 之后的第二阶段，每个切换器SWIO、 SW12和SW13都保持在接通的状态一 段给定的时间段.结果，在第一阶段中，对应于输入信号Vin和参考信号Vr 之间的电压差的信号通过电容器Cll而输出，而在第二阶段，偏置电压Vx 从放大器A10中输出。因此，在第一和第二阶段中对应于电压差的输出信号 Vo21和Vo22分别交替地通过电容器Cll和C12而被输出。
因此，采用现有技术中的比较放大电路110，通过消除放大器A110的偏 置电压而进行的输入信号Vin和参考信号Vr之间的电压差的放大仅仅能在信 号输出阶段(对应于本发明的第一阶段)实现。不过，采用本实施例中的比 较放大电路IO，输入信号Vin和参考信号Vr之间的电压差的放大也能够在除 了对应于所述信号输出阶段的第一阶段之外的第二阶段实现。而且，就施加 到放大器A10上的负载而言，当电容器Cll成为负载时，电容器C12保持在 浮动状态，而当电容器C12成为负载时，电容器C11保持在浮动状态。因此， 当使得电容器C12的电容值与电容器Cll的电容值一致时，放大器A10中的 电流不必增加，并且因此能够使得;汶大器A10中的输出驱动晶体管的W/L比 等于现有技术中的比较放大电路110中的放大器A10中的输出驱动晶体管的 W/L比。结果，能够抑制比较放大电路中的面积的增长。
图5是表示根据本发明的实施例的内插并联式模数转换电路的电路图， 该内插并联式模数转换电路由比较放大电路10构造成。尽管为了解释的方 便，本发明仅仅针对3-比特的内插并联式模数转换电路20进行描述，但是本 发明的实施例还可以适用于与3-比特的内插并联式模数转换电路20类似的 2-比特的内插并联式模数转换电路或4-比特或更多比特的内插并联式模数转 换电路。
如图5所示的本实施例的3-比特的内插并联式模数转换电路20包括参考 信号生成部分21、比较放大部分22、锁存部分23以及编码器24。需要指出 的是，尽管在附图中没有表示出来，但是该3-比特的内插并联式模数转换电 路20包括采样保持电路等。在本案中，该采样保持电路对模拟输入信号进行 采样、将该模拟输入信号的采样值保持一段给定的时间段，并且以输入信号 Vin的形式输出该采样值。
参考信号生成部分21由彼此串联多个用于分压的电阻R组成。较高电压 VRT和较4氐电压VRB之间的电压差通过所述多个用于分压的电阻R^皮等分，
由此生成多个彼此电压不同的参考信号Vr0至Vr6。
比较放大部分22有多个比较放大电路22a至22d组成，每个比较放大电 路都具有与上迷比较放大电路IO相同的配置(构造)。比较放大电路22a包 括三个电容器，即电容器C21a、电容器C22a和电容器C23a。比较放大电路 22b包括三个电容器，即电容器C21b、电容器C22b和电容器C23b。比较放 大电路22c包括三个电容器，即电容器C21c、电容器C22c和电容器C23c。 比较放大电路22dc包括三个电容器，即电容器C21d、电容器C22d和电容器 C23d。对应于输入信号Vin和参考信号Vr0的电压差的信号通过电容器C21a 至C21d中的电容器C21a输出。同样，对应于输入信号Vin和参考信号Vr2 的电压差的信号通过电容器C21b输出。对应于输入信号Vin和参考信号Vr4 的电压差的信号通过电容器C21c输出。而且，对应于输入信号Vin和参考信 号Vr6的电压差的信号通过电容器C21d输出。
此外，在其分别被输入电平差方面彼此接近的参考电压的相邻比较放大 电路(比较放大电路22a和22b， 22b和22c,以及22c和22d)中的电容器 C23a至C23c以及电容器C22b以及C22d分别被连接到内插电路40a至40c。 而且，通过在内插电路40a、40b以及40c中在输出信号Vo21a和Vo21b之间、 在输出信号Vo21b和Vo21c之间以及在输出信号Vo21c和Vo21d之间执行内 插而获得的输出信号Vo22a至Vo22c被输出。需要指出的是，输出信号Vo21a 至Vo21d在第一阶段被输出，而输出信号Vo22a至Vo22c在第二阶段被输出。
锁存部分23由锁存电路23a至23g组成。锁存电路23a至23g将输出 信号Vo21a、 Vo22a、 Vo21b、 Vo22b、 Vo21c、 Vo22c以及Vo21d和预定的阈 值进行比较以便将这些输出信号锁存在其中。需要指出的是，锁存比较器等 也可以作用锁存电^各23a至23g。
编码器24基于锁存电路23a至23g中的锁存状态而执行编码，以便输出 3-比特的数字信号。需要指出的是，在某些情况下，输出信号Vo21a至Vo21d 以及输出信号Vo22a至Vo22c的极性依赖于内插电路40a至40c的电路配置 而被反转(inverted )。这样，编码器24针对锁存电路23a、 23c、 23e以及23g 的锁存状态而识别锁存电路23b、 23d以及23f的锁存状态的反转(inversion )。 需要指出的是，放大器可以分别布置在锁存电路23a至23g的前一级中以替 代识别编码器24中的反转。在本案中，反转放大器被用作布置在锁存电路 23b、 23d以及23f的前一级中的放大器。此外，当内插并联式模数转换电路20不是单一输入型，而是差别输入型时，该极性反转通过使得到达锁存电路
23b、 23d以及23f的前一级中的差别放大器的输入信号的极性反转来4丸行。 当需要以这种方式使得输出信号Vo21a至Vo21d的每一个的极性以及输出信 号Vo22a至Vo22c的每一个的极性彼此一致时，任何模拟或数字极性反转都 是可用的，只要这些极性能够最终彼此一致即可。
现在将针对以上述方式配置的内插并联式模数转换电路20中的每个比 较放大电路22a至22d的每一个的具体配置和操作进行描述。需要指出的是， 由于比较放大电路22a至22d在结构和:燥作上彼此一致，因此下面将在此举 例描述比较放大电路22a的配置和操作。
该比较放大电路22a包括放大器A20a、作为用于比较的电容器的电容器 C20a、作为用于输入信号的切换器的切换器SW20a、作为用于参考信号的切 换器的切换器SW21a、作为输入重置切换器的切换器SW22a、作为第一采样 电容器的电容器C21a、作为第二采样电容器的两个电容器C22a和C23a、作 为第一采样切换器的切换器SW23a、以及作为第二采样切换器的两个切换器 SW24a和SW25a。在本案中，电容器C20a具有连接到》文大器A20a的输入端 子的一个端子，切换器SW20a将输入信号Vin输入到放大器A20a的输入端 子，并且切换器SW21a具有连接到电容器C20a的另一个端子的一个端子并 且将参考信号Vr输入到放大器A20a的输入端子。切换器SW22a设置在放大 器A20a的输入端子和具有预定电势(在本案中为地电势)的部分之间，而电 容器C21a具有连接到放大器A20a的输出端子的一个端子。电容器C22a和 C23a都具有每个都连接到放大器A20a的输出端子的一个端子，并且每个的 电容值是电容器C21a的电容值的一半，而切换器SW23a设置在电容器21a 的另一个端子和具有预定电势的部分之间。而且，两个切换器SW24a和 SW25a分别设置在电容器C22a的另 一个端子和具有预定电势的部分之间以 及在电容器C23a的另一个端子和具有预定电势的部分之间。需要指出的是， 切换器SW22a作为输入重置切换器是一种用于使得到放大器A20a输入信号 无效的切换器，并且在差别输入型的情况下，优选是将其连接在放大器A20a 的差别输入端子之间。
而且，比较放大电路22a按照第一阶段和第二阶段的两个阶段输出对应 于输入信号Vin和参考信号VrO之间的电压差的信号输出信号Vo21a。图6 是用于解释根据本发明的实施例的内插并联式模数转换电路20的内部操作
的时序图。
在第一阶段(从tl到t2和t3到t4的时间段)，如图6所示，比较》丈大电 路22a将每个切换器SW20a、 SW22a和SW23a保持在断开状态，并且将切 换器SW21a、 SW24a和SW25a保持在接通的状态。因此，由电容器C10所 采样的输入信号Vin的电压从参考信号VrO的电压中被减去。参考信号VrO 和输入信号Vin之间的结果电压差被输入到放大器A20a中并在其中被放大。 这样被放大的信号被作为输出信号Vola从放大器A20a中输出。此外，在操 作进行第一阶段之前的第二阶段，比较放大电路22a将每个切换器SW22a和 SW23a都被保持在接通的状态，并且放大器A20a的偏置电压Vx因此在电容 器C21a中被采样。因此，切换器SW23a在第一阶段保持断开状态，这导致 通过从输出信号Vola中减去放大器A20a的偏置电压Vx而获得的电压差作 为输出信号Vo21a通过电容器C21a输出。另一方面，由于切换器SW24a和 SW25a被保持在接通的状态，电容器C22a和C23a的每一个都基于从放大器 A20a输出的输出信号Vola而被充电。因此输出信号Vola的电压被电容器 C22a和C23a的每一个采样。
在下一个第二阶段(例如从t2到t3和t4到t5的时间^殳)，如图6所示， 比较放大电路22a将每个切换器SW20a、 SW22a和SW23a保持在接通状态， 并且将切换器SW21a、 SW24a和SW25a保持在断开的状态。因此，放大器 A20a的输入端子因此通过切换器SW22a而设置在接地电势。此外，由于切 换器SW20a保持在接通的状态，输入信号Vin电压被电容器C20a所采样。 而且，由于切换器SW23a保持在接通的状态，电容器C21a基于放大器A20a 的偏置电压Vx而被充电，并且放大器A20a的偏置电压Vx因此被电容器C21a 采样。另一方面，电容器C22a和C23a的每一个保持在浮动(floating)状态， 因此通过从放大器A20a的偏置电压Vx减去由所述电容器C22a所采样的输 出信号Vola而获得的电压差(Vx - Vola),以及通过乂Ai文大器A20a的偏置 电压Vx减去由所述电容器C23a所采样的输出信号Vola而获得的电压差(Vx -Vola)作为输出信号Vo23a以及输出信号Vo25a分别通过电容器C22a和 C23a被输出。而且，具有输出信号Vo25a以及输出信号Vo23b之间的中间电 平的输出信号Vo22 (={Vo25a+Vo23b}/2)通过内插40a而生成并将被输出。
下面，输入信号作为输入信号Vin被连续输入并且与上面的情况类似以 第一和第二阶段作为一个循环进行处理。
如上面所描述的，在比较放大电路22a中，在第一阶段之后，每个切换 器SW21a、 SW24a和SW25a都保持在接通的状态一段给定的时间段，在第 一阶段之后的第二阶段，每个切换器SW20a、 SW22a和SW23a都保持在接 通的状态一段给定的时间段。结果，在第一阶段中，对应于参考信号VrO和 输入信号Vin之间的电压差的输出信号Vo21a从放大器A20a输出。而且，在 第二阶段，对应于参考信号Vr0和输入信号Vin之间的电压差的每个信号 Vo21a分别通过C22a和C23a输出。
因此，采用现有技术中的内插并联式模数转换电路，通过消除放大器的 偏置电压而进行的输入信号Vin和参考信号Vr之间的电压差的放大仅仅能在 信号输出阶段实现。不过，采用本实施例中的内插并联式模数转换电路，参 考信号Vr0和输入信号Vin之间的电压差的放大也能够在除了对应于所述信 号输出阶段的第 一 阶段之外的第二阶段实现。
而且，就分别施加到比较放大电路20a至20d中的放大器A20a至A20d 上的负载而言，当电容器C21a至C21d的每一个成为负载时，电容器C22a 至C22d和C23a至C23d的每一个保持在浮动状态。另一方面，当电容器C22a 至C22d和C23a至C23d的每一个成为负载时，电容器C21a至C21d的每一 个保持在浮动状态。
而且，使得电容器C22a至C22d和C23a至C23d的每一个的电容值为电 容器C21a至C21d的每一个的电容值的一半。结果，放大器A20a至A20d 中的电流不必增加，并且因此放大器A20a至A20d每个中的输出驱动晶体管 的W/L比也不必变得与现有技术中的W/L比不同。结果，在内插并联式模数 转换电路中，放大器的数量能够得到减少并且能够实现较小的面积。
需要指出的是，对应于信号输出阶段的阶段也可以设置为第二阶段来代 替被设置为第一阶段。也就是说，在每个切换器SW20a、 SW22a、 SW24a和 SW25a在第一阶段都保持在接通的状态一段给定的时间段之后，每个切换器 SW21a和SW23a都在第二阶段保持在接通的状态一段给定的时间段。结果， 在第一阶段中，对应于参考信号VrO和输入信号Vin之间的电压差的信号从 放大器A20a输出。而且，在第二阶段，对应于参考信号VrO和输入信号Vin 之间的电压差的信号通过电容器C21a输出。
在此，将针对参照图7来描述利用电容内插技术作为内插技术的内插并 联式模数转换电路来进行描述。图7是表示电容内插并联式模数转换电路20'
的电路图。
如图7所示，在利用电容内插技术的内插并联式模数转换电路20'中，在
其分别被输入电平差方面彼此接近的参考电压的相邻比较放大电路(比较放
大电路22a和22b, 22b和22c，以及22c和22d )中的电容器C23a至C23c 以及电容器C22b至C22d分别彼此相连，由此构造成电容内插电路。而且， 通过在输出信号Vo21a和Vo21b之间、在输出信号Vo21b和Vo21c之间以及 在输出信号Vo21c和Vo21d之间执行内插而获得的输出信号Vo22a至Vo22c 被输出。需要指出的是，由于电容器C23a至C23c分别连接到电容器C22b 至C22d，输出信号Vo22a至Vo22c的电压分别是通过电容器C23a至C23c 的输出电压信号和电容器C22b至C22d的输出电压信号彼此组合(compose ) 而获得的组合(composite)电压。如上所述，采用这种电容内插，因为电容器 C23a至C23c以及电容器C22b至C22d只需要彼此相连，因此能够实现较小 的面积。
下面，将将针对参照图8来描述利用电流内插技术作为内插技术的内插 并联式模数转换电路来进行描述。图8是表示电流内插并联式模数转换电路 20〃的电路图。
如图8所示，在利用电流内插技术的内插并联式模数转换电路20〃中，在 其分别被输入电平差方面彼此接近的参考电压的相邻比较放大电路(比较放 大电路22a和22b, 22b和22c，以及22c和22d)中的电容器C23a至C23c 以及电容器C22b至C22d分别连接到放大器A53a至A53c,由此构造成电流 内插电路。而且，通过在输出信号Vo21a和Vo21b之间、在输出信号Vo21b 和Vo21 c之间以及在输出信号Vo21 c和Vo21 d之间执行内插而获得的输出信 号Vo22a至Vo22c被输出。图9所示的是内插并联式模数转换电路不是单一 输入型而是差别输入型的情况下的一个实例。图9中所示的放大器A20a'、 A20b'、 A52a'、 A52b'、 A53a'分别对应于图8中所示的放大器A20a、 A20b、 A52a、 A52b以及A53a。
在用于执行电流内插的放大器A52a中，如图10所示，两个MOS晶体 管差别对Tr5a和Tr6a以及Tr7a和Tr8a连接到共同的负载电阻R3a和R4a。 此外，电流源I3a和I4a分别连接到MOS晶体管差别对Tr5a和Tr6a的源极 的每一个以及MOS晶体管差别对Tr7a和Tr8a的源极的每一个。而且电容器 C23a连接到构成MOS晶体管差别对Tr7a和Tr8a的MOS晶体管Tr7a的栅
极，而输出信号Vo25a输入到MOS晶体管Tr7a的栅极。而且，电容器C22a 连接到构成MOS晶体管差别对Tr5a和Tr6a的MOS晶体管Tr5a的栅极，而 输出信号Vo23b输入到MOS晶体管Tr5a的栅极。需要指出的是，放大器A5la、 A52a至A52d以及A53b至A53d具有与放大器A53a相同的配置。注意，图 11所示的是内插并联式模数转换电路不是单一输入型而是差别输入型的情况 下的一个实例。因此，在电流内插中，由于通过晶体管进行连接，因此能够 防止相邻的放大器A20a至A20d彼此产生影响。
在此，尽管在前面已经将其上施加电容内插或电流内插的内插并联式模 数转换电路作为实例进行了描述，但是本发明的实施例还可以适用于其上施 加了电阻内插等的内插并联式模数转换电路。需要指出的是，尽管下面将通 过给出其上时间按了电阻内插的内插并联式模数转换电路作为实例来描述内 插并联式模数转换电路的另一种配置，但是该实施例也能够适用于通过利用 电流内插技术或电阻内插技术而构造的内插并联式模数转换电路。
在上述内插并联式模数转换电路中，提供了七个锁存电路23a至23g。不 过，输出信号Vo21a至Vo21d在第一阶段被输出，而输出信号Vo22a至Vo22d 在第二阶段被输出。因此，例如如在图12中所示的电容内插并联式模数转换 电路60中 一样，输出信号Vo21 a至Vo21 d可以在第 一 阶段分别被四个锁存电 路23a、 23c、 23e以及23g锁存，而输出信号Vo22a至Vo22d可以在第二阶 段分别被锁存电路23a、 23c以及23e锁存。也就是说，在这种情况下，输出 信号Vo21a至Vo21d以及输出信号Vo22a至Vo22c按照时分的方式被锁存。
如图12所示，在电容内插并联式模数转换电路60中，电容器C21a至 C21d分别通过作为输出选择切换器的切换器SW26a、 SW26c、 SW26e以及 SW26g连接到锁存电路23a、 23c、 23e以及23g。而且，电容器C23a至C23d (电容器C22b至C2dd)分別通过切换器SW26b、SW26d、SW26f以及SW26h 连接到锁存电路23a、 23c、 23e以及23g。结果，如图13所示，切换器SW26a、 SW26c、 SW26e以及SW26g的每一个以及切换器SW26b、 SW26d、 SW26f 以及SW26h中的每一个被交替地保持在接通状态。需要指出的，图13是表 示与切换器SW26a和切换器SW26b相关联的部分的操作中的时序的时序图， 并且与此相关的部分的操作中的这些时序也适用于其它切换器SW26c至 SW26h。
而且，在第一阶段中，切换器SW26a、 SW26c、 SW26e以及SW26g中
的每一个保持在接通的状态，这导致通过电容器C21a至C21d被输出的输出 信号Vo21a至Vo21d分别被输入到锁存电路23a、 23c、 23e以及23g以便被 锁存在那儿(参见图13)。编码器24'此时参考锁存电路23a、 23c、 23e以及 23g中的锁存状态。
此外，在第二阶段，切换器SW26b、 SW26d、 SW26f以及SW26h中的 每一个保持在接通的状态，这导致通过电容器C23a至C23d输出的输出信号 Vo22a至Vo22d分别被输入到锁存电路23a、 23c、 23e以及23g以便被锁存 在那儿(参见图13)。编码器24'此时参考锁存电路23a、 23c、 23e以及23g 中的锁存状态。
而且，编码器24'基于锁存电路23a、 23c、 23e以及23g中的锁存状态在 第一阶段和笫二阶段输出对应于输入信号Vin的数字信号。例如，当在第一 阶段时，锁存电路23a、 23c、 23e以及23g中的锁存状态为"0(L电平)"、
"1 (H电平)"、"1 (H电平)"以及"1 (H电平)"，而在第二阶段，锁存电 路23a、 23c、 23e以及23g中的锁存状态为"0(L电平)"、"1 (H电平)"、
"1 (H电平)"以及"1 (H电平)"，编码器24'输出具有值"101"的数字信
现在，当在电容内插并联式模数转换电路60中的放大器A20a至A20d 中不足以荻得充足的放大因子时，分别在切换器SW26a和SW26b、 SW26c 和SW26d、 SW26e和SW26f以及SW26g和SW26h与锁存电^各23a、 23 c、 23e以及23g之间设置放大部分25a至25d。图14表示了一种配置，其中， 放大部分25a设置在在切换器SW26a和SW26b与锁存电路23a之间，而放 大部分25b设置在在切换器SW26c和SW26d与锁存电路23c之间。需要指 出的，放大部分25c和25d具有与放大部分25a和25b相同的配置，因此在 此为简便而省略其相关的阐述。
放大部分25a至25d包括放大器A21a至A21d、分别用于力文大器A21a 至A21d的偏置电压的消除电容器C24a至C24d、以及分别作为重置切换器 的切换器SW27a至SW27d和SW28a至SW28d。
在放大部分25a至25d中，在第一阶^:,输出信号Vo21a和Vo21cH皮^: 大和输出，而在第二阶段，输出信号Vo22a和Vo22d被放大和输出。因此， 放大操作和以及重置操作(用于消除放大器A21a至A21d的偏置电压的操作) 需要在第一阶段和第二阶段中反复实施。因此，放大部分25a至25d中的每
一个都需要以两倍于放大器A20a至A20d的操作循环的操作循环进行搡作。
不过，电容内插并联式模数转换电路高速操作，这导致用于放大器A20a 至A20d的重置操作不能被沖锋第实施。
例如，以放大器25b的操作作为例子进行描述，如图15A至15H所示， 在时序tll至tl4，在第一阶段中输入的输出信号Vo21b (参见图15A)在来 自放大器A21b的输出信号Vo24b通过重置放大器A21b (通过使得切换器 SW27b以及SW28b转换为接通)而被重置的状态下能够被放大。不过，在 从t14至tl6d的时序处，输出信号Vo21b在通过重置放大器A21b而不能充 分重置来自放大器A21b的输出信号Vo24b的情况下被放大。因此，由于不 能在锁存电路23c中获得正确的信息，因此存在从编码器24喻出错误(false) 数字信号的可能。这种情况也适用于锁存电路23a、 23e和23g。
为了解决这种情形，在本实施例的电容内插并联式模数转换电路60中， 根据通过锁存电路23a、 23c、 23e以及23g在第一阶段中获取和检测到的输 入信号Vin的电平(level)来确定放大部分25a至25d中的将被操作的一个 放大部分，而其他的放大部分则被禁止操作。结果，就可以防止编码器24' 从锁存电路23a、 23c、 23e以及23g获取错误的信息。也就是说，根据在第 一阶段的结果而需要在第二阶段被检测的、到达该放大部分的输入信号具有 较小的幅值。另一方面，到达其他放大部分的输入信号具有较大的幅值。因 此其他放大部分禁止被操作，这导致这样的状态得以避免，即在该状态中， 所关注的其他放大部分中的每一个都足以获得重置状态。
例如，当在第一阶段时，锁存电路23a、 23c、 23e以及23g分别保持在 "0(L电平)"、"1(H电平)"、"1 (H电平)"以及"1 (H电平)"，如图16A 所示，将要从编码器24喻出的数字信号为"101"或"110"。因此，在第二 阶段，必须检测来自放大器25a的输出信号是保持在"0 (L电平)"还是保 持在"1(H电平)"。而且，当来自放大部分25a的输出信号在第二阶段保持 在"0 (L电平)"时，则从编码器24'输出变成"101"的数字信号。另一方 面，当来自放大部分25a的输出信号在第二阶段保持在"1 (H电平)"时， 则从编码器24'输出变成"110"的数字信号。
随后，在第二阶段，如图16B所示，除了放大部分25a和锁存电路23a 之外的放大部分25b至25d以及锁存电路23c、 23e以及23g的操作都停止。 结果，放大部分25b至25d中的每一个都能够在第二阶段的时间段内被设置
在重置状态。因此，即时图7中的锁存电路路23c、 23e以及23g被移除，电 容内插并联式模数转换电路60也依然能够高速操作。例如，如图17A至17H 所示，从tl4至tl5的时间段在放大部分25b中被设置为重置时间段(参见如 17H)，这导致该重置时间段能够为输出时间段的三倍(treble )。结果，该重 置状态能够充分地获得。
在此，通过例如将切换器SW27b至SW27d转换为接通可以阻止放大部 分25b至25d的操作。，此外，通过例如将重置信号输入锁存电路23c、 23e 以及23g中的每一个而阻止锁存电路23c、 23e以及23g的操作。而且，编码 器24'仅仅检测保持在操作状态的锁存电路23a的锁存状态。以上述方式，锁 存电路23c、 23e以及23g在第二阶段被重置以便阻止其中的操作，由此使其 能够降低功率消耗。
如上所述，在这些实施例的电容内插并联式模数转换电路中的每一个中， 对应于在第 一 阶段中的输入信号Vi n和参考信号Vr之间的电压差的信号以及 对应于在第二阶段中的输入信号Vin和参考信号Vr之间的电压差的信号从比 较放大电路22a至22d中被输出。因此能够提供一种并联式模数转换电路， 其中通过使用对应于在第一阶段输出的对应于电压差的信号来减少放大器的 数量，由此使其能够实现较低功耗以及较小面积。需要指出的是，除了电容 内插之外，也可以分别通过使用在第 一 阶段和第二阶段输出的对应于电压差 的信号来执行电阻内插、电流内插等。
需要指出的是，上述切换器中的每一个都有一种MOS晶体管等构成。此 外这些切换器按照控制部分(为示出)发出的控制信号得到控制。例如，在 如图12所示的电容内插并联式模数转换电路60中，切换器SW20a至SW20d、 SW22a至SW22d、 SW23a至SW23d、 SW26b、 SW26d、 SW26f以及SW26h 根据第一控制信号得到控制。而且，切换器SW21a至SW21d、 SW24a至 SW24d、 SW25a至SW25d、 SW26a、 SW26c、 SW26e以及SW26g根据作为 第 一控制信号的反转信号的第二控制信号得到控制。
尽管以及参照附图描述了本发明的实施例，但是这仅仅是说明性的，而 该实施例能够以基于本领域的普通技术人员的知识对其进行各种变化和改进 的其他说明性实施例的形式来实现。
例如类似图22中所示的内插并联式模数转换电路130,如图18所示， 来自放大器A20a至A20e的输出信号可以如下电容内插在电容内插并联式模
数转换电^各61中。即，电压差Vsl和Vs2以及其中间电压在前一级中在i文 大器A20a至A20c中被放大，并且这些电压差和其间的中间电压因此在后一 级中在放大器A20a至A20e中分别被放大。以这种方式，电容内插得以实施。 本领域的普通技术人员应该理解到，根据设计需要以及其他因素，可以 产生各种变换形式、组合、子组合以及替代形式，只要他们都在附后的权利 要求书或其等效形式的范围之内。
相关申请的交叉引用
本发明包含的主题涉及2008年2月2日申请的日本专利申请JP 2008-023398，该申请的全部将通过参引方式包含在本申请中。
权利要求
1. 一种并联式模数转换电路，包括参考信号生成部分，用于生成电压彼此不同的多个参考信号；比较放大部分，用于放大由所述参考信号生成部分所生成的所述多个参考信号与输入信号之间的电压差，并且输出这样被放大的电压差；所述比较放大部分包括多个放大器，分别连接到所述多个放大器的输入端子并且适于使得所述多个放大器的每一个的输入信号无效的输入重置切换器，包括分别连接到所述多个放大器的输出端子上的一个端子的第一采样电容器，包括分别连接到所述多个放大器的输出端子上的一个端子的第二采样电容器，设置在所述第一采样电容器的另一端子和包括预定电势的一部分之间的第一采样切换器；以及设置在所述第二采样电容器的另一端子和包括预定电势的一部分之间的第二采样切换器，其中用于将所述输入重置切换器和所述第一采样切换器中的每个保持在接通状态一段给定时间段的控制操作以及用于将每个所述第二采样切换器保持在接通状态一段给定时间段的控制操作被交替地进行，使得对应于在所述输入信号和所述参考信号之间的电压差的信号交替地通过所述第一采样电容器以及通过所述第二采样电容器而被输出。
2. 根据权利要求1的并联式模数转换电路，其中， 所述比较放大部分设置有内插电路，用于内插通过所述第二采样电容中的相应一个从每两个不同放大器中输出的输出信号。
3. 根据权利要求1的并联式模数转换电路，其中，所述比较放大部分包括..用于比较的电容器，包括分別连接到所述放大器的输入端子的 一 个端子； 用于输入信号的切换器，包括分别连接到所述用于比较的电容器的另一 个端子的一个端子，用于将输入信号输入到所述放大器； 用于参考信号的切换器，包括分別连接到所述用于比较的电容器的另一个端子的一个端子，用于将参考信号输入到所述放大器；当所述输入重置切换器被切换为接通时，所述用于输入信号的切换器和 所述用于参考信号的切换器中的一个被切换为接通，而当所述输入重置切换 器被切换为断开时，所述用于输入信号的切换器和所述用于参考信号的切换 器中的另一个被切换为接通。
4. 根据权利要求1的并联式模数转换电路，还包括多个输出选择切换器，分别包括连接到所述比较放大部分的输出端子的 一个端子；多个锁存电路，每个都通过所述多个输出选择切换器相应的一个连接到 所述比较放大部分的每两个不同输出端子；以及数字信号；其中，包括连接到所述多个锁存电路的相应一个的一个端子的每两个输 出选择切换器与所述采样切换器的操作同步地被接通，并且来自所述比较放应一个中。
5. 根据权利要求4的并联式模数转换电路，其中， 放大部分分别设置在所述输出选择切换器和所述锁存电路之间；以及 在所述第一采样切换器和所述第二采样切换器之一被接通时，当另 一采样切换器根据所述多个锁存电路的锁存状态而被接通时，所述多个放大部分 的一部分的操作被阻止。
6. 根据权利要求5的并联式模数转换电路，其中， 当所述多个放大部分的所述部分的操作被阻止时，所述多个锁存器的一部分的操作也被阻止。
7. —种采样电路，包括用于放大输入信号的放大器；输入重置切换器，包括连接到所述放大器的输入端子的一个端子并且适 于使得到达所述放大器的输入信号无效；多个电容器，包括每个都连接到所述放大器的输出端子的一个端子；以多个采样切换器，分别设置在所述多个电容器的另一个端子和每个都包括预定电势的部分之间；其中，在所述输入重置切换器以及所述多个采样切换器中的一个或多个 采样切换器的每个都保持在接通的状态一段给定的时间段之后，所述多个采 样切换器中的其余的一个或多个被转换到接通状态一段给定的时间段，使得 每个对应于输入信号的信号交替地通过所述多个电容器的一个或多个电容器 的另 一端子以及其余电容器的另 一端子被输出。
8. —种用于输出对应于在输入信号和参考信号之间的电压差的信号的比 较;故大电^各，包括放大器；用于比较的电容器，包括连接到所述放大器的输入端子的 一个端子；用于输入信号的切换器，包括连接到所述用于比较的电容器的另 一个端 子的一个端子，用于将输入信号输入到所述放大器用于参考信号的切换器，包括连接到所述用于比较的电容器的另一个端 子的一个端子，用于将参考信号输入到所述放大器；输入重置切换器，包括连接到所述放大器的输入端子的一个端子，用于 使得到所述放大器的输入信号无效；多个采样电容器，包括每个都连接到所述放大器的输出端子的一个端子；以及多个采样切换器，分别设置在所述多个采样电容器的另一个端子和每个 都包括预定电势的部分之间；其中，所述用于输入信号的切换器以及所述输入重置切换器中的每一个 以及所述用于参考信号的切换器被交替地接通，而所述多个采样切换器的一 个或多个切换器的每一个和一个或多个其余切换器，与所述用于输入信号的 切换器以及所述输入重置切换器中的每一个以及所述用于参考信号的切换器 的操作同步地，被交替地接通，并且对应于在所述输入信号和所述参考信号 之间的电压差的信号交替地通过所述多个采样切换器的一个或多个切换器以 及一个或多其余切换器被输出。
全文摘要
一种并联式模数转换电路，包括参考信号生成部分和比较放大部分，该所述比较放大部分包括多个放大器、输入重置切换器、第一采样电容器、第二采样电容器、第一采样切换器、以及第二采样切换器。
文档编号H03M1/36GK101388669SQ20081016080
公开日2009年3月18日 申请日期2008年9月16日 优先权日2007年9月13日
发明者工藤孝平, 村山茂满, 清水泰秀, 矢津田宏智 申请人:索尼株式会社