多相位时钟系统的制作方法

专利名称：多相位时钟系统的制作方法
技术领域：
本发明涉及一种接收多个包含实际时间事件的时钟信号的多相 位时钟系统，这些时钟信号全部具有相同的时钟频率，但是时钟相位 不同。本发明还涉及一种包括多相位时钟系统的时间交叉系统，并且 涉及一种接收多相位时钟的方法。
背景技术：
多相位时钟系统是已知的，特别是在时间交叉应用中很常见。 时间交叉是一项在电路设计方面获得广泛应用的技术，例如，它广泛 应用于模-数转换器(ADC)以及时钟和数据恢复(CDR)电路。这 项技术需要使用数个并行数据处理路径，各条路径具有有限的速度。
本质上，交叉意味着要花费芯片面积来换取操作速度。在需要 精确且快速的操作的情况下，交叉能够实现把精确但慢速的路径组合 到一个系统中，使该系统变得既精确又快速。在交叉系统中，需要多 相位时钟。系统的精确度受到多相位时钟的时间精确度的限制。具体 来说，时钟边沿的实际和理想时序之间的差异(歪斜)是一个限制因 素。歪斜可能是由多相位振荡器中的失配造成的，但是也可能是由布 局不对称造成的，因为生成对于交叉系统中的所有路径延迟都相同的 完美对称的布局并不是一件简单的事。
要生成多相位时钟，可以将高频时钟下分频为具有很多相位的 较低频时钟。虽然这种方法的相位精度是可以接受的，但是这是一种 功耗很大的办法，需要很多的高速分频器和时序调整触发器。而且， 在非常高的频率上，根本不可能生成所需的HF信号。产生多相位时 钟的另一种可选办法是制作多相位环形振荡器。这种办法比较优越， 因为两个有效时钟边沿之间的间隔可以非常小(门电路的传播延迟)。 不过，这种办法受到产生大量相位所采用的精度的限制，因为环中的
7某些时序误差将会累积起来。
有很多不同的能够测量并且能够通过校准消除交叉系统中歪斜 的方式。在交叉ADC中，歪斜有时是通过数字输出的频谱分析来测 量的(在输入已知的时候)。现有技术中还有其它一些测量和校准歪 斜的方法。
在L. Wu禾卩J. William C. Black.的文章"爿 /ow扁y/"er
卿Z/cW謹，，(Proceedings of the ISSCC， 2001，第25.3页)中，公
开了一种具有歪斜测量和校准的多相位时钟系统。这篇文章公开了一
种包括4级差分环形振荡器的多相位时钟发生器，该环形振荡器在其 输出端产生8种不同的时钟相位。各个输出端配备有额外的延迟调节 单元。这些延迟调节单元中只有一个的输出端向回耦合到相位检测 器，该相位检测器将这一输出信号与基准时钟进行比较。该相位检测 器操纵电荷泵，该电荷泵驱动环路滤波器，环路滤波器又驱动环形振 荡器，这样就有效地闭合了锁相环的环路。环形振荡器的粗调是由环 路滤波器的输出信号完成的，该输出信号被用作环形振荡器的所有级 的全局控制电压。各时钟相位的细调是借助各控制电压完成的，这些 控制电压由延迟比较器产生，其中，这些延迟比较器用来比较各时钟 相位的选定子集之间的时间间隔，以便将实际时间事件朝向期望时间 事件调整。多相位时钟的第五相位是这样去歪斜的将第一相位和第
五相位之间的第一时间间隔与第五相位和下一时钟周期的第一相位
之间的第二时间间隔进行比较；如果第 一 时间间隔长于第二时间间 隔，则增加额外的延迟调节单元的延迟，否则，则反之。类似地，第 三相位是这样去歪斜的将第一相位和第三相位之间的第三时间间隔
与第三相位和第五相位之间的第四时间间隔进行比较，然后据此调节 第三时钟相位的延迟调节单元。对于第七相位，将第五相位和第七相 位之间的时间间隔与第七相位和下 一 时钟周期的第 一 相位之间的时 间间隔进行比较。第二、第四和第六时钟相位的去歪斜以类似于前面 介绍的方式进行。
已知的多相位时钟系统的缺点在于，它不适合于高频。电路的操作依赖于连续不断地测量单独一个时钟周期内各时钟相位之间的 短时间间隔以及连续不断地对它们进行比较，才能为相同的时钟相位 生成合适的基准。各时钟相位之间时间间隔的测量在较高的频率下变 得格外困难，而且精度也变得相对较低。结果，已知电路的最大操作 时钟频率受到时间间隔测量精度的限制。

发明内容
本发明的目的是提供一种可供选用的用于接收多个时钟信号的 适合于高速操作的多相位时钟系统。
本发明是由独立权利要求定义的。从属权利要求定义了优选实 施方式。
按照本发明的第一个方面，该目的是这样实现的提供了一种 用于接收多个包括实际时间事件的时钟信号的多相位时钟系统，这些 时钟信号全部具有相同的时钟频率，但是时钟相位不同，其中该系统 此外还用于接收基准时钟信号，以便为多个时钟信号提供基准时间事 件，基准时钟信号具有不同于时钟频率的基准频率，基准频率是这样
选择的，使得后续的基准时间事件中的各个基准时间事件与多个时钟 信号中的单独一个的期望时间事件相 一致。该系统包括
-比较器，用于相继将基准时间事件中的相应基准时间事件与实 际时间事件进行比较，以便相继生成多个时差指示符，和
-去歪斜电路，用于响应于相应的时差指示符对多个时钟信号中 的相应时钟信号相对于基准时钟信号来进行去歪斜，以获得具有与相 应的基准时间事件相 一致的实际时间事件的经过修正的时钟信号。
按照本发明的措施的效果是，基准时钟信号为多个时钟信号确
定了期望的时间事件。而且，基准时钟信号的基准频率是这样选择的，
使得在每个基准时钟周期基准时钟信号的时间事件与多个时钟信号
中的不同时钟信号相一致。由于使用常规方法可以提供从频率(和相
位)的角度而言精度非常高的基准时钟信号，因此基准时钟信号为多
个时钟信号中的各个时钟信号提供了期望的时间事件，并且将基准时 钟信号与那些时钟信号进行比较能够实现各个时钟信号的实际时间事件朝向它们的期望位置的调节(去歪斜)。本发明的重要方面在于， 与已知的多相位时钟系统相比，用于产生基准时间事件的非常短的时 间间隔的测量已经由用于为多个时钟信号产生基准时间事件的基准 频率的精确控制所代替。
本发明的多相位时钟系统的额外优点是，它适合于任何数量的 时钟相位(两个或更多)。已知的多相位时钟系统仅仅对其中时钟相 位的数量等于二的幂的多相位时钟系统有效，这是通过将所测得的时 间间隔分为两个相等的时长来创建基准时间事件的方法的固有结果。
多相位时钟系统的实施方式包括用于将多个时钟信号之一的相 位与基准时钟信号的相位进行至少一次比较的相位比较器，并且包括 用于随后将基准时钟信号的相位与多个时钟信号中的这一时钟信号 的相位进行至少一次匹配的移相器。这些附加特征的效果是，消除了 基准时钟信号与多个时钟信号之间可能有的稳态相位误差，这节省了 不必要的由去歪斜电路进行的后续相位调节。如果相位比较器和移相 器以多个基准时间事件操作，例如每特定数量个时钟周期操作一次， 则是更加有益的。通过这样做，还可以消除稳态相位误差的动态变化， 致使更多的相位调节不必要。
多相位时钟系统的另一种实施方式包括用于生成基准时钟信号 的基准振荡器。生成基准时钟信号的振荡器的使用提供了这样的优 点不再需要向系统提供基准时钟信号。相反，基准时钟信号可以在 需要它的位置上生成。这省去了将基准时钟信号向这些位置传送的必 要。
如果该系统包括锁相环，该锁相环包括基准振荡器、相位比较 器和移相器，则刚刚提到的实施方式可以得到进一步改善，相位比较 器用于将基准时钟信号与多个时钟信号之一进行比较，以便生成多个 时差指示符之一，移相器包括用于响应于所述多个时差指示符之一来 调整基准振荡器的控制器。这一实施方式比较有优势，因为锁相环提 供了将基准时钟信号的相位与多个时钟信号之一匹配的方便方式。
在刚刚提到的实施方式的一种变型中，控制器包括电荷泵和环 路滤波器，电荷泵从相位比较器接收另一个时差指示符，环路滤波器
10从电荷泵接收输出信号并产生用于调整基准振荡器的基准控制信号。
这一实施方式的优选变型包括设置在相位比较器的输出端与电荷泵之间的选通电路，以便在至少一个基准时间事件处帮助实现基准时钟信号的相位与所述多个时钟信号之一的相位的匹配。这样，选通电路在不需要相位匹配的时间间隔中有效地断开了环路。
多相位时钟系统的实施方式包括用于测量多个时钟信号之一的时钟频率和将基准频率固定在时钟频率乘以固定系数上的构件。使用这些构件提供了一种使得基准时钟能够在后续的时钟周期中与多个时钟信号中的不同时钟信号进行比较的方便的解决方案。
在刚刚提到的实施方式的优选实现方式中，用于固定基准频率的构件包括锁频环，该锁频环包括用来将第一频率与第二频率进行比较以生成频差指示符的频差检测器，该锁频环此外还包括另一个控制器，用于响应于频差指示符来调整基准振荡器的频率。该系统此外还包括用于生成具有与多个时钟信号之一的时钟频率之比为第一整数比的第一频率的分频器，和用于生成具有与基准频率之比为第二整数比的第二频率的另一个分频器，其中第一整数比与第二整数比之比决定所述固定系数。这一实现方式比较有优势，因为锁频环提供了一种将基准时钟信号的频率固定在多个时钟信号之一上的方便方式。使用锁频环的另一个优点是，确保了系统对时钟频率的相对缓慢变化的适应性，这种缓慢变化例如是由于时钟抖动而发生的。换句话说，锁频环能够实现基准时间事件的适应性(粗调)，同时去歪斜电路用于进行各时钟信号相对于这些基准时间事件的去歪斜(细调)。
多相位时钟系统的实施方式包括用于生成多个时钟信号的多相位振荡器。具有不同时钟相位的多个时钟信号可以有益地由单独一个多相位振荡器生成。这样的振荡器的优点是，可以很容易地设计多相位振荡器，使得不同的相位同等地分布在一个时钟周期上。此外，在多相位振荡器的常规设计中，例如n-级环形振荡器的设计中，可以由去歪斜电路很容易地改造各时钟信号的相位，例如通过改变各级的电源电压或者通过改变各级的输出节点电容。
在刚刚提到的实施方式的改进中，比较器此外还包括用于多个
11时钟信号中没有与所述相位比较器连接的剩余时钟信号的多个相位 检测器，各个相位检测器用于检测各自时钟信号与基准时钟信号之间 的相位差，以便产生多个时差指示符。这种实现方式方便地提供了多 个时钟信号的实际时间事件的指示，该指示可以有益地用于对时钟信 号进行去歪斜。
在进一步的改善中，去歪斜电路包括相位控制单元，该相位控 制单元用于响应于多个时差指示符来单个控制多相位振荡器的相位，
其中多相位振荡器、相位检测器和相位控制单元形成另一个锁相环， 其中将提供给相位检测器的基准时钟信号用作该另一个锁相环的基 准信号。锁相环的使用提供了对由多相位振荡器生成的时钟信号进行 去歪斜的方便方式。
最好，刚刚提到的实施方式包括设置在多个相位检测器的各个 输出端与相位控制单元之间的另一个选通电路，用于帮助实现时钟信 号的相继比较和去歪斜。
在所有前面提到的实施方式的第一个主要变型中，基准频率低 于时钟信号的时钟频率。较低的基准频率致使多相位时钟系统的功耗 较低。
在第一主要变型的优选实施方式中，基准频率等于时钟信号的
时钟频率乘以n/(n+l)，其中n代表时钟信号的数量。这一特征的结果 是，当多个时钟信号的相位均等地分布在时钟周期上时，基准时钟与 基准时钟的各个后续时钟周期中的下一个相位相一致。各时钟信号以 递增顺序循环(和去歪斜)。
在所有前面提到的实施方式的第二个主要变型中，基准频率高 于时钟信号的时钟频率。较高的基准频率致使多相位时钟系统的更快 的去歪斜性能。换句话说，该系统于是需要较少的多相位时钟的时钟 周期就可以达到时钟信号的实际时间事件与基准时间事件相一致的 情形。
在第一主要变型的优选实施方式中，基准频率等于时钟信号的 时钟频率乘以(n+l)/n，其中n代表时钟信号的数量。这一特征的结果 是，当多个时钟信号的相位均等地分布在时钟周期上时，基准时钟与基准时钟的各个后续时钟周期中的前一个相位相一致。各时钟信号以 递减顺序循环。
本发明此外还涉及一种时间交叉系统，包括用于提供多相位时 钟的多相位时钟系统和用于接收多相位时钟的处理单元。时间交叉系 统很大程度上受益于具有高时间精度的多相位时钟，该高时间精度是 由按照本发明的多相位时钟系统提供的。时间交叉系统通常需要精确 的多相位时钟。本发明真正的要点在于，可以使用时间交叉系统的跟
踪和保持(T&H)电路来进行歪斜校准。时钟和数据恢复(CDR) 系统和模数转换器(ADC)例如已经包括了T&H电路。使用相同的 T&H电路来进行歪斜校准能够去除所有时钟歪斜，包括由T&H电路 自身产生的时钟歪斜。
在一种实施方式中，该时间交叉系统包括用于接收多相位时钟 的时钟和数据恢复电路。在其它一些实施方式中，该时间交叉系统包 括用于接收多相位时钟的模数转换器或者数模转换器。
在本发明的第二个方面中，本发明此外还涉及一种对包括定义 不同时钟相位的实际时间事件的多个时钟信号进行去歪斜的方法，这 些时钟信号全部具有相同的时钟频率，但是时钟相位不同，该方法包 括下列步骤
-接收基准时钟信号，以便为多个时钟信号提供基准时间事件， 基准时钟信号具有不同于时钟频率的基准频率，基准频率是这样选择
的，使得后续的基准时间事件中的各个基准时间事件与多个时钟信号 中的单独一个的期望时间事件相 一致；
-相继将基准时间事件中的相应基准时间事件与实际时间事件 进行比较，以便相继生成多个时差指示符，和
-响应于相应的时差指示符来对多个时钟信号中相对于基准时 钟信号的相应时钟信号进行去歪斜，以获得具有与相应的基准时间事 件相一致的实际时间事件的经过修正的时钟信号。
该方法提供了一种使用单独一个基准时钟对具有不同相位的多 个时钟去歪斜的便利方式。
参照下文中介绍的实施方式，将会明显看出本发明的这些和其它方面，并且将会参照下文介绍的实施方式阐述本发明的这些和其它 方面。


在附图中
图la表示按照本发明的第一实施方式的多相位时钟系统； 图lb表示图la的多相位时钟系统的时序图，它图解说明本发明
的第一实施方式的操作原理；
图2a表示按照本发明的第二实施方式的多相位时钟系统； 图2b表示图2a的多相位时钟系统的示意性时序图，它图解说明
本发明的第二实施方式的操作原理；
图3表示按照本发明的第三实施方式的多相位系统的详细实现
方式；
图4表示n分频电路的实施方式，其中n等于2的幂数； 图5表示n+l分频电路的实施方式；
图6表示包括具有可控节点电容的常规环形振荡器的多相位振
荡器；
图7表示包括4级差分环形振荡器的多相位振荡器；
图8表示差分环形振荡器的常规一级的实例实现方式；
图9表示差分环形振荡器的可程控级的实现方式，和
图10表示按照本发明的接收多相位时钟的时钟和数据恢复系统。
具体实施例方式
应当注意，前面提到的实施方式是图解说明本发明而不是对本 发明加以限制，并且本领域技术人员将能够设计出很多可供选用的实 施方式，而不会超出由所附权利要求定义的本发明的范围。在权利要 求里，置于括号之间的任何附图标记都不应看作是对权利要求的限 定。动词"包括"及其变化形式的使用并不排除除了权利要求中列出的 那些要素或步骤之外还存在其它的要素或步骤的可能。置于要素前面
14的量词"一"或"一个"并不排除存在多个这种要素的可能。本发明可以 借助包括数个截然不同的元件的硬件来实现，并且可以借助适当程控 的计算机来实现。在列举出数个构件的装置权利要求中，这些构件中 的若干个可以由一个且同一个硬件制品来具体实现。在相互不同的从 属权利要求中叙述特定手段这一表面现象并不表明使用这些手段的 组合没有有益效果。
参照图la和图lb，图la表示按照本发明的第一实施方式的多相
位时钟系统，图lb表示图解说明本发明的第一实施方式的操作原理的
时序图。该多相位时钟系统接收包括多个时钟信号CLK。.7的外部时钟 CLKn，在这个例子中这些时钟信号构成8相位时钟(n=8)。本说明 书中每次提到词语"多相位时钟"时，都意味着多个时钟信号具有相同 的时钟频率、不同的时钟相位，其中各时钟信号的期望时间事件均等 地分布在一个时钟周期内。外部8相位时钟CLKn被提供给去歪斜电路 DSKW，该去歪斜电路DSKW用于在时差指示符PHADJ的控制下修正 各时钟信号CLKo.(。.d的相位，以产生经过修正的多相位时钟CLKn'。 比较器CMP逐一地将基准时钟信号REFCLK的基准时间事件rTE与多 个经过修正的时钟信号CLK。.7'中的各个时钟信号的实际时间事件 aTE进行比较并且在每次比较之后产生相应的时差指示符PHADJ，时 差指示符PHADJ被提供给去歪斜电路DSKW，用来将各个时钟信号的 实际时间事件aTE调整到它们的'理想'或期望时间事件dTE (期望相 位)。"经过修正的多相位时钟CLKn'"并不意味着隐含有所有各时 钟信号都已经达到了它们的期望相位的意思，或者隐含有所有实际时 间事件aTE都与期望事件dTE相一致的意思。而是，"经过修正的多 相位时钟CLKn'"是外部参考时钟CLKn的一种形式，其中各时钟信号 CLKq如,)之间的相位差可能已经经过了修正。
在这个例子中，逐一比较是这样实现的，基准时钟信号REFCLK 的基准频率等于时钟信号CLKn的频率的n/n+l倍。这样，基准时钟信 号REFCLK的基准时间事件在每个基准时钟时期内都与不同时钟信 号CLKx相一致。为完备起见，词时钟信号和时钟相位是可互换地使 用的，但是它们都指的是多相位时钟的各相位。使用像屏蔽、电源去耦、衬底的电绝缘等等这样的常规技术，将基准时钟信号REFCLK设
计成具有恒定和稳定的频率，从而为多个时钟信号提供'理想'或期望
的时间事件dTE。
在这个例子中，基准时钟信号REFCLK是由基准振荡器OSC生成 的，基准振荡器OSC由来自比较器的频差指示符控制。按照另外一种 可选方案，基准时钟信号REFCLK可以在外部产生并且馈送给多相位 时钟系统。在任何一种情况下，重要的一点是，基准时钟REFCLK要 尽可能地精确，以便能够为多个时钟信号CLKJ1供'理想'或期望的时 间事件。
在这个例子中，基准时钟具有等于时钟信号的时钟频率的n/n+l (8/9)倍的基准频率。不过，也可能是很多其它的频率。如果将基 准时钟时期定义为T^，并且将时钟信号的时钟周期定义为Tdk，那么 这些参数之间的关系可以由下式定义
Tref=m/n* Tclk
其中n定义具有分布式相位的时钟信号相位的数量，并且其中m 必须为整数(零除外)，m可以不是n的整数倍，并且m也可以不是n 的因数的倍数(例外m=l)。
在第一个例子中，时钟信号的数量为8，贝i」n-8并且Tref的可用时 钟周期为
m-l— Tref = 1/8 * Tdk
m=3— Tref =3/8 * Tclk
m=5— Tref =5/8 * Tclk
m=7— Tref =7/8 * Tclk
m=9— Tref =9/8 * Tclk
m=[ll，13, 15, ..]— Tref=m/8 * Tclk
在另一个例子中，时钟信号的数量为5，贝Un-5并且Tref的可用时
钟周期为
m=l— Tref = 1/5 * Tclk m=2— Tref = 2/5 * Tclk m=3— Tref = 3/5 * Tclk
16m=4— Tref = 4/5 * Tclk m=6~* Tref = 6/5 * Tclk m=[7， 8, 9, 11, 12, ■.]— Tref=m/8 * Tclk
正如可以从上述公式和例子中推论出的那样，当基准时钟时期 Tref比时钟信号的时钟周期Ti短时，基准时钟时期Tref的可能数量为 有限的n-l个，而当基准时钟时期Tw比时钟信号的时钟周期Tdk长时，
基准时钟时期lef的可能数量理论上是无限的。
当时钟相位的数量是素数时，m可以是除了l和n之外的任何数字。
在本说明书中每次使用词语"时间事件"时，意思是说各个信号呈 现出变化，这一变化可能用来触发其它事件，其中在单端信号的情况 下，该变化可以包括上升沿以及下降沿。在差分信号的情况下，该变 化存在于两个信号上，这意味着同一时刻存在上升沿和下降沿。按照 这一定义，本说明书中的词"信号"包括差分信号和单端信号。
参照图2a和图2b，图2a表示按照本发明的第二实施方式的多相 位时钟系统，图2b重现了图解说明图2a中所示的本发明的第二实施方 式的工作原理的时序图。这一实施方式与第一实施方式之间的差别在 于，多相位时钟现在是由形成时钟系统一部分的多相位振荡器 MPOSC生成的。多相位振荡器MPOSC生成多个具有可调节相位的时 钟信号CLKn。多相位振荡器MPOSC在其输出端产生经过修正的时钟 相位CLKn'。实际上，图2a中的多相位振荡器包括去歪斜功能。类似 于图la和图lb中所示的实施方式，在图2a的多相位时钟系统中，将各 时钟相位CLKx'与基准时钟信号REFCLK进行比较，以便在各次比较 之后产生相应的时差指示符PHADJ，该时差指示符PHADJ被提供给 多相位振荡器MPOSC，用来将各个时钟信号的实际时间事件aTE调节 到它们的期望时间事件dTE 。
参照图3，这一附图表示按照本发明的第三实施方式的多相位时 钟系统的详细实现方式。在这一实施方式中，实现了产生以特定时钟 频率fmuw运作的多相位时钟CL、的多相位振荡器MPOSC和产生以基 准频率f;ef运作的基准时钟REFCLK的基准振荡器OSC。基准振荡器
17OSC借助锁频环FLL维持在正确的频率上。锁频环以及它们的操作对 于本领域技术人员而言是公知的，例如见A. Pottbacker、 U. Langmann 禾口H.-U. Schreiber.的文章"』6—/ar / /zo^e awe /,e，ewc_y /C/or c/oc/t e;c&ac"o" M Sg6A" ( JSSC,第27巻，第12期，1992年 12月，第1747-1751页)。
锁频环FLL包括频率检测器FD，该频率检测器FD将第一分频器 DIVl产生的频率为Uui/(n+l)的第一信号ENo与第二分频器DIV2产生 的频率为fW/n的第二信号进行比较，并且产生频差指示符。锁频环 FLL此外还包括受频率检测器控制的电荷泵CHPMP和驱动振荡器的 环路滤波器。由于分频器DIV1和DIV2的频率比，基准振荡器OSC结 果得到的频率为freffmulti.n/(n+1)。设计者可以通过提供频率比不同的 分频器来提供任何基准频率。
除了使基准频率f;ef与时钟频率f:nuUi乘以固定系数匹配之外，将
基准时钟REFCLK的相位与多相位时钟CLKn的相位之一在至少一个 基准时间事件rTE处对齐也是一项优点。更好的是，这一匹配可以在 多个基准时间事件rTE处实现，例如在各个基准时钟REFCLK与多相 位时钟CLKn的相位之一的期望时间事件dTE相一致的每个基准时间 事件rTE处实现。在图3中，这是由第一锁相环PLL1来实现的，在本 实施方式中，第一锁相环PLL1是由所提到的电荷泵CHPMP、环路滤 波器LPFLTR、基准振荡器OSC和相位比较器PC形成的。相位比较器 PC将多相位时钟CLKn的第 一 个相位CLK。与基准时钟REFCLK进行 比较并且产生时差指示符，该时差指示符对闭合锁相环的环路的电荷 泵CHPMP进行控制。相位比较器PC的输出由第一选通电路GTE1选 通，以便有助于第一锁相环PLL1仅在与多相位时钟CLK。的第一个相 位CLK。的期望时间事件dTE相 一致的那些基准时钟的基准时间事件 RTE处发挥作用。第一分频器DIV1的第一输出EN()可以有利地用作第 一选通电路GTE1的选通信号。在这种情况下，第一锁相环PLL1仅仅 在多相位时钟CLKn的第一个相位CLK()的期望时间事件dTE附近闭 合。
必须指出的是，可以将锁频环设计成这样 一旦FLL锁定基准频率，频差指示符为零并且FLL变得不起作用，这样也有频率检测器不 干扰环路或增加噪声的优点。
如果使用适当的PLL来将多相位振荡器的相位O锁相到基准振荡 器OSC上，则这二者之间的稳态相位误差将会为O。
一旦在基准振荡器OSC和第一相位CLK。之间实现了锁相，则可 以将基准振荡器OSC的相位与各个其它相位CLKja行比较。在图3 中，这是由多个(n-l个)相位检测器PD来实现的，这些相位检测器 PD用来将基准时钟REFCLK与多个时钟信号CLKx中的另一个进行比 较并且产生多个时差指示符。将这些时差指示符馈送给相位控制单元 PHCTRL，该单元用于单个控制多相位时钟CLK。的相位CLKx。重要 的是，如果仅有一个时钟信号需要调节相位，则其它时钟相位保持不 变。由于调节多相位振荡器的相位之一有可能影响其它相位的时序， 因此用来调节所有相位的迭代算法或许是最佳的。
前面提到的功能可以由相位控制单元PHCTRL实现。按照另外一 种可选方案，可以将相位控制单元的功能集成到多相位振荡器 MPOSC中，这反映出这个块是不必要的。实际上，多相位振荡器 MPOSC、各个相位检测器PD和相位控制单元PHCTRL构成了第二锁 相环PLL2。这一第二锁相环包括多个(n-l个)锁相环，这些锁相环 是相继启动的。
在这一实施方式中，相位检测器PD的输出由第二选通电路GTE2 选通，以便有助于第二锁相环PLL2仅在与多相位时钟CLK。的剩余相 位CLK,.n的期望时间事件dTE相一致的那些基准时钟的基准时间事 件RTE处发挥作用。第一分频器DIV1的其余输出EN^可以有利地用 作第二选通电路GTE2的选通信号。在这种情况下，第二锁相环PLL2 在多相位时钟CLKn的剩余相位CLK^的期望时间事件dTE附近逐个 地闭合。
可以使用来自相位检测器PD的信息推断多相位振荡器的相位是 提前还是滞后，并且进行适当的调节。在这一实施方式中，每n+l个
多相位振荡器周期T^,ti完成一次多相位振荡器MPOSC的多个时钟信
号CLKn中的各个时钟信号与基准振荡器OSC之间的相位比较。图4表示n分频电路的实施方式，这个电路可以用在图3的多相位 时钟系统的实施方式中，其中n等于2的指数，在这个例子中是16。在 这种情况下，n分频电路可以是简单的一串D-型触发器DFF。每一级 (D-型触发器)将频率2分频。结果，4级之后，频率得到了16分频。 由于图3中的分频器DIV1的输出仅仅用于频率检测，因此该串触发器 中延迟造成的歪斜并不是问题。至于所关心的图3中的频率检测器， 在图5的分频器的输出端可以很容易地生成I和Q输出，从而允许使用 A. PottMcker、 U. Langmann禾口H.-U. Schreiber的文章^S7 —o/ar
(JSSC,第27巻，第12期，1992年12月，第1747-1751页)中公开的简单 而有效的频率检测器。
图5表示n+l分频电路的实施方式，这个电路可以用在图3的多相 位时钟系统的实施方式中。如果将时钟相位的数量n选择成n+l等于2 的幂，贝iJn分频电路可以是如图4中所示的简单的一串D-型触发器 DFF。在n+l不等于2的幂的情况下，需要不同的电路。图3中的多相 位时钟系统还需要生成选通信号。图5表示执行两种任务(n+l分频 和生成选通信号)的简单电路。该电路包括环状的一串D-型触发器 DFF，这些触发器是可复位的，这些触发器各自受到相继时钟相位O)x (x=0，l，2...n-l)的时钟控制。时钟(Dx (x=l,2...n-l)的移相结果是， 各个触发器DFF的输出的频率以输入频率的l/n+l倍的频率变化。触 发器DFF的输出直接适合于用作选通电路的选通信号ENx (并且适合 于馈送给锁频环FLL的频率检测器)。图5的电路仅仅在后续时钟相 位之间的时序差异很小的情况下起作用。这由下式解释 △CK < Tpd + Tsu,
其中ACK是后续时钟相位之间的时序差异，Tpd是触发器的传播 延迟，Tsu是触发器的建立时间。
满足这一要求并不困难，因为ACK—般情况下很小(或对于交 叉系统而言本来就没有要求)，并且使得D-型触发器足够缓慢(Tsu 足够大)以满足时序要求也不困难。
图6表示包括具有可控节点电容的常规环形振荡器的多相位振
20荡器。该多相位振荡器包括环状的一串变换器INV。这一振荡器适合
于生成具有奇数个分布式时钟相位的多相位时钟CLKn (n=3,5,7,...)。 改变环形振荡器中一个级的相位可以以多种多样的方式来完成。如图 6所示，可以将变抗器Cvar加到环形振荡器的各级中。这会使得各级 延迟能够得到单个调整。如前述，改变一个相位的时序而不改变振荡 器的周期是我们所希望的。在这种情况下，改变一级的延迟应当伴有 另一级延迟的大小相等、方向相反的调节。相位控制单元PHCTRL可 以负责为变抗器Cvar生成期望的操控信号。
图7表示包括4级差分环形振荡器的多相位振荡器。这样的环形 振荡器对于本领域技术人员而言是公知的，在例如L. Wu和J. William C. Black.的文章 "J /ow-》'"er wwW-/ /z(Xse c/ocA: gewena^o/- /or " we-Zw/^/eaved o/t^/ZcWowj " ( Proceedings of the ISSCC， 2001，第25.3页)中，公开了这样的环形振荡器。图7中的差 分环形振荡器包括连接成环路的四个差分放大器DMP，其中从最后 一级到第一级的相互连接包括绞线TW。环形振荡器产生8个分布式时 钟相位O0-O7。请注意，为了实现多相位时钟的完整时钟周期，该环 路必须运转两次。
图8表示差分环形振荡器的常规一级的实例实现方式。它包括具 有两个晶体管T1、 T2的差分放大器，这两个晶体管具有相同的大小 W/L和相同的负载R1、 R2。在这一实现方式中，延迟可能不受控制。 流经电流源CS的电流Itot决定放大器的增益。该电流源可以例如是压 控电流源。图8的差分级产生两个延迟。这两个延迟都是所谓的'相交 到相交'延迟。第一个延迟定义为从输入端IN1、 IN2上的电压相等的 那一刻(其中，IN1降低而IN2升高)到输出端OUTl、 OUT2上的电 压相等那一刻(其中OUTl升高而OUT2降低)。
第二个延迟定义为从输入端IN1、IN2上的电压相等的那一刻(其 中，IN1上升而IN2降低)到输出端OUTl、 OUT2上的电压相等那一 刻(其中OUTl降低而OUT2升高)。在图8的实现方式中，该两个延 迟相等。
图9表示差分环形振荡器的可程控级的实现方式。它的基本结构由如图8所示的差分放大器组成，其中差分对分为两个以镜像方式连 接的不对称差分对，并且这两个不对称差分对都配备有电流源CS1、
CS2。这一级的延迟可以通过改变电流源CS1、 CS2的I1和I2的比值来 调整。如果将Il和I2的和选择为与图8中的Itot相等，则这一级将会有 益地增加它产生的延迟之一，同时减小它产生的另一个延迟。这有助 于改变这一级的2个时钟相位(例如O0及其对应相位O5)的时序，而
不会改变多相位时钟的周期。
图10表示接收多相位时钟的时钟和数据恢复系统。数据D被提供 给放大器，此后，它被提供给多个采样单元SMP，各个采样单元包括 跟踪和保持电路T&H和D-型触发器DFF。由于交叉时钟和数据恢复 (CDR)电路已经包括了用于每个通道的相位检测器(包括跟踪和保 持电路T&H和D-型触发器DFF)，因此将此与本发明的多相位时钟系 统相结合是比较有益的，因为可以重复利用相位检测器。这一CDR 实现方式的重要优点是，现在可以校准整个CDR(不仅是振荡器核心 中，而且还有电路布局和T&H驱动器中)的所有时钟歪斜了，因为 时钟是在其'使用点'上校准的。换句话说，这一点之前的所有时钟相 位变化都通过校准消除了。
这样，在第一个方面，本发明提供了一种用于接收多个时钟信 号的新系统。本发明的多相位时钟系统尤其适合于高速操作，因为时 钟相位的精度是由基准时钟频率的精度决定的。它有助于精确测量和 调节非常短的时间间隔，而不直接测量这一时间间隔，而是依赖于振 荡器的频率精确度。可预见的应用包括时间交叉系统，如时钟和数据 恢复(CDR)电路、模数转换器或数模转换器。在CDR应用中，这一 技术所需的系统开销可以非常有限，因为很多块可能己经存在，像每 个通道的相位检测器。不过，多相位时钟系统可以应用于需要精确多 相位时钟的其它应用。不需要外部部件，并且可以低成本地片上实现 该方法。
按照本发明的第二个方面，提供了一种对包括定义不同时钟相 位的实际时间事件的多个时钟信号进行去歪斜的新方法，这些时钟信 号全部具有相同的时钟频率，但是时钟相位不同。按照本发明的多相位时钟系统的各种不同的变化都是可能的。例如，多相位时钟系统可以准备好在产生了均匀分布的多相位时钟之后故意引入歪斜。这对释放某些数据路径或电路中的时间约束可能是有帮助的。
另一种变型涉及多相位振荡器，多相位振荡器在某些实施方式中可以在系统自身中实现。这一振荡器可以仍旧锁定在外部基准时钟上，以便确保该系统与任何可能的外部时钟同步。
权利要求
1.一种用于接收包括定义了不同时钟相位的实际时间事件(aTE)的多个时钟信号(CLK0-n)的多相位时钟系统，这些时钟信号(CLK0-n)全部具有相同的时钟频率，但是时钟相位不同，该系统还用于接收基准时钟信号(REFCLK)，以便为多个时钟信号(CLK0-n)提供基准时间事件(rTE)，基准时钟信号(REFCLK)具有不同于时钟频率的基准频率，基准频率是这样选择的，使得后续的基准时间事件(rTE)中的各个基准时间事件与多个时钟信号(CLK0-n)中的单独一个的期望时间事件(dTE)相一致，该系统包括-比较器(CMP)，用于相继将基准时间事件(rTE)中的相应基准时间事件与实际时间事件(aTE)进行比较，以便相继生成多个时差指示符(PHADJ)，和-去歪斜电路(DSKW)，用于响应于相应的时差指示符(PHADJ)来对多个时钟信号(CLK0-n)中的相应时钟信号相对于基准时钟信号(REFCLK)进行去歪斜，以获得具有与相应的基准时间事件(rTE)相一致的实际时间事件(aTE)的经过修正的时钟信号(CLK0-n′)。
2. 按照权利要求1中所述的多相位时钟系统，其中比较器(CMP)包括用于将多个时钟信号(CLKQ.n)中的一个时钟信号的相位与基准时钟信号(REFCLK)的相位进行至少一次比较的相位比较器(PC)，并且包括用于随后将基准时钟信号(REFCLK)的相位与多个时钟信号(CLKo.J中的这一时钟信号的相位进行至少一次匹配的移相器。
3. 按照前述任何一项权利要求所述的多相位时钟系统，其中该系统包括用于生成基准时钟信号(REFCLK)的基准振荡器(OSC)。
4. 按照引用权利要求2时的权利要求3所述的多相位时钟系统，其中该系统包括锁相环(PLL1)，该锁相环包括基准振荡器(OSC)、相位比较器(PC)和移相器，相位比较器(PC)用于将基准时钟信号(REFCLK)与多个时钟信号(CLK。.n)中的一个时钟信号进行比较，以便生成多个时差指示符(PHADJ)中的一个时差指示符，移相器包括用于响应于所述多个时差指示符(PHADJ)中的这一时差指示符来调整基准振荡器(OSC)的控制器(CHPMP， LPFLTR)。
5. 按照权利要求4中所述的多相位时钟系统，其中控制器包括电荷泵(CHPMP)和环路滤波器(LPFLTR)，电荷泵(CHPMP)从相位比较器(PC)接收另一个时差指示符，环路滤波器(LPFLTR)从电荷泵(CHPMP)接收输出信号并产生用于调整基准振荡器(OSC)的基准控制信号(Ftune)。
6. 按照权利要求5中所述的多相位时钟系统，其中该系统包括设置在相位比较器(PC)的输出端与电荷泵之间的选通电路(GTE1)，以便在至少一个基准时间事件(rTE)处帮助实现基准时钟信号(REFCLK)的相位与所述多个时钟信号(CLKQ-n)中的这一时钟信号的相位的匹配。
7. 按照前述任何一项权利要求所述的多相位时钟系统，其中该系统包括用于测量多个时钟信号(CLK")之一的时钟频率和将基准频率固定在时钟频率乘以固定系数上的构件(DIV2， FD， CHPMP，LPFLTR)。
8. 按照权利要求7中所述的多相位时钟系统，其中用于固定基准频率的构件包括锁频环(FLL)，该锁相环包括用来将第一频率与第二频率进行比较以生成频差指示符的频差检测器(FD)，该锁频环(FLL)此外还包括另一个控制器(CHPMP， LPFLTR)，用于响应于该频差指示符来调整基准振荡器(OSC)的频率，该系统此外还包括用于生成具有与多个时钟信号(CLKQ-n)之一的时钟频率之比为第一整数比的第一频率的分频器(DIV1)，和用于生成具有与基准频率之比为第二整数比的第二频率的另一个分频器(DIV2)，其中第一整数比与第二整数比之比决定所述固定系数。
9. 按照前述任何一项权利要求所述的多相位时钟系统，其中该系统包括用于生成多个时钟信号(CLK")的多相位振荡器(MPOSC)。
10. 按照在直接或间接引用权利要求2的权利要求9所述的多相位时钟系统，其中比较器(CMP)此外还包括用于多个时钟信号中没有与所述相位比较器(PC)连接的剩余时钟信号(CLKlJ的多个相位检测器(PD)，各个相位检测器(PD)用于检测各自时钟信号(CLKX)与基准时钟信号(REFCLK)之间的相位差，以便产生多个时差指示符(PHADJ)。
11. 按照权利要求10所述的多相位时钟系统，其中去歪斜电路(DSKW)包括相位控制单元(PHCTRL)，该相位控制单元用于响应于多个时差指示符(PHADJ)来单个控制多相位振荡器(MPOSC)的相位，其中多相位振荡器(MPOSC)、相位检测器(PD)和相位控制单元(PHCTRL)形成另一个锁相环(PLL2)，其中将提供给相位检测器(PD)的基准时钟信号(REFCLK)用作该另一个锁相环(PLL2)的基准信号。
12. 按照权利要求ll所述的多相位时钟系统，其中该系统包括设置在多个相位检测器(PD)的各个输出端与相位控制单元(PHCTRL)之间的另一个选通电路(GTE2)，用于帮助实现时钟信号的相继比较和去歪斜。
13. 按照前述任何一项权利要求所述的多相位时钟系统，其中基准频率低于时钟信号(CLKc.n)的时钟频率。
14. 按照权利要求13所述的多相位时钟系统，其中基准频率等于时钟信号(CLKQ.n)的时钟频率乘以n/(n+l)，其中n代表时钟信号(CLKq.J的数量。
15. 按照权利要求1到6中任何一项所述的多相位时钟系统，其中基准频率高于时钟信号(CLKQ.n)的时钟频率。
16. 按照权利要求15中所述的多相位时钟系统，其中基准频率等于时钟信号(CLK")的时钟频率乘以(n+l)/n，其中n代表时钟信号(CLKQ-n)的数量。
17. —种时间交叉系统，包括用于提供多相位时钟的前述任何一项权利要求所述的多相位时钟系统和用于接收多相位时钟的处理单元。
18. 按照权利要求17中所述的时间交叉系统，其中该系统包括用于接收多相位时钟的时钟和数据恢复电路。
19. 按照权利要求17中所述的时间交叉系统，其中该系统包括用于接收多相位时钟的模数转换器或者数模转换器。
20. —种对包括定义了不同时钟相位的实际时间事件(aTE)的 多个时钟信号(CLK")进行去歪斜的方法，这些时钟信号全部具有相同的时钟频率，但是时钟相位不同，该方法包括下列步骤-接收基准时钟信号(REFCLK)，以便为多个时钟信号(CLKo-n)提供基准时间事件(rTE)，基准时钟信号(REFCLK)具有不同于时钟频率的基准频率，基准频率是这样选择的，使得后续的基准时间事件(rTE)中的各个基准时间事件与多个时钟信号(CLKQ.n)中的单独一个的期望时间事件(dTE)相一致；-相继将基准时间事件(rTE)中的相应基准时间事件与实际时间事件(aTE)进行比较，以便相继生成多个时差指示符(PHADJ)，和-响应于相应的时差指示符(PHADJ)来对多个时钟信号(CLK")中的相应时钟信号相对于基准时钟信号(REFCLK)进行去歪斜，以获得具有与相应的基准时间事件(rTE)相一致的实际时间事件(aTE)的经过修正的时钟信号(CLK"')。
全文摘要
本发明涉及用于接收包括定义了不同时钟相位的实际时间事件(aTE)的多个时钟信号(CLK_0-n)的多相位时钟系统，这些时钟信号全部具有相同的时钟频率，但是时钟相位不同，该系统此外还用于接收基准时钟信号(REFCLK)，以便为多个时钟信号(CLK_0-n)提供基准时间事件(rTE)，基准时钟信号(REFCLK)具有不同于时钟频率的基准频率，基准频率是这样选择的，使得后续的基准时间事件(rTE)中的各个基准时间事件与多个时钟信号(CLK_0-n)中的单独一个的期望时间事件(dTE)相一致。
文档编号H03L7/081GK101675396SQ200880014240
公开日2010年3月17日 申请日期2008年4月24日 优先权日2007年5月1日
发明者赫里特·W·登贝斯滕, 阿尔努·P·范德韦尔, 阿德里安努斯·J·M·范图吉尔 申请人:Nxp股份有限公司