一种多相位时钟产生电路及液晶显示面板的制作方法
【技术领域】
[0001]本发明涉及显示器领域，特别是涉及一种多相位时钟产生电路及液晶显示面板。
【背景技术】
[0002]液晶电视因具有体积小，重量小，功耗小，解析度高的特点而被广泛应用。
[0003]液晶面板驱动电路一般包括时序控制器芯片，行扫描驱动芯片等。液晶面板将行扫描驱动芯片做在液晶面板侧来达到节省资源的目的，但是为了达到更好的视觉效果，常需要行扫描驱动芯片提供多路时钟信号，这些时钟信号相互之间有一定的相位差。如图1所示，现有的时序控制器芯片与多相位时钟产生电路的连接示意图，由于时序控制器芯片10向多相位时钟产生电路11输入多路时钟信号CLKl-CLKn，多相位时钟产生电路11再将多路时钟信号CLKl-CLKn输出给行扫描驱动芯片12，由于需要输出多路时钟信号，从而增加了时序控制芯片10和行扫描驱动芯片12的引脚，同时增加了驱动电路的成本。
[0004]因此，有必要提供一种多相位时钟产生电路及液晶显示面板，以解决现有技术所存在的冋题。
【发明内容】
[0005]本发明的目的在于提供一种多相位时钟产生电路及液晶显示面板，以解决现有技术中时序控制芯片需要具有多路时钟信号对应的输出管脚的技术问题，增加了生产成本。
[0006]为解决上述技术问题，本发明构造了一种多相位时钟产生电路，其包括:
[0007]移位寄存器，包括N个移位寄存单元，所述N个移位寄存单元相互级联；每个所述移位寄存单元具有第一输入端、第二输入端以及第一输出端，所述第一输入端输入起始控制信号，所述起始控制信号用于控制所述移位寄存器开启；所述第二输入端输入延迟控制信号，所述延迟控制信号用于控制所述移位寄存单元输出，第η级所述移位寄存单元的第一输出端与第η+1级所述移位寄存单元的第一输入端连接，其中N多2，I < η < N ;以及
[0008]薄膜晶体管组，包括N个薄膜晶体管，所述薄膜晶体管与所述移位寄存单元一一对应；每个所述薄膜晶体管具有第三输入端、控制端、第二输出端；每个所述薄膜晶体管的第三输入端输入主时钟信号，所述主时钟信号用于提供参考时钟；每个所述薄膜晶体管的第二输出端输出子时钟信号，所述子时钟信号用于输入到显示面板的行扫描驱动芯片中；其中第η级所述薄膜晶体管的控制端分别与(Ν-η+1)个所述移位寄存单元的第一输出端连接。
[0009]在本发明的所述多相位时钟产生电路中，所述多相位时钟产生电路还包括第一二极管组，所述第一二极管组包括N个第一二极管，所述第一二极管与所述移位寄存单元
——对应；
[0010]所述第一二极管的阳极连接所述移位寄存单元的第一输出端，所述第一二极管的阴极连接所述薄膜晶体管的控制端。
[0011]在本发明的所述多相位时钟产生电路中，所述多相位时钟产生电路还包括第二二极管组，所述第二二极管组包括N-1个第二二极管，每相邻两级的所述移位寄存单元通过一所述第二二极管连接；
[0012]第η个所述第二二极管的阴极连接第η级所述移位寄存单元的第一二极管的阴极，第η个所述第二二极管的阳极连接第η+1级所述移位寄存单元的第一二极管的阴极。
[0013]在本发明的所述多相位时钟产生电路中，根据所述延迟控制信号的周期确定第η路子时钟信号和第η+1路子时钟信号之间的相位差。
[0014]在本发明的所述多相位时钟产生电路中，根据所述起始控制信号的高电平的输出时间确定多路所述子时钟信号的输出时间。
[0015]在本发明的所述多相位时钟产生电路中，第N级所述移位寄存单元的第一输出端通过第三二极管与第I级所述移位寄存单元的第一输入端连接，所述第三二极管的阳极连接所述第N级所述移位寄存单元的第一输出端；所述第三二极管的阴极连接所述第I级所述移位寄存单元的第一输入端。
[0016]本发明还提供一种液晶显示面板，其包括:
[0017]多条数据线和多条扫描线以及由所述数据线和所述扫描线限定的多个像素单元；以及
[0018]行扫描驱动芯片，所述行扫描驱动芯片用于向所述扫描线提供扫描信号；所述扫描信号根据多相位时钟产生电路的多路子时钟信号产生；
[0019]其中所述多相位时钟产生电路，包括:
[0020]移位寄存器，包括N个移位寄存单元，所述N个移位寄存单元相互级联；每个所述移位寄存单元具有第一输入端、第二输入端以及第一输出端，所述第一输入端输入起始控制信号，所述起始控制信号用于控制所述移位寄存器开启；所述第二输入端输入延迟控制信号，所述延迟控制信号用于控制所述移位寄存单元输出，第η级所述移位寄存单元的第一输出端与第η+1级所述移位寄存单元的第一输入端连接，其中N多2，I < η < N ;以及
[0021]薄膜晶体管组，包括N个薄膜晶体管，所述薄膜晶体管与所述移位寄存单元一一对应；每个所述薄膜晶体管具有第三输入端、控制端、第二输出端；每个所述薄膜晶体管的第三输入端输入主时钟信号，所述主时钟信号用于提供参考时钟；每个所述薄膜晶体管的第二输出端输出子时钟信号，所述子时钟信号用于输入到显示面板的行扫描驱动芯片中；其中第η级所述薄膜晶体管的控制端分别与(Ν-η+1)个所述移位寄存单元的第一输出端连接。
[0022]在本发明的所述液晶显示面板中，所述多相位时钟产生电路还包括第一二极管组，所述第一二极管组包括N个第一二极管，所述第一二极管与所述移位寄存单元一一对应;
[0023]所述第一二极管的阳极连接所述移位寄存单元的第一输出端，所述第一二极管的阴极连接所述薄膜晶体管的控制端。
[0024]在本发明的所述液晶显示面板中，所述多相位时钟产生电路还包括第二二极管组，所述第二二极管组包括N-1个第二二极管，每相邻两级的所述移位寄存单元通过一所述第二二极管连接；
[0025]第η个所述第二二极管的阴极连接第η级所述移位寄存单元的第一二极管的阴极，第η个所述第二二极管的阳极连接第η+1级所述移位寄存单元的第一二极管的阴极。
[0026]在本发明的所述液晶显示面板中，根据所述延迟控制信号的周期确定第η路子时钟信号和第η+1路子时钟信号之间的相位差。
[0027]在本发明的所述液晶显示面板中，根据所述起始控制信号的高电平的输出时间确定多路所述子时钟信号的输出时间。
[0028]本发明的多相位时钟产生电路及液晶显示面板，通过对现有技术的时钟产生电路进行改进，使得只需要输入一路时钟信号就可以产生具有相位偏移的多路时钟，减少了时序控制芯片的管脚数，从而降低了生产成本。
[0029]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0030]图1为现有的时序控制器芯片与多相位时钟产生电路的连接示意图；
[0031]图2为本发明多相位时钟产生电路的结构示意图；
[0032]图3为本发明多相位时钟产生电路的控制信号的时序图；
[0033]图4本发明的时