述第二二极管的阳极连接第η+1级所述移位寄存单元的第一二极管的阴极。
[0074]优选地，根据所述延迟控制信号的周期确定所述第η路子时钟信号和第η+1路子时钟信号之间的相位差。
[0075]优选地，根据所述起始控制信号的高电平的输出时间确定多路所述子时钟信号的输出时间。
[0076]优选地，第N级所述移位寄存单元的第一输出端通过第三二极管与第I级所述移位寄存单元的第一输入端连接，所述第三二极管的阳极连接所述第N级所述移位寄存单元的第一输出端；所述第三二极管的阴极连接所述第I级所述移位寄存单元的第一输入端。
[0077]本发明的液晶显示面板可包括上述任何一种多相位时钟产生电路，鉴于多相位时钟产生电路在上文已有详细的描述，此处不再赘述。
[0078]本发明的多相位时钟产生电路及液晶显示面板，通过对现有技术的时钟产生电路进行改进，使得只需要输入一路时钟信号就可以产生具有相位偏移的多路时钟，减少了时序控制芯片和电源管理芯片的管脚数，从而降低了生产成本。
[0079]综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
【主权项】
1.一种多相位时钟产生电路，其特征在于，包括: 移位寄存器，包括N个移位寄存单元，所述N个移位寄存单元相互级联；每个所述移位寄存单元具有第一输入端、第二输入端以及第一输出端，所述第一输入端输入起始控制信号，所述起始控制信号用于控制所述移位寄存器开启；所述第二输入端输入延迟控制信号，所述延迟控制信号用于控制所述移位寄存单元输出，第η级所述移位寄存单元的第一输出端与第η+1级所述移位寄存单元的第一输入端连接，其中N多2，I < η < N ;以及 薄膜晶体管组，包括N个薄膜晶体管，所述薄膜晶体管与所述移位寄存单元一一对应；每个所述薄膜晶体管具有第三输入端、控制端、第二输出端；每个所述薄膜晶体管的第三输入端输入主时钟信号，所述主时钟信号用于提供参考时钟；每个所述薄膜晶体管的第二输出端输出子时钟信号，所述子时钟信号用于输入到显示面板的行扫描驱动芯片中；其中第η级所述薄膜晶体管的控制端分别与(Ν-η+1)个所述移位寄存单元的第一输出端连接。
2.根据权利要求1所述的多相位时钟产生电路，其特征在于，所述多相位时钟产生电路还包括第一二极管组，所述第一二极管组包括N个第一二极管，所述第一二极管与所述移位寄存单元--对应； 所述第一二极管的阳极连接所述移位寄存单元的第一输出端，所述第一二极管的阴极连接所述薄膜晶体管的控制端。
3.根据权利要求2所述的多相位时钟产生电路，其特征在于，所述多相位时钟产生电路还包括第二二极管组，所述第二二极管组包括N-1个第二二极管，每相邻两级的所述移位寄存单元通过一所述第二二极管连接； 第η个所述第二二极管的阴极连接第η级所述移位寄存单元的第一二极管的阴极，第η个所述第二二极管的阳极连接第η+1级所述移位寄存单元的第一二极管的阴极。
4.根据权利要求1所述的多相位时钟产生电路，其特征在于，根据所述延迟控制信号的周期确定第η路子时钟信号和第η+1路子时钟信号之间的相位差。
5.根据权利要求1所述的多相位时钟产生电路，其特征在于，根据所述起始控制信号的高电平的输出时间确定多路所述子时钟信号的输出时间。
6.根据权利要求1所述的多相位时钟产生电路，其特征在于， 第N级所述移位寄存单元的第一输出端通过第三二极管与第I级所述移位寄存单元的第一输入端连接，所述第三二极管的阳极连接所述第N级所述移位寄存单元的第一输出端；所述第三二极管的阴极连接所述第I级所述移位寄存单元的第一输入端。
7.—种液晶显示面板，其特征在于，包括: 多条数据线和多条扫描线以及由所述数据线和所述扫描线限定的多个像素单元；以及 行扫描驱动芯片，用于向所述扫描线提供扫描信号；所述扫描信号根据多相位时钟产生电路的多路子时钟信号产生； 其中所述多相位时钟产生电路，包括: 移位寄存器，包括N个移位寄存单元，所述N个移位寄存单元相互级联；每个所述移位寄存单元具有第一输入端、第二输入端以及第一输出端，所述第一输入端输入起始控制信号，所述起始控制信号用于控制所述移位寄存器开启；所述第二输入端输入延迟控制信号，所述延迟控制信号用于控制所述移位寄存单元输出，第η级所述移位寄存单元的第一输出端与第η+1级所述移位寄存单元的第一输入端连接，其中N多2，I < η < N ;以及 薄膜晶体管组，包括N个薄膜晶体管，所述薄膜晶体管与所述移位寄存单元一一对应；每个所述薄膜晶体管具有第三输入端、控制端、第二输出端；每个所述薄膜晶体管的第三输入端输入主时钟信号，所述主时钟信号用于提供参考时钟；每个所述薄膜晶体管的第二输出端输出子时钟信号，所述子时钟信号用于输入到显示面板的行扫描驱动芯片中；其中第η级所述薄膜晶体管的控制端分别与(Ν-η+1)个所述移位寄存单元的第一输出端连接。
8.根据权利要求7所述的液晶显示面板，其特征在于，所述多相位时钟产生电路还包括第一二极管组，所述第一二极管组包括N个第一二极管，所述第一二极管与所述移位寄存单元--对应； 所述第一二极管的阳极连接所述移位寄存单元的第一输出端，所述第一二极管的阴极连接所述薄膜晶体管的控制端。
9.根据权利要求8所述的液晶显示面板，其特征在于，所述多相位时钟产生电路还包括第二二极管组，所述第二二极管组包括N-1个第二二极管，每相邻两级的所述移位寄存单元通过一所述第二二极管连接； 第η个所述第二二极管的阴极连接第η级所述移位寄存单元的第一二极管的阴极，第η个所述第二二极管的阳极连接第η+1级所述移位寄存单元的第一二极管的阴极。
10.根据权利要求7所述的液晶显示面板，其特征在于，根据所述延迟控制信号的周期确定第η路子时钟信号和第η+1路子时钟信号之间的相位差。
【专利摘要】本发明提供一种多相位时钟产生电路及液晶显示面板，所述电路包括：移位寄存器，包括N个相互级联的移位寄存单元；第一输入端输入起始控制信号；第二输入端输入延迟控制信号，第n级移位寄存单元的第一输出端与第n+1级移位寄存单元的第一输入端连接，其中N≥2，1≤n≤N；薄膜晶体管组，包括N个薄膜晶体管；所述薄膜晶体管与所述移位寄存单元一一对应；该薄膜晶体管具有第三输入端、控制端、第二输出端；第三输入端输入主时钟信号；第二输出端输出子时钟信号，其中第n级薄膜晶体管的控制端分别与(N-n+1)个移位寄存单元的第一输出端连接。本发明的多相位时钟产生电路及液晶显示面板，能够减少电路的管脚数，从而降低了生产成本。
【IPC分类】G09G3-36, H03K3-02
【公开号】CN104851402
【申请号】CN201510280398
【发明人】朱江, 郭东胜
【申请人】深圳市华星光电技术有限公司
【公开日】2015年8月19日
【申请日】2015年5月27日