用于降频转换射频信号的设备及方法

专利名称：用于降频转换射频信号的设备及方法
技术领域：
本发明大体上涉及射频处理系统及方法，包括用于降频转换为中频的混频器及方法。所述系统及方法可用于电信中，包括在蜂窝式电话接收器及全球定位系统(GPS)接收 器中使用。
背景技术：
期望现代通信系统为各种应用(例如语音及数据应用)提供可靠的数据传输。在 点对多点通信环境中，已知通信系统是基于频分多址(FDMA)、时分多址(TDMA)、码分多址 (CDMA)，及可能基于其它多址通信方案。可设计CDMA系统以支持一个或一个以上CDMA标准，例如(1) “用于双模 式宽带扩频蜂窝系统的TIA/EIA-95移动台-基站兼容标准(TIA/EIA-95 Mobile Station-BaseStation Compatibility Standard for Dual-Mode Wideband Spread Spectrum CellularSystem) ”(此标准及其增强版本A及B可被称为“IS-95标准”)，(2)“用 于双模式宽带扩频蜂窝移动台的TIA/EIA-98-C推荐最低标准” (“IS-98标准”)，(3)由名 为“第三代合作伙伴计划(3GPP) ”的协会提倡且体现于一组文件中的标准，称为“W-CDMA标 准”，⑷由名为“第三代合作伙伴计划2(3GPP2)”的协会提倡且体现于一组文件中的标准 包括“用于 cdma2000 扩频系统的 TR-45. 5 物理层标准(TR-45. 5Physical LayerStandard for cdma2000 Spread Spectrum Systems) ”、“用于 cdma2000 扩频系统的 C. S0005-A 上层 (层 3)信令标准(C. S0005-A Upper Layer (Layer 3) Signaling Standardfor cdma2000 Spread Spectrum Systems) ” 及“TIA/EIA/IS-856cdma2000 高速率包数据空中接 口规范 (TIA/EIA/IS-856 cdma2000 High Rate Packet Data Air InterfaceSpecification)”(统 称为“cdma2000标准”)，(5) IxEV-DO标准及(6)某些其它标准。以上清楚地列出的标准以 引用的方式并入，就像完全在本文中陈述一样，包括附录、附件及其它附加物。需要且有时要求通信服务的提供者知道服务电话及其它用户设备装置的地理位 置。举例来说，可需要知道地理位置以响应于紧急电话呼叫(例如，在美国呼叫911及在某 些欧洲地区呼叫112)而将位置识别给操作者。举例来说，美国联邦通信委员会(FCC)授权 增强911(E911)服务。还可需要地理位置的知识以给蜂窝式通信装置的用户提供导航及其 它特定位置服务及广告。出于此原因，许多蜂窝式通信装置配备有GPS接收器。GPS接收器及蜂窝式系统接收器两者一般均包括混频器及用于将所接收到的射频 信号转换到较低频率以在所述较低频率中进行后续处理的相关装置。较低频率可为蜂窝式 接收器的中频或GPS接收器的中频。有时，许多竞争准则影响例如上文提及的蜂窝式接收器及GPS接收器的通信装置 的设计。所述准则包括大小、重量、功率消耗及噪声指数。因此，在此技术中需要具有改进 的噪声指数的射频混频设备。在此技术中还需要具有经减少的大小及经减少的重量的混频 设备。在此技术中又需要具有经减少的功率消耗的混频设备。
发明内容
本文所揭示的实施例通过提供用于将射频信号混频且降频转换(变换)到中频的 设备及方法而解决上文所陈述的需要。在实施例中，混频设备包括具有一个或一个以上混频核心输出的混频核心。混频 核心经配置以(i)接收在RF频率下的射频(RF)信号的一个或一个以上相位，(ii)接收本 机振荡器(LO)信号的一个或一个以上相位，(iii)将RF信号与LO信号进行混频以获得IF 频率下的中频(IF)信号，所述IF信号为使用LO信号而经降频转换的RF信号，及(iv)经 由一个或一个以上混频核心输出而输出IF信号的一个或一个以上相位，每一混频核心输 出对应IF信号的一个相位。混频设备还包括具有一个或一个以上电流缓冲器输入及一个 或一个以上电流缓冲器输出的电流缓冲器，IF信号的每一相位对应一个电流缓冲器输入及 一个电流缓冲器输出。每一电流缓冲器输入呈现不大于第一输入阻抗，且每一电流缓冲器 输出呈现至少第一输出阻抗。第一输出阻抗大于第一输入阻抗。混频设备进一步包括具有 一个或一个以上跨阻抗放大器(TIA)输入及一个或一个以上TIA输出的TIA，IF信号的每 一相位对应一个TIA输入及一个TIA输出。对于IF信号的每一相位，对应于IF信号的所 述每一相位的混频核心输出耦合到对应于IF信号的所述每一相位的电流缓冲器输入，且 对应于IF信号的所述每一相位的电流缓冲器输出耦合到对应于IF信号的所述每一相位的 TIA输入。以此方式，由混频核心输出的IF信号的所述每一相位在电流缓冲器中经缓冲且 在跨阻抗放大器中经处理。在实施例中，混频设备包括具有第一混频核心输出的混频核心。所述混频核心经 配置以(i)接收在RF频率下的射频(RF)信号，(ii)接收本机振荡器(LO)信号，(iii)将 RF信号与LO信号进行混频以获得IF频率下的中频(IF)信号，所述IF信号为使用LO信号 而经降频转换的RF信号，及(iv)经由第一混频核心输出而输出IF信号的第一相位。混频 设备还包括具有第一电流缓冲器输入及与所述第一电流缓冲器输入相关联的第一电流缓 冲器输出的电流缓冲器。第一电流缓冲器输入呈现不大于第一输入阻抗，且第一电流缓冲 器输出呈现至少第一输出阻抗，其大于第一输入阻抗。混频设备进一步包括具有第一跨阻 抗放大器(TIA)输入及与所述第一 TIA输入相关联的第一 TIA输出的TIA。第一混频核心 输出耦合到第一电流缓冲器输入，且第一电流缓冲器输出耦合到第一 TIA输入，以使得IF 信号的第一相位在电流缓冲器中经缓冲且在跨阻抗放大器中经处理。在实施例中，一种对信号进行混频的方法包括由混频核心接收在RF频率下的射 频(RF)信号的一个或一个以上相位，由混频核心接收本机振荡器(LO)信号的一个或一个 以上相位，及在混频核心中将RF信号与LO信号进行混频以获得在IF频率下的中频(IF) 信号。IF信号为使用LO信号而经降频转换的RF信号。所述方法还包括经由一个或一个以 上混频核心输出从所述混频核心输出IF信号的一个或一个以上相位，每一混频核心输出 对应IF信号的一个相位。所述方法进一步包括在电流缓冲器处接收IF信号的一个或一个 以上相位。电流缓冲器包括一个或一个以上电流缓冲器输入及一个或一个以上电流缓冲器 输出，IF信号的每一相位对应一个电流缓冲器输入及一个电流缓冲器输出。每一电流缓冲 器呈现不大于第一输入阻抗，且每一电流缓冲器输出呈现至少第一输出阻抗，其中第一输 出阻抗大于第一输入阻抗。所述方法进一步包括使用跨阻抗放大器(TIA)处理在一个或一 个以上电流缓冲器输出处的IF信号的一个或一个以上相位。跨阻抗放大器包括一个或一个以上TIA输入及一个或一个以上TIA输出，IF信号的每一相位对应一个TIA输入及一个TIA输出。参照以下描述、图式及所附权利要求书，将更好地理解本发明的这些及其它实施 例及方面。


图1说明无源混频设备的选定组件及块；图2说明经由无源混频设备的跨阻抗放大器的运算放大器的中频信号的路径的 模型；图3说明无源混频设备的实施例的选定块；以及图4说明无源混频设备的实施例的选定块及组件。
具体实施例方式在此文件中，词“实施例”、“变型，，及类似表述用于指特定设备、过程或制品，但未 必指相同设备、过程或制品。因此，一处或上下文中使用的“一个实施例”(或类似表述)可 指特定设备、过程或制品；不同处的相同或类似表述可指不同设备、过程或制品。所述表述 “替代性实施例”及类似短语可用于指示许多不同的可能实施例中的一者。可能实施例的数 目不必受限于两个或任何其它数量。在本文中可使用词“示范性”以意味着“作为实例、例子或说明”。本文中描述的任 何实施例及变型不必理解为与其它实施例或变型相比为优选或有利的。在此描述中所述的 所有实施例及变型均为示范性实施例及变型，提供其以使得所属领域的技术人员能够制造 并使用所述发明，且不必限制给予本发明的法律保护的范围。“跨阻抗放大器”或“TIA”为设计以大致提供电压源(低阻抗)输出的放大器。接入终端(其还可称为AT、订户台、用户设备、UE、移动终端、MT或蜂窝式通信装 置)可为移动的或静止的，且可与一个或一个以上基站收发信机通信。接入终端可为多种 类型的装置中的任一者，其包括(但不限于)具有无线通信能力的个人计算机(PC)卡、夕卜 部或内部调制解调器、无线电话、及个人数字助理(PDA)。接入终端经由一个或一个以上基 站收发信机将数据包发射到无线电网络控制器或从无线电网络控制器接收数据包。基站收发信机及基站控制器为称作无线电网络、RN、接入网络及AN的网络中的部 分。无线电网络可为UTRAN或UMTS陆上无线电接入网络。无线电网络可在多个接入终端 之间传送数据包。无线电网络可进一步连接到所述无线电网络外部的额外网络(例如企业 内部网络、因特网、常规公共交换电话网络(PSTN))或另一无线电网络，且可在每一接入终 端与此类外部网络之间传送数据及语音包。视惯例及特定实施而定，基站收发信机可以其 它名称来指代，包括节点B、基站系统(BSS)及(简单地)基站。类似地，基站控制器可以其 它名称来指代，包括无线电网络控制器、RNC、控制器、移动交换中心或服务GPRS支持节点。本发明的范围延伸到这些及类似无线通信系统组件及其它电子设备。图1说明(例如)可用于接收器的前端中的无源混频设备100的选定组件及块。 接收器可为接入终端的蜂窝式接收器、基站的蜂窝式接收器、接入终端的GPS接收器、另一 种类GPS单元的GPS接收器，或不同种类设备的接收器。无源混频设备100包括低噪声放大器(LNA，或LNTA(如果其为可调谐的的话))110、变压器块120、射频跨导(RF Gm)级130、 射频(RF)混频器负载140、混频核心150、及跨阻抗放大器(TIA) 160。在图1中说明变压器 块120、RF Gm级130、RF混频器负载140及跨阻抗放大器160的某些实施例的选定组件，但 使用不同组件及不同内部结构的实施例也是有可能的。在操作中，RF信号进入LNTA 110的输入111中。如图所示，LNTA 110放大RF信 号并经由输出112及变压器块120将其输出到RF Gm级130。混频核心150接收在RF Gm 级130及RF混频器负载140中处理的RF信号。混频核 心150还经由输入L0_lp、L0_ln、 L0_Qp及L0_Qn接收本机振荡器(LO)信号。熟悉RF设计领域的技术人员应理解，在细读此文件之后，标记L0_lp及L0_ln的 第二部分中的大写字母“ I，，指本机振荡器信号的“ I，，相位，而标记L0_Qp及L0_Qn的第二 部分中的大写字母“Q”指相同本机振荡器信号的“Q”相位；小写字母“P”及“η”类似地指 输入L0_lp、L0_ln、L0_Qp及L0_Qn的正极及负极。总之，混频核心150接收本机振荡器信 号的四个不同相位。应注意，类似的标记法可用于表示例如下文将论述的中频信号的其它 信号的不同相位。RF Gm级130在混频核心150的电流模式混频器的输入处提供相对较低的驱动阻 抗，且还提供接收器的前端与LO频率泄漏的隔离。RF混频器负载140将第二输入处的阻抗 匹配到混频核心150，从而提供平衡的混频器操作。混频核心150将从RF Gm级130及RF混频器负载140所接收到的RF信号的不同 相位与互补金属氧化物半导体(CMOS)混频器152及154中的本机振荡器信号的不同相位 进行混频，从而产生中频(IF)信号的四个相位。可选择本机振荡器频率以使得IF频率在 相对较低的频率范围中。IF范围可低于IOOMHz，例如，在2MHz与IOMHz之间。由混频核心150输出的IF信号的四个相位耦合到跨阻抗放大器160。在跨阻抗 放大器160中，如图所示，IF相位对I及Q中的每一者由全差分运算放大器162-1或162-2 中的一者放大。运算放大器162中的每一者以反馈配置连接，以使得具有运算放大器162 的电路的传递函数基本上为在特定运算放大器的反馈连接中的阻抗与从跨阻抗放大器160 的输入所经历的混频核心150的输出阻抗的比率。与放大器162 —起使用的所有反馈电阻 器Rf可为相同或大致相同的，例如，在1%、2%、3%、5%或10%的公差内，类似地，与放大 器162—起使用的所有反馈电容器Cf*可为相同或大致相同的，例如，在1%、2%、3%、5% 或10%的公差内。跨阻抗放大器160的函数在信号输出处提供低输出阻抗。因此，归因于 运算放大器160的低输出阻抗，跨阻抗放大器160的输出I_p、I_n、Q_p及Q_n中的每一者 本质上为电压源。图2说明经由跨阻抗放大器160的运算放大器162中的一者的IF信号的路径的 模型200。在此图中，Rmix 165表示混频核心150的输出阻抗；Vni 166为运算放大器162 的输入参考噪声源(即，既定用以模型化运算放大器162的噪声影响的等效输入噪声源)； Vno为归因于Vni 166的输出噪声，且Rf 163及Cf 164分别为反馈电阻器及电容器。所属 领域的技术人员应理解，在细读本文件之后，可用以下等式来描述输出噪声Vno <formula>formula see original document page 9</formula>
在此等式(1)中，符号Rf I |Cf表示Rf 163电阻器及Cf 164电容器的并联组合的 阻抗。归因于无源混频设备的切换电容器效应，输出噪声Vno可相对较高。一种用以减少运算放大器162的噪声影响的方法为将这些运算放大器设计为低噪声装置。然而，此解决方法通常使得运算放大器所需要的电流消耗及硅区域两者增加。由 于RF Gm级130中相对较高的电流消耗，所以还可增加无源混频设备100的总电流消耗，以 便提供如混频核心150的输入所经历的低阻抗且还提供与接收器的前端的LO隔离。图3说明无源混频设备300的选定组件及块。在此实施例中，RF信号经由LNTA 310及变压器块320而耦合到混频核心350。混频核心350的输出未如图1的混频设备100 的情况直接耦合到跨阻抗放大器360，而是经由隔离级380。所述隔离级可为电流缓冲器， 其是针对相对较高的输出阻抗而设计，同时经配置以从混频核心350的相对较低阻抗接收 IF信号。在描述隔离级380的上下文中，“相对较高阻抗”是指显著高于例如核心150或 350等CMOS混频核心的Rmix输出阻抗的阻抗。在变型中，隔离级380的输出阻抗超出CMOS混频核心350的输出阻抗10倍；在更 多特定变型中，隔离级380的输出阻抗超出混频核心350的输出阻抗50倍。隔离级380的 输入阻抗可与混频核心350的输出阻抗相同或大致相同，以使得上述比率还可描述隔离级 380的输出阻抗与输入阻抗的关系。在变型中，隔离级380的输出阻抗至少为50千欧；在 更特定变型中，隔离级380的输出阻抗至少为100千欧；在又更特定变型中，隔离级380的 输出阻抗至少为200千欧。应注意本文中的阻抗值(及比率)是指在操作的特定中频下 的阻抗量值(及阻抗量值的比率)。事实上，归因于寄生电容器的存在，阻抗在所述频率下 通常为电容性的。因为隔离级380具有相对较高的输出阻抗，所以跨阻抗放大器360的噪声影响降 低，其遵循上文所陈述的公式(1)。LNTA 310可与LNTA 110相同、类似或类同(与用于适应其它电路改变的必要或所 要的改变类似)。变压器块320可与变压器块120相同、类似或类同。混频核心350可与混 频核心150相同、类似或类同。在特定实施例中，混频核心350为在0. 18 μ m CMOS技术中 实施且在于1. 575GHz下操作的低IF GPS架构中使用的双平衡混频器。跨阻抗放大器360 可与跨阻抗放大器160相同、类似或类同。这些并不需要为本发明的要求。图4说明无源混频设备400的另一实施例的选定细节，无源混频设备400与无源 混频设备300 (或无源混频设备300的详细版本)类似。在本文中，LNTA410可与LNTAl 10 相同、类似或类同；变压器块420与变压器块120相同、类似或类同；且跨阻抗放大器460与 跨阻抗放大器160相同、类似或类同。混频核心450包括如图所配置的8个CMOS装置。(相同CMOS配置可用于混频设 备100中。)隔离级480可包括如图所示所配置的四个CMOS共栅极装置483-1到483-4、四 个源偏压电阻器481-1到481-4及四个偏压电流源482-1到482-4。CMOS共栅极装置483 中的每一者包括源极节点S、漏极节点D、栅极节点G及本体节点B。注意，在隔离级480中，CMOS本体节点B交叉耦合到源极节点S。如图4所展示， 装置483-1的源极节点耦合到装置483-2的本体节点；装置483-2的源极节点耦合到装置 483-1的本体节点；装置483-3的源极节点耦合到装置483-4的本体节点；且装置483-4的源极节点耦合到装置483-3的本体节点。尽管不是必须的要求，但此交叉耦合使隔离级的 Gm参数升高，且因此减少隔离级480的输入阻抗(1/Gm)。在一些变型中，CMOS装置483为NFET装置(由于其较高载流子迁移率)。在其它 实施例中，CMOS装置483为PFET装置。在又其它实施例中，隔离级480包括NFET装置及 PFET装置两者。在图4的实施例400中，由混频核心450输出的中频的Ip、In、Qp及Qn相位分别 耦合到装置483-1,483-2,483-3及483-4的源极节点。由隔离级480输出的IF的In及Ip 相位分别耦合到TIA 460的第一运算放大器462-1的反相及非反相输入。类似地，由隔离 级480输出的IF的Qn及Qp相位分别耦合到TIA 460的第二运算放大器462-2的反相及 非反相输入。偏压电阻器481、偏压电流源482及施加到四个装置483的栅极的电压Vbias 将装置483保持于适当的操作区域中以用于提供上文所述的隔离及/或阻抗匹配功能性。如图3及图4中所示，无需在变压器块320 (或420)与混频核心350 (或450)之 间插入RF Gm级但在一些变型中不必排除此处的RF Gm级的存在。因为不存在RF Gm级， 所以也不需要RF混频器负载，但在一些变型中不必排除此负载的存在。图3及图4所说 明的实施例中不包括RF Gm级及/或RF混频器负载，因为隔离级380 (或480)为前端提 供额外的隔离，且因为混频核心350(450)的阻抗匹配现已变得较不关键且容易获得。混 频核心350 (450)的输出仍经历相对低的输入阻抗(1/Gm)，而TIA跨阻抗放大器360 (460) 经历隔离级380(480)的很大的输出阻抗(1/Gds)，因此显著减轻运算放大器362 (462)的 噪声影响。明确地说，在隔离级380 (480)中使用的共栅极装置为隔离级提供低输入阻抗。 此不对称阻抗响应将噪声与运算放大器362(462)隔离，且防止噪声循环到跨阻抗放大器 360(460)的输出。注意，设计及实施隔离级380 (480)通常比设计及实施RF Gm级及RF混频器负载 更容易，因为隔离级在中频下操作，其可比在低噪声放大器310(410)的输出处的RF频率低 得多。在此较低IF下，可降低电流消耗以有可能在经增加的装置大小的代价下实现相同的 Gm。又，较容易基于不同线性要求调谐混频器电流。在受限意义下，图3及图4的方案将Gm RF级从混频核心350 (450)的RF侧移动 到IF侧，从而实现类似的低输入阻抗以及显著功率消耗节省。(但隔离级可为电流缓冲器， 而不仅是Gm级。)可能地，还可放宽对放大器362 (462)的噪声性能约束。应理解，根据不同的实施方案，不同隔离或缓冲级配置可在混频核心与跨阻抗放 大器之间使用。应进一步理解，可在所展示的实施例中或在其它实施例中，使用比所展示的 组件少或多的组件。尽管在本发明中可能已连续地描述了各种方法的步骤及决策，但可以管线方式或 其它方式通过结合单独元件或使单独元件并行而异步或同步地来执行这些步骤及决策中 的某些步骤及决策。不存在以此描述列出步骤及决策的相同次序来执行步骤及决策的特定 要求，除非明确指出，或在上下文中清楚地表明，或固有地要求如此。然而应注意，在选定变 型中，以上述次序执行步骤及决策。此外，在根据本发明的每一实施例/变型中可能不需要 所说明的每一步骤及决策，而未特定说明的某些步骤及决策可能在根据本发明的某些实施 例/变型中是需要的或必需的。所属领域的技术人员应理解，不同的CMOS装置可用于混频核心、隔离(缓冲)级及其它组件中，其包括N沟道及P沟道装置两者，其中归因于晶体管装置的极性的改变，电 路也适当改变。所属领域的技术人员还应理解，可使用多种不同技术及技艺中的任一者来表示信 息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子，或其任何组合 来表示可遍及上文描述所引用的数据、指令、命令、信息、信号、位、符号及码片。所属领域的技术人员将进一步了解，结合本文中揭示的实施例所描述的各种说明 性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚 地说明硬件与软件的此互换性，上文已大体在其功能性方面描述了各种说明性组件、块、模 块、电路及步骤。此功能性是实施为硬件、软件还是硬件与软件的组合，视特定应用及强加 于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同方式实施所 描述的功能性，但是此类实施方案决策不应被解释为会导致脱离本发明的范围。可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门 阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执 行本文所描述的功能的任何组合来实施或执行结合本文所揭示的实施例而描述的各种说 明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代方案中，处理器可为任何常 规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP与微 处理器的组合、多个微处理器的组合、一个或一个以上微处理器与DSP核心的联合或任何 其它此类配置。结合本文所揭示的实施例描述的方法或算法的步骤可直接以硬件、由处理器执行 的软件模块或两者的组合体现。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、 EPROM存储器、EEPROM存储器、寄存器、硬磁盘、可装卸磁盘、⑶-ROM或在此项技术中已知的 任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，以使得处理器可从存储媒体 读取信息且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体。处理器 及存储媒体可驻存于ASIC中。ASIC可驻存于接入终端中。或者，处理器及存储媒体可作为 离散组件驻存于接入终端中。提供对所揭示的实施例的先前描述以使得任何所属领域的技术人员能够制造或 使用本发明。对所属领域的技术人员来说，这些实施例的各种修改将变得显而易见，且本文 中所界定的一般原理可在不偏离本发明的精神或范围的情况下应用于其它实施例。因此， 不希望将本发明限于本文中展示的实施例，而是赋予其与本文中揭示的原理及新颖特征一 致的最广范围。
权利要求
一种混频设备，其包含混频核心，其包含一个或一个以上混频核心输出，所述混频核心经配置以接收在RF频率下的射频(RF)信号的一个或一个以上相位，接收本机振荡器(LO)信号的一个或一个以上相位，将所述RF信号与所述LO信号进行混频以获得在IF频率下的中频(IF)信号，所述IF信号为使用所述LO信号经降频转换的所述RF信号，以及经由所述一个或一个以上混频核心输出而输出所述IF信号的所述一个或一个以上相位，每一混频核心输出对应所述IF信号的一个相位；电流缓冲器，其包含一个或一个以上电流缓冲器输入及一个或一个以上电流缓冲器输出，所述IF信号的每一相位对应一个电流缓冲器输入，所述IF信号的每一相位对应一个电流缓冲器输出，每一电流缓冲器输入呈现不大于第一输入阻抗，每一电流缓冲器输出呈现至少第一输出阻抗，所述第一输出阻抗大于所述第一输入阻抗；以及跨阻抗放大器(TIA)，其包含一个或一个以上TIA输入及一个或一个以上TIA输出，所述IF信号的每一相位对应一个TIA输入，所述IF信号的每一相位对应一个TIA输出；其中对于所述IF信号的每一相位，对应于所述IF信号的所述每一相位的所述混频核心输出耦合到对应于所述IF信号的所述每一相位的所述电流缓冲器输入，对应于所述IF信号的所述每一相位的所述电流缓冲器输出耦合到对应于所述IF信号的所述每一相位的所述TIA输入，以使得由所述混频核心输出的所述IF信号的所述每一相位在所述电流缓冲器中经缓冲且在所述跨阻抗放大器中经处理。
2.根据权利要求1所述的混频设备，其中所述第一输出阻抗为至少50千欧。
3.根据权利要求1所述的混频设备，其中所述第一输出阻抗为至少100千欧。
4.根据权利要求1所述的混频设备，其中所述第一输出阻抗为至少200千欧。
5.根据权利要求1所述的混频设备，其中所述第一输出阻抗为所述第一输入阻抗的至 少10倍。
6.根据权利要求1所述的混频设备，其中所述第一输出阻抗为所述第一输入阻抗的至 少50倍。
7.根据权利要求1所述的混频设备，其进一步包含RF放大器及变压器块，所述RF放大 器经配置以在所述RF放大器与所述混频核心之间未插入RF跨导级(RF Gm)的情况下经由 所述变压器块将所述RF信号输出到所述混频核心。
8.根据权利要求1所述的混频设备，其中所述电流缓冲器包含一个或一个以上互补金 属氧化物半导体(CMOS)共栅极装置。
9.根据权利要求1所述的混频设备，其中所述电流缓冲器包含在对应于所述IF信号的 所述每一相位的所述电流缓冲器输入与对应于所述IF信号的所述每一相位的所述电流缓 冲器输出之间的至少一个互补金属氧化物半导体(CMOS)共栅极装置。
10.根据权利要求1所述的混频设备，其中所述IF信号的所述一个或一个以上相位包 含至少第一 IF相位及第二 IF相位，所述电流缓冲器包含在对应于所述第一 IF相位的所述 电流缓冲器输入与对应于所述第一 IF相位的所述电流缓冲器输出之间的第一互补金属氧 化物半导体(CMOS)共栅极装置，所述电流缓冲器进一步包含在对应于所述第二 IF相位的所述电流缓冲器输入与对应于所述第二 IF相位的所述电流缓冲器输出之间的第二 CMOS共 栅极装置。
11.根据权利要求10所述的混频设备，其中所述第一 CMOS共栅极装置包含第一本体节点、第一源极节点、第一栅极节点及第一漏 极节点；所述第二 CMOS共栅极装置包含第二本体节点、第二源极节点、第二栅极节点及第二漏 极节点；所述第一本体节点连接到所述第二源极节点；且所述第二本体节点耦合到所述第一源极节点。
12.根据权利要求1所述的混频设备，其中所述IF信号的所述一个或一个以上相位包含IF_Ip相位、IF_In相位、IF_Qp相位及 IF_Qn相位；所述电流缓冲器包含在对应于所述IF_Ip相位的所述电流缓冲器输入与对应于所述IF_Ip相位的所述电流 缓冲器输出之间的第一互补金属氧化物半导体(CMOS)共栅极装置，在对应于所述IF_In相位的所述电流缓冲器输入与对应于所述IF_In相位的所述电流 缓冲器输出之间的第二 CMOS共栅极装置，在对应于所述IF_Qp相位的所述电流缓冲器输入与对应于所述IF_Qp相位的所述电流 缓冲器输出之间的第三CMOS共栅极装置，以及在对应于所述IF_Qn相位的所述电流缓冲器输入与对应于所述IF_Qn相位的所述电流 缓冲器输出之间的第四CMOS共栅极装置；所述第一、第二、第三及第四CMOS共栅极装置中的每一者包含本体节点、源极节点、栅 极节点及漏极节点；所述第一 CMOS共栅极装置的所述本体节点耦合到所述第二 CMOS共栅极装置的所述源 极节点；所述第二 CMOS共栅极装置的所述本体节点耦合到所述第一 CMOS共栅极装置的所述源 极节点；所述第三CMOS共栅极装置的所述本体节点耦合到所述第四CMOS共栅极装置的所述源 极节点；以及所述第四CMOS共栅极装置的所述本体节点耦合到所述第三CMOS共栅极装置的所述源 极节点。
13.根据权利要求1所述的混频设备，其中所述跨阻抗放大器包含一个或一个以上全 差分运算放大器。
14.根据权利要求1所述的混频设备，其进一步包含本机振荡器，所述本机振荡器经配 置以产生所述LO信号以使得所述IF频率降到2兆赫(MHz)与10兆赫之间。
15.根据权利要求1所述的混频设备，其中所述混频核心包含多个互补金属氧化物半 导体(CMOS)装置。
16.根据权利要求1所述的混频设备，其中所述混频核心经配置以使用多个金属氧化 物半导体(CMOS)装置将所述RF信号与所述LO信号进行混频以获得中频(IF)信号。
17.根据权利要求1所述的混频设备，其中所述电流缓冲器包含用于提供电流缓冲的 交叉耦合装置。
18.—种混频设备，其包含混频核心，其包含第一混频核心输出，所述混频核心经配置以 接收在RF频率下的射频(RF)信号， 接收本机振荡器(LO)信号，将所述RF信号与所述LO信号进行混频以获得在IF频率下的中频(IF)信号， 所述IF信号为使用所述LO信号经降频转换的所述RF信号，以及 经由所述第一混频核心输出而输出所述IF信号的第一相位； 电流缓冲器，其包含第一电流缓冲器输入及与所述第一电流缓冲器输入相关联的第一 电流缓冲器输出，所述第一电流缓冲器输入呈现不大于第一输入阻抗，所述第一电流缓冲 器输出呈现至少第一输出阻抗，所述第一输出阻抗大于所述第一输入阻抗；以及跨阻抗放大器(TIA)，其包含第一 TIA输入及与所述第一 TIA输入相关联的第一 TIA输出；其中所述第一混频核心输出耦合到所述第一电流缓冲器输入，且所述第一电流缓冲器输出 耦合到所述第一 TIA输入，以使得所述IF信号的所述第一相位在所述电流缓冲器中经缓冲 且在所述跨阻抗放大器中经处理。
19.根据权利要求18所述的混频设备，其进一步包含RF放大器及变压器块，所述RF放 大器经配置以在所述RF放大器与所述混频核心之间未插入RF跨导(RF Gm)级的情况下经 由所述变压器块将所述RF信号提供到所述混频核心。
20.根据权利要求18所述的混频设备，其中所述电流缓冲器包含在所述第一电流缓冲 器输入与所述第一电流缓冲器输出之间的至少一个互补金属氧化物半导体(CMOS)共栅极装置ο
21.根据权利要求18所述的混频设备，其中所述混频核心进一步包含第二混频核心输出，所述混频核心进一步经配置以经由所述 第二混频核心输出而输出所述IF信号的第二相位；所述电流缓冲器进一步包含第二电流缓冲器输入及与所述第二电流缓冲器输入相关 联的第二电流缓冲器输出，所述第二电流缓冲器输入呈现不大于所述第一输入阻抗，所述 第二电流缓冲器输出呈现至少所述第一输出阻抗；所述跨阻抗放大器(TIA)进一步包含第二 TIA输入及与所述第二 TIA输入相关联的第 二 TIA输出；且所述第二混频核心输出耦合到所述第二电流缓冲器输入，且所述第二电流缓冲器输出 耦合到所述第二 TIA输入，以使得所述IF信号的所述第二相位在所述电流缓冲器中经缓冲 并在所述跨阻抗放大器中经处理。
22.根据权利要求21所述的混频设备，其中所述电流缓冲器包含在所述第一电流缓冲 器输入与所述第一电流缓冲器输出之间的至少一个第一互补金属氧化物半导体(CMOS)共 栅极装置，及在所述第二电流缓冲器输入与所述第二电流缓冲器输出之间的至少一个第二 互补金属氧化物半导体(CMOS)共栅极装置。
23.根据权利要求21所述的混频设备，其中所述电流缓冲器包含在所述第一电流缓 冲器输入与所述第一电流缓冲器输出之间的第一互补金属氧化物半导体(CMOS)共栅极装 置，及在所述第二电流缓冲器输入与所述第二电流缓冲器输出之间的第二互补金属氧化物 半导体(CMOS)共栅极装置，所述第一 CMOS共栅极装置包含第一源极节点、第一漏极节点、 第一栅极节点及第一本体节点，所述第二 CMOS共栅极装置包含第二源极节点、第二漏极节 点、第二栅极节点及第二本体节点，所述第一本体节点耦合到所述第二源极节点，所述第二 本体节点耦合到所述第一源极节点。
24.一种对信号进行混频的方法，所述方法包含由混频核心接收在RF频率下的射频(RF)信号的一个或一个以上相位； 由所述混频核心接收本机振荡器(LO)信号的一个或一个以上相位； 在所述混频核心中将所述RF信号与所述LO信号进行混频以获得在IF频率下的中频 (IF)信号，所述IF信号为使用所述LO信号经降频转换的所述RF信号；经由一个或一个以上混频核心输出从所述混频核心输出所述IF信号的所述一个或一 个以上相位，每一混频核心输出对应所述IF信号的一个相位；在电流缓冲器处接收所述IF信号的所述一个或一个以上相位，所述电流缓冲器包含 一个或一个以上电流缓冲器输入及一个或一个以上电流缓冲器输出，所述IF信号的每一 相位对应一个电流缓冲器输入，所述IF信号的每一相位对应一个电流缓冲器输出，每一电 流缓冲器输入呈现不大于第一输入阻抗，每一电流缓冲器输出呈现至少第一输出阻抗，所 述第一输出阻抗大于所述第一输入阻抗；以及使用跨阻抗放大器(TIA)处理在所述一个或一个以上电流缓冲器输出处的所述IF信 号的所述一个或一个以上相位，所述跨阻抗放大器包含一个或一个以上TIA输入及一个或 一个以上TIA输出，所述IF信号的每一相位对应一个TIA输入，所述IF信号的每一相位 对应一个TIA输出。
25.根据权利要求24所述的方法，其中所述混频步骤包含通过一个或一个以上互补金 属氧化物半导体(CMOS)装置来进行混频。
全文摘要
本发明提供一种噪声隔离无源混频设备，其经设计以减轻来自射频变换级中的中频(IF)滤波器及放大器的噪声影响。在跨阻抗放大器的无源混频器输出与输入之间插入共栅极配置装置。以此方式，由于所述共栅极装置的相对较高的输出阻抗，所以减少所述跨阻抗放大器的输入参考噪声的循环，且可改进所述混频设备的噪声指数。由于射频信号仍经历较低阻抗，所以可从所述混频设备中移除射频跨导(RF gm)级，从而减少电流消耗。具有此通用架构的双平衡混频设备可实施于0.18微米CMOS技术中，并可用于在1.575GHz下操作的低IF全球定位系统中、蜂窝式通信系统的接入终端中及其它系统中。
文档编号H03D7/14GK101809860SQ200880109099
公开日2010年8月18日 申请日期2008年9月25日 优先权日2007年9月27日
发明者佐尔蒂·彭, 徐扬 申请人:高通股份有限公司