专利名称：数字高通滤波器补偿模块及无线发射/接收单元的制作方法
技术领域：
本发明有关于无线通信系统的接收器设计。尤其，本发明有关于用以补偿模拟 无线接收器中产生的群组延迟变异用的数字信号处理(DSP)技术。
背景技术：
现存的无线系统架构设计给于设计者在接收通信信号方面严格的限制。此外， 此种架构通常提供低的通信链接，高的操作成本，以及不为人所希望的与其它系统 组件的低水准的整合。
如图l所示，已知的射频(RF)接收器IOO包括一模拟无线接收器105,至少一 模拟数字转换器(ADC)llO, —控制器115以及一调变解调器120。模拟无线接收器 105是一直接接收器，其包括一天线125用以接收无线通信信号，一带通滤波器130, 一低噪声放大器(LNA)135， 一选择性的第二滤波器(如带通滤波器)140, —解调器 l"具有二输出150， 155， 一相位锁定回路(PLL)160, —模拟实部信号路径低通滤 波器(LPF)165A， 一模拟虚部信号路径LPF165B，第一级实部信号路径放大器170A, 第一及虚部信号路径放大器170B,第一级模拟实部信号路径高通滤波器(HPF)175A， 第一级模拟虚部信号路径HPF 175B,第二级实部信号路径放大器180A，第二级虛 部信号路径放大器180B,第二级模拟实部信号路径HPF 185A,以及第二级模拟虚 部信号路径HPF 185B。放大器170A， 170B， 180A， 180B每一者包括RF接收器100
的模拟域内的一高增益级。
调变解调器120控制LNA 135的切换。PLL 160产生区域振荡(LO)信号以控制 解调器145的二输出150, 155。输出150解调器145的同相(in-phase (I))输出，用 以输出无线通信信号的一实部信号成份。输出155解调器145的四分之一相差 (quadrature(Q))输出，用以输出无线通信系统的一虚部信号。模拟LPFs 165A, 165B 分別控制I与Q输出150与155的频宽选择性。模拟LPFsl65A, 165B随后分别由第一与第二级i文大器170A, 170B, 180A, 180B放大。
由于高增益需求，第一及第二级模拟HPFs 175A, 175B， 185A， 185B被包含于 模拟无线接收器105内以分别于第一与第二级放大器170A, 170B， 180A, 180B之 后提供电容，藉此第一及第二增益级被AC耦合且其它残余的直流(DC)被移除以防 止DC偏移。模拟HPFs 175A， 175B, 185A, 185B的每一者具有一4言号输入， 一信 号输出，至少一电容(C)连接信号输入至信号输出，以及至少一电阻(R)连接电容的 输出至地，因此形成R-C滤波器。模拟HPFsl75A， 175B， 185A, 185B改变与实部 及虚部信号成份相关的频i或响应的较低的部份(例如l氐于5OkHz的光谱形状(亦即降 低能量)。
在图1已知的RF接收器100中，ADC 110连接至第二级模拟HPFs 185A， 185B 的输出。ADC 110输出数字的I及Q输出190,195。 《^空制器115维持模拟无线接收 器105及ADC 110的所有主动组件。
在模拟无线接收器105中，模拟HPFsl75A, 175B, 185A, 185B被用以保^正在 ADC 110取样的前经由天线125接收的无线通信信号的光谱形状。通常，模拟HPFs 175A， 175B, 185A, 185B的规格十分严格因此在实施时需要高阶滤波器。尤其是， 有一种规格为误差向量大小(error vector magnitude), 其为正规化(normal ized) 的均方值误差(means square error)测量。实施模拟HPFs 175A, 175B, 185A, 185B 的高阶滤波器设计可能是复杂且昂贵的。因此，模拟HPFsl75A， 175B， 185A， 185B 上的误差可能导致无法接受的生产量。模拟HPFs 175A， 175B, 185A, 185B的^殳计 复杂度的降低可以藉由使用具有较不严格规格的较低阶滤波器设计而达成。但是， 在才莫拟HPFs 175A, 175B， 185A, 185B中使用此种滤波器设计将产生群组延迟变异 失真的发生，如果没有在才莫拟HPFs 175A， 175B， 185A, 185B之后导入补偿的话， 因jt匕降低RF接收器100的4生能。
因为处理RF ^t拟信号的HPFs的成本比使用DSP高，希望提供一种数字基带 (digital baseband, DBB)系统，其包括具有低噪声及最小功率需求的低成本4妾收 器，并使用DSP技术以补偿模拟HPFs所导致的群组延迟变异失真。
发明内容
本发明是一种DBB接iR器用以调整无线通信信号的实部及虛部信号成份的至 少一者的频域响应以抑制因接收器中所使用低成本才莫拟HPFs所导致的群组延迟变 异失真。此接收器包括一解调器， 一数字高通滤波器4卜偿(HPFC)模块，至少一才莫拟实部信号路径HPF，以及至少一模拟虚部HPF。 jt匕数字HPFC模块藉由提供具有第一 预定值(K1)的第一补偿信号降低实部及虚部信号成份频域响应用的模拟HPFs所建 立的截止频率(亦即转角频率(corner frequency))。此数字HPFC模块藉由提供具 有第二预定值(K2)信号的第二补偿信号调整实部及虚部信号成份频域高通响应的 增益。
本发明可被合并至一 DBB接收器， 一无线传输/接收单元(WTRU), —集成电路 (IC), 一无线通信系乡克及方法，或任<可想要的通4言机构。
此解调器具有实部及虛部信号输出。此解调器接收通信信号并于实部与虛部信 号输出端输出通信信号的实部及虚部信号成份。数字HFPC模块具有实部及虚部信 号路径。模拟实部HPF与调变器的实部信号输出以及数字HPFC模块的实部信号路 径通信。数字HPFC模块抑制由至少一模拟实部及虚部HPFs所造成的群组延迟变异 失真。此数字模块可有选择性地被致能或禁能。
数字HPFC可包括一实部信号输入用以接收一实部信号成份，以及一实部补偿 信号输出用以输出一实部补偿输出信号。此数字HPFC模块可还包括第一及第二乘 法器，第一，第二及第三加法器以及第一取样延迟单元。第一乘法器可具有第一及 第二输入以及一输出。第一乘法器可接收具一第一预定值GO的一第一补偿信号。 第一加法器可具有第一及第二输入及一输出。第一加法器的第一输入可连接至数字 HPFC模块的实部信号输入，而第一加法器的输出可连接至第一乘法器的第二输入。 第二加法器可具有第一及第二输入及一输出。第二加法器的第一输入可以连接至第 一乘法器的输出。第一取样延迟单元可具有一输入及一输出。第一取样延迟单元的 输入可连接至第二加法器的输出。第二乘法器可具有第一及第二输入及一输出。第 二乘法器的第一输入可接收具有第二预定值(K2)的第二补偿信号。第二乘法器的第 二输入可被连接至第一取样延迟单元的输出，第二加法器的第二输入，以及第一加 法器的第二输入。第三加法器的第一输入可连接至第一加法器的第一输入。第三加 法器可具有第一及第二输入及一输出。第三加法器的第二输入可连接至第二乘法器 的输出。第三加法器的输出可连接至数字HPFC模块的实部补偿信号输出。
第二乘法器的输出可经由第三加法器从实部信号成份中被减去。第一取样延迟 单元可经由第一加法器从实部信号成伤"故减去。
此数字HPFC模块可还包括一虚部信号输入用以接收虚部信号成份，以及一虛 部补偿信号输出用以车命出一虚部补偿输出信号。此数字HPFC才莫块可还包4舌第三及 第四乘法器，第四，第五及第六加法器，以及一第二取样延迟单元。第三乘法器可具有第 一及第二输入及一输出。第三乘法器的第 一输入可接收具有第 一预定值(K!) 的第一补偿信号。第四加法器可具有第一及第二输入及一输出。第四加法器的第一
输入可连接至数字HPFC模块的虛部信号输入，而第四加法器的输出可连接至第三 乘法器的第二输入。第五加法器可具有第一及第二输入及一输出。第五力口法器的第 一输入可连接至第三乘法器的输出。第二取样延迟单元之输入可具有 一输入及一输 出。第二取样延迟单元的输入可连接至第五加法器的输出。第四乘法器可具有第一
及第二输入及一输出。第四乘法器的第一输入可接收具有第二补偿值(K2)的第二补
偿信号。第四乘法器的第二输入可连4妄至第二取样延迟单元的输出，第五加法器的 第二输入，以及第四加法器的第二输入。第六加法器可具有第一及第二输入及一输 出。第六加法器的第二输入可连接至第四乘法器的输出。第六加法器的l命出可连接 至数字HPFC才莫块的虚部补偿信号输出。
第四乘法器的输出可经由第六加法器从虛部信号成份中被减除。第二取样延迟 单元的输出可经由第四加法器从虛部信号成4分被减除。
本发明的较详细的了解可从以下较佳实施例的描述结合附图而获得，其中 图1是已知包括^=莫拟无线接收器的RF接^文器的方块图2具有本发明较佳实施例的数字高通滤波补偿模块的DBB RF接收器的方块
图3表示图2DBB RF接收器中的数字高通滤波器补偿模块的例示结构；以及 图4是图2的DBB RF接收器的高通滤波器补偿模块内所使用的补偿值K,及K2 如何影响实部及虛部4言号成份的频域响应。
具体实施例方式
图2是依据本发明较佳实施例的DBB RF接收器200的方块图。虽然本发明是 关于接收器200上的实施，但熟悉本技术4页域者应了解本发明适合于传接器 (transceiver)。
较佳者，此处所揭示的方法及系统合并于一无线传输/接收单元(WTRU)内。以 下，WTRU包括但不限于使用者设备，移动站，固定或移动用户单元，呼叫器，或其 它任何型态的能在无线环境中操作的装置。本发明的特征可被合并于一集成电路 (IC)中或被设计为包含大量互相连接组件的电路中。本发明适用于使用时分双工(TDD)，时分多址(TDMA)，频分双工(FDD)，码分 多址(CDMA), CDMA 2000，时分同步CDMA (TDSCDMA),以及正交分频多任务(OFDM) 通信系统。然而，本发明被预设为也可适用于其它型态的通信系统。
如图2所示，DBB RF接收器200包4舌一数字高通滤波器补偿(HPFC)模块205， 具有实部(I)及虚部(Q)信号路径连接至数字I及Q信号输出190, 195。数字才莫块205 更包括补偿的输出28 0, 290且可控制器115控制。
图3表示DBB RF接jJ欠器200中的数字HPFC才莫块205的例示结构。数字HPFC 才莫块205包括一数字电路，用以扩展低频成份(例如在5与50kHz之间)并降l氐由模 拟HPFsl75A, 175B， 185A, 185B所建立的截止频率(亦即转角频率)，因此复原模 拟HPFsl75A， 175B, 185A, 185B所改变的频域响应的光i普形状。因此，由模拟HPFs 175A， 175B, 185A, 185B所产生的失真获得抑制。 一或更多HPFC模块205可与数 字HPFC模块205串连以提供由模拟HPFs 175A, 175B， 185A, 185B所造成的失真 的额外补偿。
此数字HPFC模块205包括实部(I)及虚部(Q)信号路径，于其上分别通过来自 ADC 110的数字输出的实部及虚部信号成份。数字HPFC模块205是一数字滤波器具 有选择过的特性，因此数字HPFC模块205的频域响应将恢复由模拟无线接收器105 内的模拟HPFs 175A, 175B， 185A, 185B所失真的频率特性。当数字HPFC模块205 的频率响应以模拟HPFs 175A, 175B, 185A， 185B的频律与响应绕旋(convolve)时， 由模拟HPFsl75A, 175B， 185A, 185B所造成的失真受到抑制。此外，由模拟HPFs 175A, 175B, 185A, 185B过滤出的低频成份藉由提供被加至模拟HPFs 175A, 175B, 185A， 185B的高通频率响应的具有低通频率响应的数字滤波器而被重新建构。数字 HPFC模块205的实部及虛部信号路径具有移除在每一 I与Q信号路径上由模拟HPFs 175A, 175B, 185A， 185B所致的群组延迟变异所产生的失真的频率特性用的相同的 频率特性。因此，由数字HPFC模块205的实部及虚部补偿输出280， 290所车#出的 实部及虚部补偿信号不包4舌失真。数字HPFC模块可有选择性地被致能或禁能，由 ^控制器115所决定。
如图3所示，数字HPFC模块205包括加法器210A, 210B， 230A, 230B,累加 器电路215A, 215B以及乘法器220A, 220B, 225A, 225B。加法器230A, 230B分别 /人实部与虚部信号成份减去实部与虚部HPF补偿信号245A, 245B，以便提供具有扩 展的高通频率响应的实部及虚部补偿输出280, 290。
累加器215A包括一取冲羊延迟单元235A及一加法器240A。加法器240A的一输出连接至取样延迟单元235A的一输入。取才羊延迟单元235A的一输出连接至加法器 240A的第一输入。累加器电路215A输出经由加法器210A从实部信号成份被减除的 一累加器输出信号250A,以产生一累加器回^t贵信号255A。具有第一^f直K,且于乘法 器220A的一输入260A被接收的第一补偿信号被乘上累加器回馈信号255A以产生 被输入加法器240A的第二输入的补偿的累加器回馈信号265A。因此，加法器240A 提供一取样信号27OA至取样延迟单元235A的输入。信号样本270A由补偿的累加 器回馈信号265A与累加器输出信号250A组成。具有数值&且由乘法器225A的输 入275A接收的第二补偿信号被乘上累加器输出信号250A以产生实部HPF补偿信号 245A。
依然参照图3,累加器电路215B包括一取样延迟单元235B以及一加法器240B。 加法器240B的一输出连接至取样延迟单元235B的一输入。取样延迟单元235B的 一输出连接至加法器240B的第一输入。累加器电路215B输出经由加法器210B从 虛部信号成份被减除的一累加器输出信号250B，以产生一累加器回々责信号255B。 具有第一值K,且于乘法器220B的一输入26OB被接收的第一补偿信号被乘上累加器 回馈信号255B以产生被输入加法器240B的第二输入的补偿的累加器回馈信号 265B。因此，加法器240B提供一取样信号270B至取样延迟单元2 35B的输入。信 号样本270B由补偿的累加器回馈信号265B与累加器输出信号250B组成。具有数 值K2且由乘法器225B的输入275B接收的第二补偿信号被乘上累加器输出信号250B 以产生虚部HPF #卜偿信号245B。
综言之，数字HPFC模块205包括一实部输入(ADCllO的输出190)用以接收实 部信号成份(I)，以及一实部补偿信号输出280用以输出一实部补偿输出信号。数 字HPFC才莫块205还包括第一及第二乘法器220A, 225A，第一，第二及第三加法器 210A， 240A, 230A，以及一第一取样延迟单元235A。第一乘法器220A具有第一及 第二输入以及一输出。第一乘法器220A具有第一及第二输入以及一输出。第一乘 法器220A接收具一第一预定值(K》的第一补偿信号。第一加法器210A具有第一及 第二输入及一输出。第一加法器210A的第一输入连接至数字HPFC才莫块205的实部 信号输入(ADC 110的输出190),而第一力口法器210A的输出可连接至第一乘法器 220A的第二输入。第二加法器24OA具有第 一及第二输入及一输出。第二加法器240A 的第一输入连接至第一乘法器的输出。第一取样延迟单元235A具有一输入及一输 出。第一取样延迟单元235A的输入连接至第二加法器240A的输出。第二乘法器225A 具有第一及第二输入及一输出。第二乘法器225A的第一输入275A接收具有第二预定值(K》的第二补偿信号。第二乘法器225A的第二输入连接至第一取样延迟单元 235A的输出，第二加法器240A的第二输入，以及第一力口法器21 OA的第二输入。第 三加法器230A具有第一及第二输入及一输出。第三加法器230A的第一输入可连接 至第一加法器210A的第一输入。第三加法器230A的第二输入可连接至第二乘法器 225A的输出。第三加法器230A的输出可连接至数字HPFC模块205的实部补偿信号 输出280。
第二乘法器225A的输出经由第三加法器230A从实部信号成4分中被减去。第一 取样延迟单元2 35A可经由第一加法器210A从实部信号成份被减去。
此外，此凄史字HPFC模块205包括一虚部信号输入(ADC 110的输出195)用以接 收虛部信号成4分(Q),以及一虚部补偿信号输出290用以输出一虚部补偿输出信号。 此数字HPFC才莫块205还包括第三及第四乘法器220B， 225B,第四，第五及第六力口 法器，210B, 240B, 230B以及第二取样延迟单元235B。第三乘法器220B具有第一 及第二输入及一输出。第三乘法器220B的第一输入26OB可接收具有第一预定值(K》 的第一补偿信号。第四加法器210B具有第一及第二输入及一输出。第四加法器210B 的第一输入连接至数字HPFC模块205的虚部信号输入(ADC 110的输出195),而第 四加法器210B的输出连接至第三乘法器220B的第二输入。第五加法器2MB具有 第一及第二输入及一输出。第五加法器24 OB的第一输入连接至第三乘法器22OB的 输出。第二取样延迟单元235B的输入具有一输入及一输出。第二取才羊延迟单元235B 的输入连接至第五加法器240B的输出。第四乘法器225B具有第一及第二输入及一 输出。第四乘法器225B的第一输入275B接收具有第二补偿值(K2)的第二补偿信号。 第四乘法器225B的第二输入连接至第二取样延迟单元235B的输出，第五加法器 240B的第二输入，以及第四加法器210B的第二输入。第六加法器230B具有第一及 第二输入及一输出。第六加法器230B的第一输入连接至第四加法器210B的第一输 入。第六加法器230B的第二输入可连接至第四乘法器225B的输出。第六加法器230B 的输出可连接至凄史字HPFC模块205的虚部补偿信号输出290。
第四乘法器225B的输出可经由第六加法器230B从虛部信号成份中被减除。第 二取样延迟单元235B的输出可经由第四加法器210B从虚部信号成份被减除。
实部及虚部信号成份频域响应的截止频率系响应分别在第 一 与第三乘法器 220A， 220B的第一输入260A, 260B接收的第一补偿信号的第一预定值(KJ的调整 而被降低。实部及虚部成份频域的高通响应的增益响应分别于第二与第四乘法器 225A, 225B的第一输入275A, 275B的第二补偿信号的第二预定^直(K2)的接收而净皮调整。
数字HPFC模块205的性能是以数值K,及K2为基础。图4表示数值K!及K2如何 影响实部及虚部信号成份的频域响应的光谱形状。KJ直的调整 文变I及Q的截止频 率从Fcl至Fc2。数值K2的调整改变凌史字HPFC模块205提供的频域的高通响应的 增益藉由以1—k2除累加器输出信号250A, 250B。
要了解的是I及Q信号成份的补偿应该由HPFC模块205在实质上比芯片速率 高的取样速率(如IO倍的取样速率)中实施。
虽然本发明特别参照较佳实施例而被显示及描迷，熟悉本4支术领域者应了解在 不脱离以上所述的本发明范围的情况下可有形式及细节上的各种改变。
权利要求
1.一种数字高通滤波器补偿HPFC模块，用于调整通信信号的实部信号成份和虚部信号成份的频域响应，所述数字高通滤波器补偿HPFC模块包括实部信号输入，用于接收所述实部信号成份；实部补偿信号输出，用于输出实部补偿输出信号；第一乘法器，具有第一输入、第二输入和输出，所述第一乘法器的第一输入用于接收具有第一预定值K1的第一补偿信号；第一加法器，具有第一输入、第二输入和输出，所述第一加法器的第一输入与所述数字高通滤波器补偿HPFC模块的实部信号输入连接，以及所述第一加法器的输出与所述第一乘法器的第二输入连接；第二加法器，具有第一输入、第二输入和输出，所述第二加法器的第一输入与所述第一乘法器的输出连接；取样延迟单元，具有输入和输出，所述取样延迟单元的输入与所述第二加法器的输出连接；第二乘法器，具有第一输入、第二输入和输出，所述第二乘法器的第一输入用于接收具有第二预定值K2的第二补偿信号，所述第二乘法器的第二输入与所述取样延迟单元的输出、所述第二加法器的第二输入、和所述第一加法器的第二输入连接；以及第三加法器，具有第一输入、第二输入和输出，所述第三加法器的第一输入与所述第一加法器的第一输入连接，所述第三加法器的第二输入与所述第二乘法器的输出连接，所述第三加法器的输出与所述数字高通滤波器补偿HPFC模块的实部补偿信号输出连接。
2. 根据权利要求1所述的数字高通滤波器补偿HPFC模块，其特征在于，所 述第二乘法器的输出经由所述第三加法器从所述实部信号成份被减除。
3. 根据权利要求1所述的数字高通滤波器补偿HPFC模块，其特征在于，所 述取样延迟单元的输出经由所述第一加法器从所述实部信号成份被减除。
4. 根据权利要求l所述的数字高通滤波器补偿HPFC模块，其特征在于，所 述数字高通滤波器补偿HPFC模块有选择性地被致能或禁能。
5. —种数字高通滤波器补偿HPFC模块，用于调整通信信号的实部信号成份 和虚部信号成份的频域响应，所述数字高通滤波器补偿HPFC模块包括虚部信号输入，用于接收所述虚部信号成份；虚部补偿信号输出，用于输出虚部补偿输出信号；第一乘法器，具有第一输入、第二输入和输出，所述第一乘法器的第 一输入用于接收具有第一预定值ld的第一^M尝信号；第一加法器，具有第一输入、第二输入和输出，所述第一加法器的第 一输入与所述数字高通滤波器补偿HPFC模块的虛部信号输入连接，以及所 述第 一加法器的输出与所述第 一乘法器的第二输入连接；第二加法器，具有第一输入、第二输入和输出，所述第二加法器的第 一输入与所述第一乘法器的输出连接；取样延迟单元，具有输入和输出，所迷取样延迟单元的输入与所述第 二加法器的l餘出连接；第二乘法器，具有第一输入、第二输入和输出，所述第二乘法器的第 一输入用于4妾收具有第二预定值L的第二净M尝信号，所述第二乘法器的第 二输入与所述取样延迟单元的输出、所述第二加法器的第二输入、和所述 第一加法器的第二车俞入连接；以及第三加法器，具有第一输入、第二输入和输出，所述第三加法器的第 一输入与所述第 一加法器的第 一输入连接，所述第三加法器的第二输入与 所述第二乘法器的#T出连接，所述第三加法器的输出与所述数字高通滤波 器补偿HPFC模块的虚部补偿信号输出连接。
6. 根据权利要求5所述的数字高通滤波器补偿HPFC模块，其特征在于，所 述第二乘法器的输出经由所述第三加法器从所述虚部信号成份被减除。
7. 根据权利要求5所述的数字高通滤波器补偿HPFC模块，其特征在于，所 述取样延迟单元的输出经由所述第一加法器从所述虚部信号成份被减除。
8. 根据权利要求5所述的数字高通滤波器补偿HPFC模块，其特征在于，所 述数字高通滤波器补偿HPFC模块选择性地-波致能或禁能。
9. 一种无线发射/接收单元，所述无线发射/接收单元包括根据权利要求1所 述的数字高通滤波器补偿HPFC模块。
10. 根据权利要求9所述的无线发射/接收单元，其特征在于，所述第二乘法 器的输出经由所迷第三加法器从所述实部信号成份被减除。
11. 根据权利要求9所述的无线发射/接收单元，其特征在于，所述取样延迟 单元的输出经由所述第一加法器从所述实部信号成份被减除。
12. —种无线发射/接收单元，所述无线发射/接收单元包括根据权利要求5所 述的数字高通滤波器补偿HPFC模块。
13. 根据权利要求12所述的无线发射/接收单元，其特征在于，所述第二乘法 器的输出经由所述第三加法器从所述虛部信号成份被减除。
14. 根据权利要求12所述的无线发射/接收单元，其特征在于，所述取样延迟 单元的输出经由所述第一加法器从所述虚部信号成份被减除。
全文摘要
一种数字基带(DBB)射频(RF)接收器，包括一数字高通滤波器补偿(HPFC)模块用以抑制因接收器中所使用的低成本模拟高通滤波器(HPFs)所导致的群组延迟变异失真。此数字HPFC模块藉由提供具有一第一预定值(K1)的第一补偿信号降低实部及虚部信号成份频域响应用的模拟HPFs所建立的截止频率。此数字HPFC模块藉由提供具有第二预定值(K2)信号的第二补偿信号调整实部及虚部信号成份频域高通响应的增益。
文档编号H03H17/02GK101621285SQ200910139420
公开日2010年1月6日 申请日期2004年5月20日 优先权日2003年6月25日
发明者利昂德·卡萨凯费许, 坦毕尔·哈克, 艾佩斯兰·戴米尔 申请人:美商内数位科技公司