专利名称：用于长期演进的Turbo编码方法和Turbo编码器的制作方法
技术领域：
本发明涉及通信领域，具体而言，涉及一种用于长期演进的Turbo编码器和Turbo 编码方法。
背景技术：
3GPP (3rd Generation Partnership Project，第三代合作伙伴计划)LTE (Long Term Evolution，长期演进)标准是通讯业的一场技术革命，将是下一代移动通讯的标准。 它为实时业务、高可靠性业务和广播业务都提供了良好的支持，可实现数据的低时延、全分 组和高数据率等目标。Turbo 码由 C. Berrou, A. Glavieux 和 P. Thitimajshiwa 三人于 1993 年首次在 ICC (The International Chamber of Commerce，国际商会)国际会议上提出的一种全新编 码方式，由于其具有优越的抗误码及抗误块能力，所以立刻受到全球通信及信息相关研究 人员的广泛关注。目前，Turbo码已被多个通信标准化组织采用，写入其发布的相关通信标 准之中，前不久发布的3GPP LTE TS 36. 2132V8. 5.0协议也不例外地采用了该编码方式。在 该协议中，Turbo编码器的输出有三路，如下
(1)其中，ck为编码器的输入，D为编码后的信号码块长度，其与输入信号码块序列长 度K的关系为D = K+4。图1示出了采用3GPP LTE TS 36. 2132V8. 5. 0协议的1/3编码 速率Turbo编码器的结构图，由于Turbo编码为并行级联卷积编码方案，故上述Turbo编 码器包括两个8状态的成员编码器(Constituent Encoder)和一个内部交织器(Internal Interleaver)，且编码速率(即编码器的输入与输出之比)为1/3。如图1所示，第一个成 员编码器对输入信号ck进行编码，得到Turbo编码的第一路输出信号xk和第二路输出信号 zk，第二个成员编码器对内部交织器的输出信号c' k进行编码，得到Turbo编码的第三路 输出信号z' k。成员编码器的传递函数为
,(2)其中，73，且成员编码器的移位寄存器初始值为零。若是第0个码块且填充比特数F > 0，则设置编码器的输入端
并设置其输出端为(k = 0，...，F-1)和 栅格终止是在所有信息比特编码后，将成员编码器的移位寄存器反馈的12个尾比特附加到编码器输出的信息比特之后。前3个尾比特被用来终止第一个成员编码器，此 时第二个成员编码器被去激活，对应于图1中的开关K1与下端触头接通的情况；后3个尾 比特被用来终止第二个成员编码器，此时第一个成员编码器被去激活，对应于图1中的开 关K2与下端触头接通的情况。12个尾比特按每路4个尾比特分别被附加至三路编码输出的信息比特尾部之后， 式(1)变为如下形式 除了上述成员编码器，Turbo码编码器内还有一个内部交织器，此交织器是Turbo 码编码器性能优越的关键所在。通常，交织器可分为两类，一类是随机交织，另一类是确定 性交织。理论上来讲随机交织性能是最优的，但是由于随机交织在译码的时候需要将全部 交织器信息传送到解码器，因而占用了系统带宽，降低了编码及传输效率，不太适宜实际应 用。确定性交织是指收发双方均可预先知晓交织方案，故不需要收发双方交互交织方式信 息，因而具有较高的编码及传输效率，适合在移动通信系统中使用。在3GPP LTE协议中内 部交织器采用了不同于其他标准的一种特殊交织方式，设Turbo编码内部交织器的输入为 c0，c” c2，c3，. . .，Ch，其中 40 彡 K 彡 6144，输出记为 C' 。，c' . . . , c' h，输入与输出 之间满足以下关系 参数和f2的取值随K值的变化而变化，其对应关系如表1所示，其中j为将K 在40 < K < 6144范围内的不同取值由小到大排列的序号。表lTurbo编码器的内部交织参数
jKfif2jKfif2jKfif2jKfif214031048416255295112067140142320011124024871249424511069611523572143326444320435619425043247729711841974144332851104464716514409111098121639761453392512125727185244829168991248197814634564511926801120534562911410012801992401473520257220788522544642475810113122182148358457336
4 相关技术中提供了一种用于长期演进的Turbo编码方法，该方法首先根据K值查 询表1，得到对应的4和f2，然后带入(4)式和(5)式中，经过乘、加和求模等运算，得到输
tti c! i o在实现本发明过程中，发明人发现相关技术中用于长期演进的Turbo编码方法需 要采用乘法器以完成大量乘、加和求模运算，存在计算量较大、效率较低的问题。
发明内容
本发明旨在提供一种用于长期演进的Turbo编码方法和Turbo编码器，能够解决 相关技术中码内交织方法需要采用大量乘法器以完成乘、加和求模运算，而存在计算量较 大、效率较低的问题。在本发明的实施例中，提供了 一种用于长期演进的Turbo编码方法，包括以下步 骤对输入信号Ci进行编码，得到Turbo编码器的第一路输出信号和第二路输出信号，其中 i = 0，1，…，K-1，K 为输入信号序列长度；由II (i+1) =mod((n (i)+m0d(MK)+m0d(h2( K)Xi，K))，K))，K)求得序列II (i)，其中，从函数表中根据K检索、(K) ^P h2(K),n (0)为 预设值；计算内部交织输出信号c' izcmud^c' 1进行编码，得到Turbo编码器的第 三路输出信号。
在本发明的另一实施例中，还提供了一种用于长期演进的Turbo编码器，包括第 一成员编码模块，用于对输入信号Ci进行编码，得到Turbo编码器的第一路输出信号和第 二路输出信号，其中i =0，1，…，K-1，K为输入信号序列长度；内部交织模块，用于对输入 信号Ci进行交织，得到内部交织模块的输出信号c' i，内部交织模块具体包括递推单元， 用于由II (i+1) =mod((n (i) +mod((h: (K) +mod(h2 (K) X i, K)), K)), K)求得序列II (i)， 其中，h^K)通过从函数表中根据K检索得到，II (0)为预设值；计算单元，用于计 算c' izc^)；第二成员编码模块，用于对c' 1进行编码，得到Turbo编码器的第三路输 出信号。因为采用递推方法进行码内交织，故Turbo编码方法中仅使用加法器即可，所以 克服了相关技术中Turbo编码方法需要采用大量乘法器以完成乘、加和求模运算，而存在 计算量较大、效率较低的问题，进而简化了硬件实现结构，减小了 Turbo编码的计算量，提 高了 Turbo编码效率。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1示出了相关技术中1/3速率Turbo编码器的结构图；图2示出了根据本发明一个实施例的Turbo编码方法的流程图；图3示出了根据本发明另一实施例的Turbo编码方法的递推示意图；图4示出了根据本发明另一实施例的Turbo编码器的结构图；图5示出了根据本发明另一实施例的内部交织模块的结构图；图6示出了根据本发明另一实施例的Turbo编码过程的时序图。
具体实施例方式下面将参考附图并结合实施例，来详细说明本发明。图2示出了根据本发明一个实施例的用于长期演进的Turbo编码方法的流程图， 该方法包括以下步骤步骤S10，对输入信号Ci进行编码，得到Turbo编码器的第一路输出信号和第二路 输出信号，其中i = 0，1，…，K-l，K为输入信号序列长度；步骤S20，由II (i+1) = mod (( II (i) +mod ((h: (K) +mod (h2 (K) X i, K)), K)), K)求 得序列n (i)，其中，从函数表中根据K检索hi(K) ^Ph2(K),n (0)为预设值；步骤S30，计算内部交织输出信号c' iZCna);步骤S40，对c',进行编码，得到Turbo编码器的第三路输出信号。本实施例通过采用递推函数来得到序列II (i)，进而得到内部交织输出信号c' i =c n⑴，以完成Turbo编码的内部交织过程，再通过对c ‘ i进行编码，得到Turbo编码器的 第三路输出信号，加上对输入信号Ci进行编码得到的第一路输出信号和第二路输出信号， 完成了 Turbo编码。由于递推方法进使用加法器即可实现，所以本实施例克服了相关技术 中Turbo编码方法需要采用乘法器以完成大量乘、加和求模运算，而存在计算量较大、效率 较低的问题，进而减小了 Turbo编码的计算量，提高了 Turbo编码效率。
优选地，该Turbo编码方法还包括预先建立函数表的步骤计算hjK)= mocKf^f^K) ^P h2 (K) =1110(1(24，1()，其中参数^2与1(的映射关系预存于参数表中。前述表1示出了参数f\和f2与K的映射关系，可得到参数和f2可由K值唯一 确定。根据表1建立参数表。结合上述(5)式，当i = k时，有n (k) = mocKfiXk+^Xk2, K), (6)当i = k+1时，经过如下推导过程n (k+1) = modX (k+1) +f2X (k+1)2, K)= mod (X k+f\+f2 X k2+2f2 X k+f2)，K)= mod((modXk+f2Xk2，K) +mod{fx+f2, K) +mod(2f2Xk，K))，K)，= mod (( II (k)+mod (fi+f^ K)+mod(2f2Xk, K)), K)= mod(( II (k) +mod((mod{fx+f2, K) +mod(2f2Xk，K))，K))，K)= mod(( II (k) +mod((mod{fx+f2, K) +mod(mod(2f2, K) Xk，K))，K))，K)可得n (k+i)与(n (k)的递推关系如下n (k+1) = mod (( n (k)+mod ((mod (f\+f2，K)+mod (mod (2f2，K) X k，K))，K))，K)。 (7)(7)式中的mocKfi+f^，K)和mod(2f2，K)均可视为以K为变量的函数，令、(K)= mocKfi+f^ K)，h2 (K) = mod(2f2, K)，此时，由(7)式可得到II (k+1) = mod (( II (k) +mod ((h: (K) +mod (h2 (K) X k，K))，K))，K)。(8)同时由于K的可能取值为已知，所以可预先建立函数表，在该函数表中记录K的多 个可能取值对应的h (K) = mocK^+f^K) ^P h2 (K) = mod(2f2,K)函数值，而h2OOXk可采 用加法器累加即可得到，无需使用乘法器。这样一来，根据K值直接检索函数表，即可得到 当前K值的hi (K)和柳函数值，再结合初值n (0) =0，即得到n (1)，同理可得n⑵，
n (3)，......，n (K-1)。本实施例仅利用加法器即可实现递推过程，以求得n (i)，i =
0,1, ...，K-1。例如当K = 40，II (0) = 0时，由参数表可查询得到= 3，f2 = 10，故f\+f2 = 13，2f2 = 20，进而可递推得到n (0) = 0n (1) = mod (( n (0)+mod ((13+20 X 0)，40))，40) = 13II (2) = mod (( II (1) +mod ((13+20 X 1)，40))，40) = 6II (3) = mod (( II (2)+mod ((13+20 X 2)，40))，40) = 19优选地，预先在BRAM中保存其他取值的初值。在Turbo码的内交织中，初值一般 从o开始递推，即n (o) =o，但考虑到以后的解码实现的方便，也可根据初值的不同而把其 他取值的初值预存在BRAM中。图3示出了根据本发明另一实施例的Turbo编码方法的递推示意图，该递推过程 基于式(8)，首先将2f2进行累加得到A，计算该累加值和K的差值B，通过判断B的符号位 来选择输出A或者B ；然后将选择的值分别和mocKfi+f^，K) .mocKf^f^ K)_K的值相加得到 C和D，通过判断D的符号位来决定E的值是选择输出C或者D ；最后将E的值进行累加得到F，且计算进行累加后的值减去K的值G，通过判断G的符号位来决定输出的值是选择输 出F或者G。图4示出了根据本发明另一实施例的用于长期演进的Turbo编码器的结构图，包 括第一成员编码模块10，用于对输入信号Ci进行编码，得到Turbo编码器的第一路 输出信号和第二路输出信号，其中i = 0，1，…，K-l，K为输入信号序列长度；内部交织模块20，用于对输入信号^进行交织，得到内部交织模块的输出信号 c' ”内部交织模块具体包括递推单元201，用于由II (i+1) =mod((n (i)+mod((h1(K)+m od (h2 (K) X i，K))，K))，K)求得序列II (i)，其中，h (K)和h2 (K)通过从函数表中根据K检索 得到，II (0)为预设值；计算单元(TurbO_interleaver_cal)202，用于计算 c' t = cn(i)；第二成员编码模块30，用于对c' i进行编码，得到Turbo编码器的第三路输出信 号。本实施例首先通过采用第一成员编码模块10对输入信号Ci进行编码得到Turbo 编码器的第一路输出信号和第二路输出信号，然后通过采用内部交织模块20中的递推单 元201由递推公式得到序列n (i)，再通过采用内部交织模块20中的计算单元202根据 11(1)和(^计算(3' 1 = (11 ，得到内部交织输出信号^ p其中计算单元202为Turbo 编码器的核心单元，最后通过采用第二成员编码模块30对c' i进行编码，进而得到Turbo 编码器的第三路输出信号。由于递推方法进使用加法器即可实现，所以本实施例克服了相 关技术中Turbo编码方法需要采用乘法器以完成大量乘、加和求模运算，而存在计算量较 大、效率较低的问题，进而简化了硬件实现结构，减小了 Turbo编码的计算量，提高了 Turbo 编码效率。优选地，该Turbo编码器中的内部交织模块20还包括外部控制单元203，用于向递 推单元201提供K值。本实施例中采用外部控制单元203给出输入信号序列长度K的当前值。由于外部 控制单元可通过接口与外设连接，故使得K值的获取方式更加灵活。优选地，在该Turbo编码器中，外部控制单元203还用于输出内部交织模块的启动 信号rfd。本实施例中采用外部控制单元向内部交织模块输出启动信号，该启动信号可为脉 冲信号。由易于与外设连接的外部控制单元来控制内部交织模块的启动，使得内部交织模 块的启动方式更为灵活，比如利用外设来触发启动，或利用人工干预的方式来强制启动等。图5示出了根据本发明另一实施例的内部交织模块的结构图，该Turbo编码器中 的内部交织模块20还包括内部控制单元(TurbO_interleaver_Ctrl)204，用于控制内部交 织模块的交织过程的开始和结束。本实施例中的内部控制单元204产生控制信号对交织过程的开始和结束进行 控制，比如可利用启动脉冲信号rfd产生如下的控制信号时序信号、交织状态使能信号 state_interleaver和交织计数器interleaver_cnt，以完成对交织过程的开始的控制。计 算单元202根据时序信号的要求完成递推运算，得到交织后数据的读地址信号和读使能信 号。本实施例的技术方案使得交织过程进行得更加有序。优选地，该Turbo编码器中的内部控制单元204，还用于在交织过程结束时，将c' i送至第二成员编码模块进行编码。本实施例中的内部控制单元在交织过程结束，即计算单元202完成计算时，产生 输出地址数据使能信号y_mem_en和输出地址结束信号y_addr_gen_done，以指示计算结 束，并利用信号延迟产生交织后地址的输出使能信号，将计算结果c' i送至第二成员编码 模块30的数据存储器参与交织后的Turbo编码。由内部控制模块统一向第二成员编码模 块30输出交织计算结果，使得Turbo编码更加有序，降低了故障率。如图5所示，该Turbo编码器中的内部交织模块20还包括函数表单元205，用于 存储K多个取值的、(K) = mocK^+f^K) ^P h2(K) =mod(2f2,K)函数表，其中，f\、f2为参 数；参数表单元，用于存储f\、f2与K的映射关系。本实施例中利用函数表单元205存储K多个取值的、(K) = mod(f\+f2，K)和h2⑷ = mod(2f2,K)函数表，并利用参数表单元，存储1、4与1(的映射关系。这样做，便于递推 单元 201 对、 ) = mocKfi+f^K) ^P h2 (K) =mod(2f2，K)函数值进行检索。例如，fl_add_f2_mod_kmem 为函数 hjK) = mod(f\+f2，K)的数据存储器，为单口 ROM,由表1可知，f\+f2的最大值的位宽为lObits，故将其位宽定义为10，深度由表1中K 的取值个数188决定。计算、⑷=mocKf^f^ K)的函数值并预先存储在fl_ad_f2_mod_ k mem2051 中。类似地，函数 h2(K) = mod(2f2, K)的数据存储器 twof2_mod_kmem 2052 的 位宽定义为llbits，深度为188。如图5所示，该Turbo编码器的计算单元202具体包括读地址计算子单元2021， 用于计算对Ci进行读取的读地址；输入信号乒子单元2022和输入信号乓子单元2023，用于 根据读地址对输入信号(^进行乒乓操作，得到c' ”本实施例中首先采用读地址计算子单 元2021计算得到对存储在输入信号乒子单元2022和输入信号乓子单元2023中的Ci进行 读取的读地址，然后采用输入信号乒子单元2022和输入信号乓子单元2023根据计算得到 的读地址对输入信号Ci进行乒乓读取操作，得到c' i。输入信号乒子单元2022和输入信号乓子单元2023中存储有Ci，i = 0，1，…，K_l，
读地址计算子单元2021计算得到的读地址依次对应于c n (。)，c n⑴，c n⑵，......，c n (k_D，
即得到内部交织模块的输出信号C' C c' 2，......, c' 依次为cnw，cn⑴，
c n (2)，......，c n (K-i)o输入信号乒子单元为Turbo编码过程中采用乒乓操作进行数据存储中的一个，其 存储的为输入信号，为双口的同步RAM。该双口 RAM由a 口写入，b 口读出，a、b 口的位宽均 为lbit，深度为LTE Turbo编码中规定的最大码块长度6144，即K的最大值。同理，因为是 乒乓操作，输入信号乓子单元和输入信号乒子单元结构完全一样。这样做，实现了对输入信 号的无缝缓冲与处理，节约了输入信号的缓冲区空间。如图5所示，在该Turbo编码器中，递推单元201具体包括读取子单元2011，用 于从函数表中根据K检索并读取、(K)函数值；递推求解子单元2012，用于根据 n ⑶丄丨⑷ ^P h2 (K)函数值以及n (i+l) =mod((n (i)+mod(MK)+mod(h200 Xk，K))， K))，K)求得n (i)。本实施例中的读取子单元2011产生函数表单元的读地址和读使能，实现从函数 表中根据K检索并读取、(K) ^P h2(K)函数值，并送入内交织计算模块进行运算，还采用递 推求解子单元根据n (0)、比00 ^p h2(K)函数值以及n (i+l) =mod((n⑴+mod((h1(K) +mod(h2(K)Xk, K))，K))，K)求得II (i)。这样直接读取常用函数值h (K)和、⑷，并采用 递推公式的方案加快了 Turbo编码速度，提高了 Turbo编码效率。本发明上述的实施例的Turbo编码器结构清晰，采用通用的低成本电路器件即可 实现，能够大幅度提高LTE Turbo编码器的内部交织模块性能，内交织频率可达到260MHz， 而且实现方式简单，可灵活地应用于LTE基带处理中，以低成本实现高效率的Turbo编码。下面结合图5来详细说明本发明的另一实施例，该实施例为LTE基站的数字基带 处理系统芯片项目，其中在下行比特级处理模块中K = 5056。本实施例将包含大量乘、加和 求模运算的复杂的Turbo编码内交织过程转化为简单的加法和减法递推的交织过程。支持 的码块大小K介于40和6144之间。具体工作步骤如下步骤一，根据启动信号和码块大小K = 5056，读取子单元进行运算产生函数表的 读地址为170和读使能信号，得到函数值fl_add_f2_mod_k = 197和two_f2_mod_k = 316 ；步骤二，由启动信号和码块大小K = 5056，内部控制单元产生有效周期为5056的 输出使能信号y_mem_en、内交织计算使能信号statejnterleaver和交织地址输出结束信 号y_addr_gen_done等控制信号；步骤三，将函数值f l_add_f2_mod_k和two_f2_mod_k，以及上述控制信号送入计 算单元进行计算，具体包括以下几步第一步，递推的过程中首先计算tW0_f2_m0d_k进行累加的值，得到结果templ_ tW0_f2_m0d_k，累加的结果不能超过码块大小5056，如果大于5056则要减去5056求余；第二步，然后用累加的结果加上fl_add_f2的值得到结果templ_tW0_f2_m0d_k_ add_fl_add_f2,同样该结果不能超过码块大小5056，如果大于5056则要减去5056求余；第三步，将第二步计算结果值和其减去5056的值通过一拍保存下来；最后将第三 步产生的值和输出原始地址(因为从0开始累加，所以初始地址为0)进行累加，得到我们 想要的交织后的地址，同样，该结果不能超过码块大小5056，如果大于5056则要减去5056 求余，该实施例采用pipeline进行运算每个节拍产生一个，整个计算过程需要5056+6个时 钟周期，图6示出了该过程的时序图；步骤四，将步骤三中的交织地址y_addr和输出使能y_mem_en作为码块数据mem 的读地址信号和读使能信号，读出交织后的码块数据。在该实施例中，为加快数据的吞吐 量，数据存储采用乒乓结构，取哪个mem中的值由码块号来确定。具体可以操作机制由外围 控制电路决定；步骤五，伴随着最后一个读地址的产生和y_addr_gen_d0ne信号的产生，该实施 例结束。从以上的描述中，可以看出，本发明上述的实施例简化了硬件实现结构，减小了 Turbo编码的计算量，提高了 Turbo编码效率。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储 在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们 中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的 硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种用于长期演进的Turbo编码方法，其特征在于，包括以下步骤对输入信号ci进行编码，得到Turbo编码器的第一路输出信号和第二路输出信号，其中i＝0，1，…，K 1，K为输入信号序列长度；由∏(i+1)＝mod((∏(i)+mod((h1(K)+mod(h2(K)×i，K))，K))，K)求得序列∏(i)，其中，从函数表中根据K检索h1(K)和h2(K)，∏(0)为预设值；计算内部交织输出信号c′i＝c∏(i)；对c′i进行编码，得到所述Turbo编码器的第三路输出信号。
2.根据权利要求1所述的Turbo编码方法，其特征在于，还包括预先建立所述函数表的 步骤计算比(K) =mod(f1+f2,K) ^P h2(K) =1110(1(24，1()，其中参数4、4与1(的映射关系 预存于参数表中。
3.一种用于长期演进的Turbo编码器，其特征在于，包括第一成员编码模块，用于对输入信号Ci进行编码，得到所述Turbo编码器的第一路输 出信号和第二路输出信号，其中i = 0，1，…，K-l，K为输入信号序列长度；内部交织模块，用于对所述输入信号Ci进行交织，得到所述内部交织模块的输出信号 c' ”所述内部交织模块具体包括递推单元，用于由II (i+1) = mod(( n (i) +mod((h: (K) +mod(h2(K) X i, K)), K)), K) 得序列II⑴，其中，hjK)和hjK)通过从函数表中根据K检索得到，II (0)为预设值； 计算单元，用于计算c' ^cna,；第二成员编码模块，用于对c ‘ i进行编码，得到所述Turbo编码器的第三路输出信号。
4.根据权利要求3所述的Turbo编码器，其特征在于，所述内部交织模块还包括外部控 制单元，用于向所述递推单元提供K值。
5.根据权利要求4所述的Turbo编码器，其特征在于，所述外部控制单元，还用于输出 所述内部交织模块的启动信号。
6.根据权利要求3所述的Turbo编码器，其特征在于，所述内部交织模块还包括内部控 制单元，用于控制所述内部交织模块中交织过程的开始和结束。
7.根据权利要求6所述的Turbo编码器，其特征在于，所述内部控制单元，还用于在所 述交织过程结束时，将c' i送至所述第二成员编码模块进行编码。
8.根据权利要求3所述的Turbo编码器，其特征在于，所述内部交织模块还包括函数表单元，用于存储K多个取值的MK) = mocKf^, K)和h2(K) = mod(2f2, K)函 数表，其中，^2为参数；参数表单元，用于存储f\、f2与K的映射关系。
9.根据权利要求3所述的Turbo编码器，其特征在于，所述计算单元具体包括 读地址计算子单元，用于计算对Ci进行读取的读地址；输入信号乒子单元和输入信号乓子单元，用于根据所述读地址对所述输入信号Ci进行 乒乓读取操作，得到c' it)
10.根据权利要求3所述的Turbo编码器，其特征在于，所述递推单元具体包括 读取子单元，用于从函数表中根据K检索并读取、(K)函数值；递推求解子单元，用于根据n (0)、hjK)和hjK)函数值以及n (i+1) =mod((n (i) + mod ((h: (K) +mod (h2 (K) X k，K))，K))，K)求得II (i)。
全文摘要
本发明提供了一种用于长期演进的Turbo编码方法，包括以下步骤对输入信号ci进行编码，得到Turbo编码器的第一路输出信号和第二路输出信号，其中i＝0，1，…，K-1，K为输入信号序列长度；由∏(i+1)＝mod((∏(i)+mod((h1(K)+mod(h2(K)×i，K))，K))，K)求得序列∏(i)，其中，从函数表中根据K检索h1(K)和h2(K)，∏(0)为预设值；计算内部交织输出信号c′i＝c∏(i)；对c′i进行编码，得到Turbo编码器的第三路输出信号。本发明采用纯加法器电路克服了相关技术中Turbo编码内交织实现的传统方法需要采用大量乘法器以完成乘、加和求模运算，而存在计算量较大、效率较低的问题，进而简化了硬件实现结构，减小了Turbo编码的计算量，提高了Turbo编码效率。
文档编号H03M13/27GK101924566SQ200910149018
公开日2010年12月22日 申请日期2009年6月11日 优先权日2009年6月11日
发明者邱伟 申请人:中兴通讯股份有限公司