专利名称：数字下变频、滤波抽取的方法和装置的制作方法
技术领域：
本发明涉及信号与信息处理领域，特别涉及一种数字下变频、滤波抽取 的方法和装置。
背景技术：
众所周知，信号与信息处理技术是近几十年来信息科学中发展最为迅速 的学科之一，它推动着无线通讯技术迅猛发展。如何提高信号处理的运算精 度与速度， 一直是该信息科学中的重要课题，目前的主流思路是将模数
(A/D， Analog/Digital)和数模(D/A， Digital / Analog )转换器尽量靠近天 线，构造通用硬件平台。由于受到目前硬件发展水平的限制，直接从射频采 样还具有一定的困难，目前首选方案是在中频部分对^^莫拟信号进行数字化。 由于中频部分的釆样速率比较高，而实际包含信息的基带信号的带宽往往比 较窄，因此需要先进行数字下变频，完成频i普搬移及数据速率的抽样，再进 行后继处理。
为了实现下变频处理，现有技术提供了以下方案
第一种方案提供的数字下变频器，利用输入端接收中频数字信号；利用 混频电路对对中频数字信号进行混频处理，得到混频处理的信号；利用抽取 电路，根据中频数字信号的特性而选取的因数，对混频处理的信号进行抽取 处理，得到抽取处理的信号；利用调节电路对抽取处理的信号进行调节处理， 得到调节处理的信号；利用内插电路增加调节处理的信号内的样本数量；利 用第二混频电路以内插电路处理后信号调制载波。
第二种方案提供的数字下变频器在信号输入端和信号输出端之间具有
N个独立的运算支路，每个运算支路均包括顺次连接的一个抽取因子为N 的抽取电3各、 一个才艮据N相凄t字混频电^各构建的多相分支混频电^各及一个 根据N相数字滤波电路的H(z)表达式构建的多相分支滤波电路，各运算支路的抽取电路的输入端与信号输入端耦合，各运算支i 各的分支滤波电路的输 出通过加法电路相加后输出到该信号输出端，第i运算支路相对于输入信号
具有i-l个时钟周期延时，所述N、 i均为自然数，1S^N。
在第一种和第二种方案中，由于该数字下变频器的流水线等级多，导致
运算复杂度高，精度低，实时性差和稳定性差。
发明内容
本发明所要解决的技术问题是提供一种数字下变频、滤波抽取的方法 和装置，以解决现有技术运算复杂度高、稳定性差，以及运算精度低、实时 性差的问题。
为了解决上述问题，本发明提供了一种数字下变频、滤波抽取的方法 和装置，具体的技术方案如下
一种数字下变频的方法，包括
接收中频数字信号，对所述接收中频数字信号进行多相分解因子 为n的多相分解处理，得到n路多相分解处理的信号并输出；
接收所述n路多相分解处理的信号，对每一路多相分解处理的信 号进行混频处理，得到n路混频处理的信号并输出；
接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理 的信号进行滤波抽取处理，得到n/m路数字下变频信号；
其中，m、 n、 n/m为不为零的自然数，m^n。
一种滤波抽耳又的方法，包括
接收n路混频处理的信号X^，根据7'行"列的前加矩阵^ 对输入信号 Z^进行前加矩阵运算，得到_/行1列的前加矩阵运算的信号S^ ,所述n路 混频处理的信号J^,为n行1列的矩阵形式；
对前加矩阵运算的信号《w进行滤波处理，得到/行1列的滤波处理的信
号 ；
根据"/ W行j'列的后加矩阵5( /mw对滤波处理的信号f//xl进行后加矩阵 运算，得到"/附行1列的后加矩阵运算的信号^,一，将后加矩阵运算的信
号^^作为数字下变频信号；其中，m、 n、 n/m为不为零的自然数，m^n， j^n。 一种数字下变频器，包括
多相分解电路，用于接收中频数字信号，对所述接收中频数字信号进行 多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；
混频电路，用于接收所述n路多相分解处理的信号，对每一路多相分解 处理的信号进行混频处理，得到n路混频处理的信号并输出；
滤波抽取电路，用于接收所述n路混频处理的信号，根据抽取因子m 对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；
其中，m、 n、 n/m为不为零的自然数，m^n。
一种滤波器，包括
前加矩阵运算单元，用于接收n路混频处理的信号X^，根据y行"列的 前加矩阵《"对输入信号J^,进行前加矩阵运算，得到y行1列的前加矩阵运 算的信号S- ，所述n路混频处理的信号JS^为"行1列的矩阵形式；
子滤波单元，用于对前加矩阵运算的信号&,进行滤波处理，得到j'行l 列的滤波处理的信号f/^;
前加矩阵运算单元，用于根据"/ w行列的后加矩阵&/m)x7对滤波处理
的信号[/y>d进行后加矩阵运算,得到"/m行1列的后加矩阵运算的信号^/m)xl ,
将后加矩阵运算的信号^,一作为数字下变频信号；
其中，m、 n、 n/m为不为零的自然数，m至n， j^n。 本发明提供的技术方案通过对信号进行多相分解处理，降低了对硬件处 理器性能的要求及功耗；利用滤波抽取电路将混频处理的信号中待保留的输 出支路信号进行运算，对待抽取的输出支路信号丟弃，得到数字下变频信号， 从而减少了流水线等级，降低了运算复杂度，提高了处理器稳定性，同时， 有效提高了运算精度和运算实时性。
图1是本发明实施例提供的并行度为2的滤波抽取电路结构图2是本发明实施例提供的并行度为2的另一种滤波抽取电路结构图3是本发明实施例提供的并行度为4的滤波抽取电路结构图4是本发明实施例提供的数字下变频的方法的流程图；图5是本发明实施例提供的数字下变频器的结构图6是本发明实施例提供的数字下变频器的电路结构图7是本发明实施例提供的另 一种数字下变频器的电路结构图8是本发明实施例提供的一种滤波器的结构图。
具体实施例方式
本发明的核心思想在于通过对信号进行多相分解处理，降低了对硬件 处理器性能的要求及功耗；利用滤波抽取电路将混频处理的信号中待保留的 输出支路信号进行运算，对待抽取的输出支路信号丟弃，从而得到数字下变 频信号，减少了流水线等级，降低了运算复杂度，提高了处理器稳定性，同 时，有效提高了运算精度和运算实时性。
下面结合附图及优选实施方式对本发明技术方案进行详细说明。 为了实现本发明的发明目的，本发明设计了一种滤波抽取电路，该滤波
抽取电路的输入输出方程式可以写成《 =丑(—xAx,^Ax,形式，其中 表示滤波抽取电路输出信号，是将滤波抽取后得到的信号写成的Ww行1列 的矩阵形式；X^为滤波抽取电路的输入信号，可以写成"行1列的矩阵形
式；《"为y行"列的前加矩阵，对输入信号^^进行前加矩阵运算4z^， 也就是将^"的每一行与Ji^进行点积运算，得到_/行1列的子滤波单元输入 信号，记为^1; /fw表示子滤波单元，是对前加矩阵运算的输出信号^进 行滤波处理，也就是将每一行输入到对应行的子滤波系统滤波处理，得到y 行i列的滤波处理的信号，记为t/^; ^,—,为"/w行y列的后加矩阵，根据
后加矩阵对滤波处理的信号f7-进行后加矩阵运算，也就是将^^^的每一行
与"^进行点积运算，得到"/m行l列的滤波抽取电路的输出信号^一。这
里,"、m和w/w均为不为零的自然H， 4尤选i也，m^n， 7'^"。
例并不构成对本发明保护范围的限制。
设某一滤波器系统单位冲击响应h按照分解因子为2分解为&o)和 W")，且满足,0SA:^(iV-1)/2, N为不为零的自然数
(1)
将待处理信号;c(")用同样的方法分解为 fx0(") = {x(2"}
h(")—;c(2A: + l》
，0SA:S(iV-l)/2 ， N为不为零的自然凝
(2)
将处理结果;K")用同样的方法分解为
,0《A《(iV-l)/2， N为不为零的自然数
(3)
如果和W")的Z变换分别记成//。和i/, ， x。(")和x,(")的Z变换分别
记成x。和A， y。(")和x(")的z变换分别记成y。和i;，则滤波器输入输出方
程可以写为
jY。=仏Z。 +Z-2i/jZ!
"=i^X! + i^X。 = (//。 + /^)(I。 +义1) _仏Z。 -
将式(4)写成矩阵形式，可以得到滤波器的输入输出方程
(4)<formula>formula see original document page 9</formula>根据式(5)，如果抽取滤波电路仅保留了r。支路，则对应的输入输出 方程为
_ H。 __1 o画
70=[10 z-卞ag1 1
-0 、
=[1 2-2 ]
匿l o画
10 1—人
式(6)中的前加矩阵为
1 0 0 1
，子滤波单元为&ag
仏
(6)
,后加矩阵为
1 z-2],根据式(6)，可以得到并行度为2的滤波抽取电路结构，如图1 所示。
根据式(5)，如果抽取滤波电路仅保留了 K支路，则对应的输入输出 方程为<formula>formula see original document page 10</formula>
，子滤波单元为&ag
仏
后加矩阵
为[-l1 -1]。根据式(7)，可以得到并行度为2的滤波抽取电路结构， 如图2所示。
需要注意的是，为了更好说明滤波抽取电路结构，此处分解因子与抽取 因子都是2，故式(6)和式(7)可能不是最简式，在最简式情况下，前加 矩阵和后加矩阵可能为单位矩阵。
用同样方法，可以得到任意并行度的滤波抽取电路结构。例如，若将滤
波抽取电路待处理信号分解为多相输入形式{x(4A:)， x(4A: +1)， ;c(4A: + 2), x(4A: + 3)}， 同时，将滤波器的系统单位冲击响应系数h进行多相分解 (//(4",/i(4/t + l),/ (4A; + 2),/ (4)fc + 3)) ， 4夸y(4k)禾口 y(4k+2)两个支^各丟弃，贝^寻到并 行度为4的滤波抽取电路结构如图3所示。
本发明的一个实施例提供了一种数字下变频的方法，如图4所示，包括
401，接收中频数字信号，对接收中频数字信号进行多相分解因子 为n的多相分解处理，得到n路多相分解处理的信号并输出；
402， ^接收ni 各多相分解处理的信号，对每一i 各多相分解处理的信号进 行混频处理，得到n路混频处理的信号并输出；
403,接收n路混频处理的信号，根据抽取因子m对所述n路混频处理 的信号进行滤波抽取处理，得到n/m路数字下变频信号；其中，m、 n、 n/m 为不为零的自然数，m^n。
进一步地，根据抽取因子m对所述n路混频处理的信号进行滤波抽取 处理得到n/m路数字下变频信号的步骤包括
根据y'行"列的前加矩阵j，对n路混频处理的信号JT xl进行前加矩阵运算，得到y行l列的前加矩阵运算的信号S-,该n路混频处理的信号X^为 /7行1列的矩阵形式，j为不为零的自然数；
对前加矩阵运算的信号S-进行滤波处理，得到/行1列的滤波处理的信
号 ；
根据"/ m行y列的后加矩阵&/mW对滤波处理的信号进行后加矩阵
运算，得到"/m行1列的后加矩阵运算的信号！^—,将后加矩阵运算的信
号^咖作为数字下变频信号。
下面结合图5所示的数字下变频器结构图对第一个实施例进行详细的
描述，但该示例并不构成对本发明保护范围的限制。在图5中，该下变频器
包括多相分解电路、混频电路和滤波抽取电路。具体地，
假设输入的中频数字信号为x(n),多相分解因子为n-2。根据系统的 信噪比要求及现场可编程门阵列(FPGA， Field-Programmable Gate Array) 芯片的处理能力确定抽取因子m=2,需确保满足乃奎斯特采样定理即可。
多相分解电路对输入的信号x(n)进行多相分解处理后，得到2路多 相分解处理后的信号<formula>formula see original document page 11</formula>在本示例中，多相分解因子为2只是为了描述简单之用，实际应用中， 可以利用多相分解电路进行分解因子为任意不为零的自然数的多相分解处理。
混频电路是通过本振信号与多相分解电路输出的信号相乘实现混频处
理。如果多相分解电路进行了分解因子为n的多相分解，则混频电路各支路
的本振信号也要进行分解因子为n的多相分解。由于多相分解电路的多相分
解因子11=2,相应地，混频电路包括2个混频分支电路，其中，混频电路的
第一分支电路接收第一路信号,。(")=x(2"),混频电路的第二分支电路接收第
二路信号^(")-x(2w + l)。假设待处理中频数字信号的中心频率为fc,采样频
率为fs，则I路的2路本振信号为<formula>formula see original document page 11</formula> Q路的2路本振信号为^0(") = cos(2".27r/c/y;)
则I路各支路的混频结果为
JAo (") = /,。 (") ■ ,,o (") = x(2") sin(2" 2;r/c /力)
i (")=厶(") A, (") = x(2" +1) sin[(2" +1) 2;r, / ,]
Q路各支路的混频结果为
ke。(")=义。(")■人o (") = x(2") ■ cos(2" 2;r/c / 乂)
I & (") =(") Ai (") = x(2" + D c。s[(2" + D'2;r, / ,]
(10)
(11)
(12)
滤波抽取电^各对混频的1^各信号和混频的Q^各信号进行滤波抽取处
理'
具体地，将混频的I路信号和混频的Q路信号分别输入到两个同样 的滤波抽取电路进行处理。下面结合公式(7)对应的硬件结构，说明 滤波抽取电^各的应用方法。
已经式(11 )混频处理的I路信号先进行前加矩阵运算，前加矩阵
1 0 1 1 0 1
的第 一 行表示进行运算1 + () (")，第二行表示运算
1.A。0) + i'&("卜Ao(") + (")，第三行表示运算o.^。(") + i前力口矩
阵运算结果再进入子滤波单元^"g
仏
0 +
仏+A
，即将前加矩阵运算得到的3路
信号分别通过//。、 //。+A和A子滤波器进行滤波处理，分别得到/7^。(")、 (仏、和三路滤波后的信号；子滤波单元输出信号再 进入后加矩阵卜l 1 -1],便得到了数字下变频后的输出信号为
-/^/0 (") + (i/0 + //, )O/0 (") + ("))-i/A! (") = (") + (") (13) 如果将式(12)的Q路混频后的信号输入该滤波抽取电路，该滤波抽 取电路输出为数字下变频信号，结果如下-//。 。(")+ (仏+^)(~。(") + ("))-仏^(") = (14 )
其中， 一个完整的数字下变频器的结构如图6所示，其中，多相分解电 路的多相分解因子为4,滤波抽取电路的并行度为2，抽取因子为2,输入 信号为x (4k),下变频信号为yqo, yqi, ym和yu。另一个完整的^t字下变频 器的结构如图7所示，其中，多相分解电路的多相分解因子为8,滤波抽取 电路的并行度为4，抽取因子为2，输入信号为x(4k)，下变频信号为yqo、 yqi、 yq2、 yq3以及yio、 yii、 yi2、 yi3。
基于与方法相同的发明构思，本发明实施例提供了一种数字下变频器， 如图5所示，包括
多相分解电路，用于接收中频数字信号，对接收中频数字信号进行多相 分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；
混频电路，用于接收所述n路多相分解处理的信号，对每一路多相分解 处理的信号进行混频处理，得到n路混频处理的信号并输出；
滤波抽取电路，用于接收所述n路混频处理的信号，根据抽取因子m 对所述n路混频处理的信号得到n/m路数字下变频信号；
其中，m、 n、 n/m为不为零的自然:数，m^n。
进一步地，该滤波抽取电路包括
前加矩阵运算单元，用于根据y'行w列的前加矩阵」,对n路混频处理的 信号Ji^进行前加矩阵运算，得到y'行1列的前加矩阵运算的信号S^，该n 路混频处理的信号X^为"行1列的矩阵形式7^n, j为不为零的自然数；
子滤波单元，用于对前加矩阵运算的信号S^进行滤波处理，得到y'行l 列的滤波处理的信号"^;
后加矩阵运算单元，用于根据w行列的前加矩阵对滤波处理 的信号f/,xl进行前加矩阵运算,得到"/w行1列的后加矩阵运算的信号l^/m>xl, 将后加矩阵运算的信号作为数字下变频信号。
基于与方法相同的发明构思，本发明实施例提供了一种滤波器，如图8 所示，包括前加矩阵运算单元，用于接收n路混频处理的信号X,M,根据/行n列的 前加矩阵^"对输入信号j^,进行前加矩阵运算，得到y行1列的前加矩阵运
算的信号&"该n路混频处理的信号X^为"行1列的矩阵形式；
子滤波单元，用于对前加矩阵运算的信号^进行滤波处理，得到y'行l
列的滤波处理的信号f/^;
前加矩阵运算单元，用于根据"/ w行y列的后加矩阵5(n/ ,w对滤波处理
的信号C/-进行后加矩阵运算，得到《/w行1列的后加矩阵运算的信号^/BOxl,
将后加矩阵运算的信号y( /m)xl作为数字下变频信号；
其中，m、 n、 n/m为不为零的自然数，m^n， j^n。 本发明提供的技术方案中，通过对信号进行多相分解处理，降低了对硬
件处理器性能的要求及功耗；利用滤波抽取电路将混频处理的信号中待保留
的输出支路信号进行运算，对待抽取的输出支路信号丟弃，得到数字下变频
信号，从而减少了流水线等级，降低了运算复杂度，提高了处理器稳定性，
同时，有效提高了运算精度和运算实时性。
本发明所述方案，并不仅仅限于说明书和实施方式中所列运用。对本发
明技术所属领域的普通技术人员来说，可根据本发明做出各种相应的改变和
变形，而所有这些相应的改变和变形都属于本发明权利要求的保护范围。
权利要求
1、一种数字下变频的方法，其特征在于，包括接收中频数字信号，对所述接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；接收所述n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出；接收所述n路混频处理的信号，根据抽取因子m对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；其中，m、n、n/m为不为零的自然数，m≥n。
2、如权利要求l所述的方法，其特征在于，所述根据抽取因子m对所 述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号，包 括根据y行"列的前加矩阵《"对n路混频处理的信号X^进行前加矩阵运 算，得到y行i列的前加矩阵运算的信号S一，所述n路混频处理的信号;^, 为w行l列的矩阵形式，j为不为零的自然数；对前加矩阵运算的信号s^进行滤波处理，得到y行1列的滤波处理的信根据"/m行y列的后加矩阵S—h对滤波处理的信号t7-进行后加矩阵运算，得到"/m行1列的后加矩阵运算的信号1^一，将后加矩阵运算的信 号作为所述数字下变频信号。
3、 一种滤波抽取的方法，其特征在于，包括接收n路混频处理的信号义^，根据J行n列的前加矩阵、"对输入信号 X^进行前加矩阵运算，得到/行1列的前加矩阵运算的信号,所述n路 混频处理的信号X^为"行1列的矩阵形式；对前加矩阵运算的信号^,进行滤波处理，得到；'行1列的滤波处理的信对滤波处理的信号进行后加矩阵 运算，得到"/附行1列的后加矩阵运算的信号^一，将后加矩阵运算的信号^,—作为数字下变频信号；其中，m、 n、 n/m为不为零的自然数，m^n， j^n。
4、 一种数字下变频器，其特征在于，包括多相分解电路，用于接收中频数字信号，对所述接收中频数字信号进行 多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；混频电路，用于接收所述n路多相分解处理的信号，对每一路多相分解 处理的信号进行混频处理，得到n路混频处理的信号并输出；滤波抽取电路，用于接收所述n路混频处理的信号，根据抽取因子m 对所述n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；其中，m、 n、 n/m为不为零的自然凄史，m^n。
5、 如权利要求4所述的数字下变频器，其特征在于，所述滤波抽取电 路包括前加矩阵运算单元，用于根据y行"列的前加矩阵^"对n路混频处理的 信号X^进行前加矩阵运算，得到j'行1列的前加矩阵运算的信号&,，所述 n路混频处理的信号;s^为"行1列的矩阵形式7' ^" , j为不为零的自然数；子滤波单元，用于对前加矩阵运算的信号S^进行滤波处理，得到y'行l 列的滤波处理的信号c/^;后加矩阵运算单元，用于根据"/m行7'列的前加矩阵A幽》对滤波处理的信号t/w进行前加矩阵运算，得到"/m行1列的后加矩阵运算的信号^,一 ， 将后加矩阵运算的信号" /m)xl作为数字下变频信号。
6、 一种滤波器，其特征在于，包括前加矩阵运算单元，用于接收n路混频处理的信号;^,,根据y行"列的 前加矩阵《"对输入信号X^进行前加矩阵运算，得到y行1列的前加矩阵运 算的信号S^，所述n路混频处理的信号Ji^为"行1列的矩阵形式；子滤波单元，用于对前加矩阵运算的信号S^进行滤波处理，得到/行l列的滤波处理的信号c/^;前加矩阵运算单元，用于根据W / W行7列的后加矩阵对滤波处理的信号f/^进行后加矩阵运算，得到"/附行l列的后加矩阵运算的信号^中，将后加矩阵运算的信号^中作为数字下变频信号；其中，m、 n、 n/m为不为零的自然数，m^n， j^n。
全文摘要
本发明提供了一种数字下变频、滤波抽取的方法和装置，属于信号与信息处理领域。该方法包括接收中频数字信号，对接收中频数字信号进行多相分解因子为n的多相分解处理，得到n路多相分解处理的信号并输出；接收n路多相分解处理的信号，对每一路多相分解处理的信号进行混频处理，得到n路混频处理的信号并输出；接收n路混频处理的信号，根据抽取因子m对n路混频处理的信号进行滤波抽取处理，得到n/m路数字下变频信号；其中，m、n、n/m为不为零的自然数，m≥n。该装置包括多相分解电路，混频电路和滤波抽取电路。本发明提供的方案降低了运算复杂度，提高了处理器稳定性，同时，有效提高了运算精度和运算实时性。
文档编号H03D7/16GK101621279SQ200910165648
公开日2010年1月6日 申请日期2009年8月12日 优先权日2009年8月12日
发明者刚 李 申请人:中兴通讯股份有限公司