专利名称：一种线性电压调节器的制作方法
技术领域：
本发明涉及电子技术领域，尤其涉及一种线性电压调节器。
背景技术：
线性电压调节器广泛用于便携式电子设备的电源供给，常规的线性电压调节器结构请参 阅图1所示，其核心电路由误差放大器、输出放大电路和频率补偿电路组成，其中频率补偿 电路由片外补偿电容Cp和串联电阻RESR组成。图l所示的线性电压调节器的工作原理是如果
负载RL发生变化使输出电压Vout降低，则输出电压Vout经过电阻Rl和R2分压后反馈到误差放 大器正端的电压也降低，由于参考电压Vref保持不变，因此误差放大器的输出电压降低，于 是通过功率P沟道金属氧化物半导体管(P-Channel Metal Oxide Semiconductor, PMOS) MP 的电流增加，从而使Vout升高，电路恢复平衡，输出电压稳定；反之，如果输出电压Vout升 高，则反馈到误差放大器正端的电压升高，误差放大器的输出电压升高，于是通过功率PMOS 管MP的电流减小，从而使Vout降低，电路恢复平衡。
图l所示的线性电压调节器，频率补偿电容Cp和串联电阻RESR产生一个零点，其频率如下
该零点用于抵消电路的极点，为电压调节器提供足够的相位裕度，使电路保持稳定。
图2所示的电路为误差放大器通常采用的两级放大器结构，如果采用该结构，则线性电 压调节器为三级放大器结构，这样为了保持电路的稳定性，需要补偿电容数目通常要多于三 个，补偿电路比较复杂。另外，补偿电容Cp的数值通常为^级，不能片上集成。
随着片上系统(system on chip, SoC)规模的不断增加以及便携式设备的迅猛发展， 可以全芯片集成的线性电压调节器受到人们越来越多的关注。但常规的线性电压调节器由于 上述缺点不能全芯片集成，因此不能适应片上系统规模的增加以及便携式设备的发展。
发明内容
为了解决现有的线性电压调节器中的误差放大器结构复杂以及线性电压调节器无法全芯 片集成的技术问题，本发明提供了一种无需片外补偿电容的线性电压调节器，其目的在于， 在不降低电路性能的情况下，简化线性电压调节器的结构，从而简化补偿电路，减少补偿电容的数目，降低补偿电容的数值，使线性电压调节器适合全芯片集成。 本发明提供了一种线性电压调节器，包括
误差放大器，其由一级折叠共源共栅放大器构成，用于比较参考电压Vref和结点NETF的 反馈电压，并产生第一输出电压；
输出放大电路，其包括功率PMOS管和分压电阻，所述功率PMOS管在所述第一输出电压的 作用下产生第二输出电压Vout，所述分压电阻根据所述第二输出电压Vout产生所述反馈电压
频率补偿电路，其包括压控电流源和补偿电容，用于接收所述反馈电压和所述第二输出 电压Vout，并产生与所述输出放大电路的极点相匹配的零点。 所述误差放大器包括
第一PMOS管Mpl，其栅极与第一偏置电压Vbl相连接，源极与电源电压VDD相连接； 第二PM0S管Mp2，其源极与所述第一PMOS管Mpl的漏极相连接，其栅极与所述结点NETF连
接；
第三PM0S管Mp3，其源极与所述第一PMOS管Mpl的漏极相连接，其栅极与参考电压Vref相 连接；
第四PM0S管Mp4，其源极与所述电源电压VDD相连接； 第五PM0S管Mp5，其源极与所述电源电压VDD相连接；
第六PM0S管Mp6，其源极与所述第四PM0S管Mp4的漏极相连接，其栅极与第四偏置电压 Vb4相连接，其漏极分别与所述第四PM0S管Mp4的栅极和所述第五PM0S管Mp5的栅极相连接；
第七PM0S管Mp7，其源极与所述第五PM0S管Mp5的漏极相连接，其栅极与所述第四偏置电 压Vb4相连接；
第一NMOS管Mnl，其源极接地，其栅极与第二偏置电压Vb2相连接，其漏极与所述第二 PM0S管Mp2的漏极相连接；
第二NM0S管Mn2，其源极接地，其栅极与所述第二偏置电压Vb2相连接，其漏极与所述第 三PM0S管Mp3的漏极相连接；
第三丽0S管Mn3，其源极与所述第一丽OS管Mnl的漏极相连接，栅极与第三偏置电压Vb3 相连接，其漏极与所述第六PM0S管Mp6的漏极相连接；
第四丽0S管Mn4，其源极与所述第二丽0S管Mn2的漏极相连接，其栅极与所述第三偏置电 压Vb3相连接，其漏极与所述第七PMOS管Mp7的漏极相连接；
所述第七PMOS管Mp7的漏极和所述第四NMOS管Mn4的漏极相连接，并产生所述误差放大器的第一输出电压，用于控制所述输出放大电路。 所述输出放大电路包括
第八PM0S管Mp8，其源极与所述电源电压VDD相连接，其栅极接收所述第一输出电压，其 漏极提供所述第二输出电压Vout;
第一电容C1，其一端与所述第二瑜出电压V0Ut相连接，另一端接地；
第一电阻R1，其一端与所述第二输出电压Vout相连接，另一端与所述第二PM0S管Mp2的 栅极相连接；
第二电阻R2，其一端与所述第一电阻R1相连接，另一端接地；
所述第一电阻R1和所述第二电阻R2相连接，形成反馈结点NETF，反馈到所述第二PMOS管 Mp2的栅极。
所述频率补偿电路包括
第五NMOS管Mn5，其栅极与所述第二偏置电压Vb2相连接，其源极接地； 第六NM0S管Mn6，其栅极与所述第二偏置电压Vb2相连接，其源极接地； 第七NM0S管Mn7，其栅极与所述第三偏置电压Vb3相连接，其源极与所述第五NM0S管Mn5 的漏极相连接；
第八NM0S管Mn8，其栅极与所述第三偏置电压Vb3相连接，其源极与所述第六NM0S管Mn6 的漏极相连接；
第九丽0S管Mn9，其栅极与所述第二输出电压Vout相连接，其源极与所述第八NMOS管
Mn8的漏极相连接；
第二电容C2，其一端与所述第八NM0S管Mn8的漏极相连接，另一端接地； 第九PMOS管Mp9，其栅极与第四偏置电压Vb4相连接，其漏极与所述第七NMOS管Mn7的漏
极相连接；
第十PMOS管MplO，其栅极与所述第四偏置电压Vb4相连接，其漏极与所述第九NMOS管 Mn9的漏极相连接；
第十一PMOS管Mpll，其栅极与所述第十PMOS管MplO的漏极相连接，漏极与所述第九 PMOS管Mp9的源极相连接，其源极与所述电源电压VDD相连接；
第十二PMOS管Mp12，其栅极与所述第十PMOS管MplO的漏极相连接，其漏极与所述第十 PMOS管Mp 10的源极相连接，其源极与所述电源电压VDD相连接。
所述第一偏置电压Vbl使所述第一PMOS管Mpl位于饱和区；所述第二偏置电压Vb2使所述 第一NMOS管Mnl、所述第二NMOS管Mn2、所述第五NMOS管Mn5以及所述第六NMOS管Mn6位于饱和区；所述第三偏置电压Vb3使所述第三NM0S管Mn3、所述第四NM0S管Mn4、所述第七NMOS管 Mn7以及所述第八NMOS管Mn8位于饱和区；所述第四偏置电压Vb4使所述第六PMOS管Mp6、所述 第七PMOS管Mp7 、所述第九PMOS管Mp9以及所述第十PMOS管Mp 1 O位于饱和区。
本发明具有以下有益效果本发明降低了线性电压调节器的复杂度，减少了频率补偿需 要的电容数目，并且补偿电容的数值小，使线性电压调节器适合全芯片集成。
图l是现有技术中常规线性电压调节器结构示意图； 图2是现有技术中常规线性电压调节器中误差放大器结构示意图3是本发明提供的无需片外补偿电容的线性电压调节器的电路示意图4是本发明没有频率补偿电路时输出节点的等效小信号负载；
图5是本发明有频率补偿电路时输出节点的等效小信号负载；
图6是本发明的环路增益示意图。
具体实施例方式
下面结合附图，对本发明做进一步的详细描述。
本发明提供的无需片外补偿电容的线性电压调节器的电路示意图，如图3所示，其包括
误差放大器、输出放大电路和频率补偿电路。
误差放大器，其由一级折叠共源共栅放大器构成，用于比较参考电压Vref和结点NETF的 反馈电压，产生控制电压；
输出放大电路，其包括功率PMOS管和两个分压电阻，功率PMOS管在所述控制电压的作用 下产生输出电压Vout，两个分压电阻产生所述反馈电压。输出节点有一个可片上集成的电容 ，用于改善本发明所述线性电压调节器的瞬态响应特性；
频率补偿电路，其包括压控电流源和补偿电容，产生零点，使电路稳定工作。
其中误差放大器包括
第一PMOS管Mpl，其栅极与偏置电压Vbl相连接，源极与电源电压VDD相连接； 第二PMOS管Mp2，其源极与所述第一PMOS管Mpl的漏极相连接；
第三PMOS管Mp3，其源极与所述第一PMOS管Mpl的漏极相连接，栅极与参考电压Vref相连
接；
第四PM0S管Mp4，其源极与电源电压VDD相连接； 第五PM0S管Mp5，其源极与电源电压VDD相连接；
第六PM0S管Mp6，其源极与所述第四PM0S管Mp4的漏极相连接，栅极与偏置电压Vb4相连接，漏极与所述第四PM0S管Mp4的栅极和所述第五PM0S管Mp5的栅极相连接；
第七PMOS管Mp7，其源极与所述第五PMOS管Mp5的漏极相连接，栅极与偏置电压Vb4相连
接；
第一N沟道金属氧化物半导体(N-Channel Metal Oxide Semiconductor, NMOS)管Mnl ，其源极接地，栅极与偏置电压Vb2相连接，漏极与所述第二PM0S管Mp2的漏极相连接；
第二NM0S管Mn2，其源极接地，栅极与偏置电压Vb2相连接，漏极与所述第三PM0S管Mp3 的漏极相连接；
第三丽0S管Mn3，其源极与所述第一丽OS管Mnl的漏极相连接，栅极与偏置电压Vb3相连 接，漏极与所述第六PM0S管Mp6的漏极相连接；
第四丽0S管Mn4，其源极与所述第二丽0S管Mn2的漏极相连接，栅极与偏置电压Vb3相连 接，漏极与所述第七PMOS管Mp7的漏极相连接；
所述第七PMOS管Mp7的漏极和第四NMOS管Mn4的漏极相连接产生所述误差放大器的输出电压。
其中输出放大电路包括
第八PMOS管Mp8，其源极与电源电压VDD相连接，栅极与所述误差放大器的输出电压相连 接，漏极提供输出电压Vout;
第一电容C1，其一端与所述输出电压Vout相连接，另一端接地；
第一电阻R1，其一端与所述输出电压Vout相连接，另一端与所述第二PMOS管Mp2的栅极 相连接；
第二电阻R2，其一端与所述第一电阻R1相连接，另一端接地；
所述第一电阻R1和第二电阻R2相连接，形成反馈结点NETF，反馈到所述第二PM0S管Mp2
的栅极；
其中频率补偿电路包括
第五NM0S管Mn5，其栅极与偏置电压Vb2相连接，源极接地； 第六NM0S管Mn6，其栅极与偏置电压Vb2相连接，源极接地；
第七NM0S管Mn7，其栅极与偏置电压Vb3相连接，源极与所述第五NM0S管Mn5的漏极相连
接；
第八NM0S管Mn8，其栅极与偏置电压Vb3相连接，源极与所述第六NM0S管Mn6的漏极相连
接；
第九丽OS管Mn9，其栅极与输出电压Vout相连接，源极与所述第八NMOS管Mn8的漏极相连第二电容C2，其一端与所述第八NM0S管Mn8的漏极相连接，另一端接地； 第九PM0S管Mp9，其栅极与偏置电压Vb4相连接，漏极与所述第七NM0S管Mn7的漏极相连
接；
第十PMOS管MplO，其栅极与偏置电压Vb4相连接，漏极与所述第九NMOS管Mn9的漏极相连
接；
第十一PMOS管Mpll，其栅极与所述第十PMOS管MplO的漏极相连接，漏极与所述第九 PMOS管Mp9的源极相连接，源极与电源电压VDD相连接；
第十二PMOS管Mp12，其栅极与所述第十PMOS管MplO的漏极相连接，漏极与所述第十 PMOS管Mp 10的源极相连接，源极与电源电压VDD相连接。
偏置电压Vbl、 Vb2、 Vb3和Vb4在取值时应保证本发明中M0S管处于饱和区。
与图l所示的常规的线性电压调节器不同，本发明提供的线性电压调节器的误差放大器 为一级折叠共源共栅放大器，这样本发明的线性电压调节器为两级放大器结构，可以降低频 率补偿电路的复杂度；本发明提供的线性电压调节器的频率补偿电路采用压控电流源结构， 所需要的补偿电容的数值小，非常适合全芯片集成。
下面分析本发明的频率补偿电路对环路特性的影响，本发明提供的无需片外补偿电容的 线性电压调节器，当去掉频率补偿电路时，输出节点Vout的小信号等效负载可以简化为图4 所示的电阻电容网络，其中rds为功率PMOS管的小信号电阻，则在Vout节点处的极点频率为
:/ 1
2tt[/^ 〃7 i〃(Al + A2)]*Cl (2)
当采用本发明的频率补偿电路时，由于其为压控电流源结构，输出节点Vout的小信号等
(3)
效负载可以简化为图5所示的网络，其中，压控电流i大小为:
式中C2为频率补偿电路中的电容，S"'w为复频率。根据图5所示的网络可以得到，采用
本发明的频率补偿电路后，产生一个零点，其频率为
<formula>formula see original document page 10</formula>
(4)该零点用于抵消电路的一个极点，使电路保持稳定。
图l中电容Cp的数值通常为^级，不能集成在芯片上。而本发明中电容C1的数值一般 为30pF到50pF，电容C2的值小于lpF，因此C1和C2都能集成在芯片上。
另外，本发明中误差放大器采用一级折叠共源共栅放大器结构，在简化频率补偿电路的 同时，可以保证线性电压调节器精度，图6给出了本发明的环路增益，可以看出本发明的环 路增益很高，这样就保证的本发明提供的线性电压调节器的高精度。
本发明中的误差放大器采用一级折叠共源共栅放大器，使得本发明所述的线性电压调节 器为两级放大器结构，有利于减少频率补偿需要的电容数目，简化补偿电路的复杂度；本发 明中补偿电路采用压控电流源结构，只需要一个补偿电容，并且电容数值小，非常适合全芯 片集成；本发明中误差放大器采用一级折叠共源共栅放大器，使得本发明提出的电压调节器 具有很好的电源抑制比特性。
本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下，还可以对 以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明，而是由权利要求 书的范围来确定的。
权利要求
1.一种线性电压调节器，其特征在于，包括误差放大器，其由一级折叠共源共栅放大器构成，用于比较参考电压(Vref)和结点(NETF)的反馈电压，并产生第一输出电压；输出放大电路，其包括功率PMOS管和分压电阻，所述功率PMOS管在所述第一输出电压的作用下产生第二输出电压(Vout)，所述分压电阻根据所述第二输出电压(Vout)产生所述反馈电压；频率补偿电路，其包括压控电流源和补偿电容，用于接收所述反馈电压和所述第二输出电压(Vout)，并产生与所述输出放大电路的极点相匹配的零点。
2.根据权利要求l所述的线性电压调节器，其特征在于，所述误差放大器包括 第一PM0S管(Mpl)，其栅极与第一偏置电压(Vbl)相连接，源极与电源电压(VDD)相连接；第二PM0S管(Mp2)，结点(NETF)连接；第三PM0S管(Mp3)，电压(Vref)相连接； 第四PM0S管(Mp4)， 第五PM0S管(Mp5)， 第六PM0S管(Mp6)，偏置电压(Vb4)相连接，Mp5)的栅极相连接；第七PM0S管(Mp7)，其源极与所述第一PMOS管(Mpl)的漏极相连接，其栅极与所述其源极与所述第一PMOS管(Mpl)的漏极相连接，其栅极与参考其源极与所述电源电压(VDD)相连接； 其源极与所述电源电压(VDD)相连接；其源极与所述第四PMOS管(Mp4)的漏极相连接，其栅极与第四 其漏极分别与所述第四PMOS管(Mp4)的栅极和所述第五PMOS管(其源极与所述第五PMOS管(Mp5)的漏极相连接，其栅极与所述第四偏置电压(Vb4)相连接；第一NM0S管(Mnl)，其源极接地，其栅极与第二偏置电压(Vb2)相连接，其漏极与 所述第二PMOS管(Mp2)的漏极相连接；第二NM0S管(Mn2)，其源极接地，其栅极与所述第二偏置电压(Vb2)相连接，其漏 极与所述第三PMOS管(Mp3)的漏极相连接；第三丽0S管(Mn3)，其源极与所述第一NMOS管(Mnl)的漏极相连接，栅极与第三偏 置电压(Vb3)相连接，其漏极与所述第六PMOS管(Mp6)的漏极相连接；第四NM0S管(Mn4)，其源极与所述第二NMOS管(Mn2)的漏极相连接，其栅极与所述 第三偏置电压(Vb3)相连接，其漏极与所述第七PMOS管(Mp7)的漏极相连接；所述第七PMOS管(Mp7)的漏极和所述第四NMOS管(Mn4)的漏极相连接，并产生所述 误差放大器的第一输出电压，用于控制所述输出放大电路。
3.根据权利要求2所述的线性电压调节器，其特征在于，所述输出放大电路包括第八PM0S管(Mp8)，其源极与所述电源电压(VDD)相连接，其栅极接收所述第一输 出电压，其漏极提供所述第二输出电压(Vout);第一电容(Cl)，其一端与所述第二输出电压(Vout)相连接，另一端接地；第一电阻(Rl)，其一端与所述第二输出电压(Vout)相连接，另一端与所述第二 PM0S管(Mp2)的栅极相连接；第二电阻(R2)，其一端与所述第一电阻(Rl)相连接，另一端接地；所述第一电阻(Rl)和所述第二电阻(R2)相连接，形成反馈结点(NETF)，反馈到 所述第二PMOS管(Mp2)的栅极。
4.根据权利要求3所述的线性电压调节器第五NM0S管(Mn5)，其栅极与所述第第六NM0S管(Mn6)，其栅极与所述第第七NM0S管(Mn7)，其栅极与所述第 丽0S管(Mn5)的漏极相连接；第八NM0S管(Mn8)，其栅极与所述第 丽0S管(Mn6)的漏极相连接；第九NM0S管(Mn9)，其栅极与所述第 丽0S管(Mn8)的漏极相连接；，其特征在于，所述频率补偿电路包括 二偏置电压(Vb2)相连接，其源极接地； 二偏置电压(Vb2)相连接，其源极接地； 三偏置电压(Vb3)相连接，其源极与所述第五三偏置电压(Vb3)相连接，其源极与所述第六二输出电压(Vout)相连接，其源极与所述第八第二电容(C2)，其一端与所述第八NMOS管(Mn8)的漏极相连接，另一端接地；第九PM0S管(Mp9)，其栅极与第四偏置电压(Vb4)相连接，其漏极与所述第七NMOS 管(Mn7)的漏极相连接；第十PM0S管(Mp10)，其栅极与所述第四偏置电压(Vb4)相连接，其漏极与所述第九 丽0S管(Mn9)的漏极相连接；第十一PM0S管(Mpll)，其栅极与所述第十PMOS管(Mp10)的漏极相连接，漏极与所 述第九PM0S管(Mp9)的源极相连接，其源极与所述电源电压(VDD)相连接；第十二PM0S管(Mpl2)，其栅极与所述第十PMOS管(Mp10)的漏极相连接，其漏极与 所述第十PMOS管(Mp10)的源极相连接，其源极与所述电源电压(VDD)相连接。
5. 根据权利要求4所述的线性电压调节器，其特征在于，所述第一偏置电压(Vbl)使所 述第一PM0S管(Mpl)位于饱和区；所述第二偏置电压(Vb2)使所述第一NMOS管(Mnl)、 所述第二NMOS管(Mn2)、所述第五NMOS管(Mn5)以及所述第六NMOS管(Mn6)位于饱和区 ;所述第三偏置电压(Vb3)使所述第三丽OS管(Mn3)、所述第四丽0S管(Mn4)、所述第 七丽0S管(Mn7)以及所述第八丽OS管(Mn8)位于饱和区；所述第四偏置电压(Vb4)使所 述第六PM0S管(Mp6)、所述第七PMOS管(Mp7)、所述第九PMOS管(Mp9)以及所述第十 PM0S管(Mp10)位于饱和区。
全文摘要
本发明涉及一种线性电压调节器，属于电子技术领域。该线性电压调节器包括误差放大器，其由一级折叠共源共栅放大器构成，用于比较参考电压Vref和结点NETF的反馈电压，并产生第一输出电压；输出放大电路，其包括功率PMOS管和分压电阻，功率PMOS管在所述第一输出电压的作用下产生第二输出电压Vout，分压电阻产生所述反馈电压；频率补偿电路，其包括压控电流源和补偿电容，用于接收所述反馈电压和所述第二输出电压Vout并产生与所述输出放大电路的极点相匹配的零点。本发明降低了线性电压调节器的复杂度，减少了频率补偿需要的电容数目，并且补偿电容的数值小，使线性电压调节器适合全芯片集成。
文档编号H03F3/45GK101609345SQ20091030421
公开日2009年12月23日 申请日期2009年7月10日 优先权日2009年7月10日
发明者周玉梅, 矫逸书, 高雷声 申请人:中国科学院微电子研究所