专利名称：用于交织器行内置换的基序列处理方法及其装置的制作方法
技术领域：
本发明涉及一种基序列处理方法及其装置，尤其涉及一种用于交织器行内置换的 基序列处理方法及其装置。
背景技术：
目前，Turbo编码已经被多个通信标准化组织在其相关通信标准中所采用，最为典 型的是目前第三代移动通信系统(3GPP)的TD-SCDMA和WCDMA，和CDMA2000。三者都采用 了 Turbo编码作为信道编码，来实现宽带信号在实际环境中的高质量传输。进一步来看，Turbo编码和解码都涉及到里面采用的交织器，交织器的好坏是 Turbo编码性能是否优越的关键。总体来说，交织器可以分为两大类一类是随机交织，另 一类是确定性交织。理论上来说，随机交织性能是最优的，但由于需要把采用的随机交织方 式的信息全部传给解码器，才能正确译码，实际上反而降低了编码效率，不适合使用。对于 确定性交织方案，由于发送端和接收方事先知道交织方案，所以不需要传输交织方式的信 息，编码效率比较高，故被大量采用。实现Turbo交织器最基础的一步就是计算行内置换 (Intra-Row Permutation)的基系列 S。传统方案会采用乘法器和除法器来实现。有一些优化的方案会采用加法器来取代 乘法器，利用循环迭代的方法来实现取模运算，但是这些方案在计算基序列(S)的每个元 素时都会需要较多的时钟周期才能完成计算，无法保证实时性。
发明内容
本发明的目的就是为了解决现有技术中存在的上述问题，提供一种用于交织器行 内置换的基序列处理方法及其装置。本发明的目的通过以下技术方案来实现用于交织器行内置换的基序列处理方法，其中采用交织矩阵的最小质数P和相 对应的原根V，计算出用于行内置换的基序列s，包括以下步骤步骤①，计算最小质数ρ相对应的原根ν和上一个基序列元素s (j-Ι)的乘积，即 v*s(j-l)，其中(j = 1,2,…p-2)；步骤②，将步骤①的结果进行取模运算，其结果用于行内置换的基序列S，即对最 小质数P相对应的原根V和上一个基序列元素S (j-Ι)的乘积，进行取模运算，即s (j)= v*s(j-l)mod p，其中(j = 1,2, ...p-2)。上述的用于交织器行内置换的基序列处理方法，其中所述步骤①中的原根ν量 化成1个5比特的数，v
表示比特0，最低位；v[4]表示比特4，最高位；v[3]固定为0。进一步地，上述的用于交织器行内置换的基序列处理方法，其中当P兴191时，取 模运算转化为2次移位操作，6个减法操作和6个选择操作；当ρ = 191时，取模运算转化 为3次移位操作，7个减法操作，1个加法操作和6个选择操作。交织器行内置换的基序列处理装置，其中包括有乘积运算模块，乘积运算模块的输入端设有原根数据录入口，乘积运算模块的输出端设有两组通路，其分别连接有两组最 小质数运算模块；所述两组最小质数运算模块上均设有最小质数数据录入口 ；所述两组最 小质数运算模块的输出端均连入选择器模块的输入端；所述选择器模块的输出端连入乘积 运算模块的输入端。上述的交织器行内置换的基序列处理装置，其中所述的两组最小质数运算模块 分别为最小质数不等于191时的运算模块，以及最小质数等于191时的运算模块。本发明技术方案的优点主要体现在通过特有装置的配合，可以利用很少的硬件 资源来完成乘法和取模的运算，同时也能保证在一个时钟周期内就能完成一个基序列元素 的计算，满足了实时性。
本发明的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和 解释。这些实施例仅是应用本发明技术方案的典型范例，凡采取等同替换或者等效变换而 形成的技术方案，均落在本发明要求保护的范围之内。这些附图当中，图1是交织器行内置换的基序列处理装置的构造示意图；图2是计算s*v乘积的过程示意图；图3是当ρ兴191时，计算s的过程示意图；图4是当ρ = 191时，计算s的过程示意图。图中各附图标记的含义如下1乘积运算模块 2原根数据录入口3最小质数数据录入口4选择器模块最小质数不等于191最小质数等于191时5时的运算模块6的运算模块
具体实施例方式首先给出交织器里面用到的最小质数ρ和其相对应的原根ν的对应关系表
PVPVPVPVPV7347510121575223311253210351632227213259210721675229617361210961732233319267211331792239723571712731812241权利要求
1.用于交织器行内置换的基序列处理方法，其特征在于采用交织矩阵的最小质数P 和相对应的原根V，计算出用于行内置换的基序列S，包括以下步骤步骤①，计算最小质数P相对应的原根ν和上一个基序列元素s (j-Ι)的乘积，即 v*s(j_l)，其中(j = 1,2,…p-2)；步骤②，将步骤①的结果进行取模运算，其结果用于行内置换的基序列s，即对最小 质数P相对应的原根ν和上一个基序列元素s(j-l)的乘积，进行取模运算，即s(j)= v*s(j-l)mod p，其中(j = 1,2, ...p-2)。
2.根据权利要求1所述的用于交织器行内置换的基序列处理方法，其特征在于所述 步骤①中的原根ν量化成1个5比特的数，ν
表示比特0，最低位；v[4]表示比特4，最高 位；v[3]固定为0。
3.根据权利要求1所述的用于交织器行内置换的基序列处理方法，其特征在于当 P φ 191时，取模运算转化为2次移位操作，6个减法操作和6个选择操作；当P = 191时， 取模运算转化为3次移位操作，7个减法操作，1个加法操作和6个选择操作。
4.交织器行内置换的基序列处理装置，其特征在于包括有乘积运算模块，乘积运算 模块的输入端设有原根数据录入口，乘积运算模块的输出端设有两组通路，其分别连接有 两组最小质数运算模块；所述两组最小质数运算模块上均设有最小质数数据录入口 ；所述 两组最小质数运算模块的输出端均连入选择器模块的输入端；所述选择器模块的输出端连 入乘积运算模块的输入端。
5.根据权利要求4所述的交织器行内置换的基序列处理装置，其特征在于所述的两 组最小质数运算模块分别为最小质数不等于191时的运算模块，以及最小质数等于191时 的运算模块。
全文摘要
本发明涉及一种用于交织器行内置换的基序列处理方法及其装置，其特点是通过乘积运算模块来配合两组最小质数运算模块进行运算，并通过选择器进行数据选择。能够采用交织矩阵的最小质数和相对应的原根，计算出用于行内置换的基序列。由此，可以利用很少的硬件资源来完成乘法和取模的运算，同时也能保证在一个时钟周期内就能完成一个基序列元素的计算，满足了实时性。
文档编号H03M13/27GK102122965SQ20101000397
公开日2011年7月13日 申请日期2010年1月12日 优先权日2010年1月12日
发明者叶远, 方明, 曾衡东, 朱志明 申请人:傲世通科技(苏州)有限公司