专利名称：电平转换电路的制作方法
技术领域：
本发明涉及电平转换电路(Level shift circuit)，尤其涉及一种低电平信号转换成高电平信号的电平转换电路。
背景技术：
在复合电源电路尤其是SOC系统中，各电路单元的供电电压并不完全一致，难以统一，各电路单元之间的信号传输，需要经过转换，才能进行沟通；此外为了节省能耗，通常需要降低芯片内部的工作电压(例如1.2V)，但芯片与芯片之间传输信号时，仍需要在较高的电压(例如3.3V 5V)下进行。因此，必须使用电平转换电路作为芯片、电路单元的输入输出接口设备，以实现上述信号的电平转换。在数字电路中，常利用CMOS反相器组成电平转换电路。例如图1提供了一种现有的电平转换电路，包括整形电路100，用以接收较高电平的输入信号，对所述输入信号进行整波；输出电路200，用以将整波后的输入信号转换成较低电平的输出信号。其中整形电路100包括串接的两级反相器单元，各反相器单元的高位端连接至低电平线VDDL，低位端连接至地线；输出电路200也包括串接的两级反相器单元，其中，第二级反相器单元为CMOS 反相器，其高位端连接至高电平线VDDH，低位端连接至地线；第一级反相器单元包括一对 PMOS晶体管以及一对NMOS晶体管，该对PMOS晶体管的漏极互相与对方的栅极连接，源极与高电平线VDDH连接，该对NMOS的源极均接地，漏极分别与该对PMOS晶体管的漏极连接，且栅极分别与整形电路的最后级反相器单元的输入端以及输出端连接，而栅极与整形电路的最后级反相器单元输出端连接的NMOS管，其漏极作为该级反相器单元的输出端与输出电路的第二级反相器单元连接。上述电路中，输出电路200的晶体管均采用厚栅晶体管，耐压高，阈值电压也较高，但开启、响应速度较慢。而整形电路100的晶体管则均为薄栅晶体管，耐压性差，阈值电压相对较低，但开启、响应速度相对较快。图1所述电路的工作原理如下假设输入信号为方波，则所述输入信号经过整形电路100的两级反相器单元后，输出一个高位电平为VDDL，低位电平为0的方波，且与输入信号同相。所述方波再经由输出电路200的两级反相器单元后，输出一个高位电平为VDDH， 低位电平为0的方波。上述过程即将高位电平为VDDL的低电平信号转化成了高位电平为 VDDH的高电平信号。如果忽略反相器单元电路的延迟，最终的输出信号应当也与输入信号同相。现有的电平转换电路存在如下问题输出电路200中，为了承受高电平线VDDH上的高工作电压，各级反相器单元均采用了耐高压的厚栅晶体管。为便于说明，假设输出电路 200的第一级反相器单元中NMOS对即电位下拉晶体管为Ml以及M2，其中M2晶体管的漏极为该级反相器单元的输出端，上述Ml以及M2的栅极分别连接至整形电路100最后级反相器单元的输入端或者输出端。因此则Ml或M2的栅极与衬底的电势差最大仅为VDDL。上述电势差可能小于厚栅晶体管的开启阈值电压，将导致Ml或M2无法开启，使得该级反相器单元产生逻辑错误，，进而导致整个电平转换电路失效。即使Ml以及M2能够开启，其开启速度也较慢，造成电路延迟过大。
发明内容
本发明解决的问题是提供一种电平转换电路，响应速度快，电路延迟小，解决现有电平转换电路中输出电路第一级反相器单元容易产生逻辑错误且电路延迟较大的问题。本发明提供的电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，其特征在于，包括高电平线、低电平线以及地线；整形电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元；输出电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括一对PMOS晶体管、第一对NMOS晶体管以及第二对NMOS晶体管，该对 PMOS晶体管的漏极互相与对方的栅极连接，源极与高电平线连接，所述第一对NMOS晶体管分别与第二对NMOS晶体管串连，且串连的NMOS晶体管的栅极相互连接，所述第一 NMOS晶体管的源极均接地，第二对NMOS晶体管的漏极分别与该对PMOS晶体管的漏极连接，所述第二对NMOS晶体管的栅极分别与整形电路的最后级反相器单元的输入端以及输出端连接， 而栅极与整形电路的最后级反相器单元输出端连接的NMOS晶体管，其漏极作为该级反相器单元的输出端与输出电路的第二级反相器单元连接；所述第二 NMOS晶体管为耗尽型厚栅晶体管，第一 NMOS晶体管为薄栅型晶体管。可选的，所述整形电路的反相器单元均为CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。可选的，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。所述输出电路的第一级反相器单元中，该对PMOS晶体管为厚栅型晶体管；可选的，所述串连的第一对NMOS晶体管与第二对NMOS晶体管之间还耦接有NMOS晶体管，且所述耦接的NMOS晶体管为薄栅型晶体管，栅极与低电平线连接。与现有技术相比，本发明提供的电平转换电路具有以下优点输出电路的第一级反相器单元中的电位下拉晶体管选用薄栅型NM0S，并增加一级长通的耗尽型厚栅NM0S，用于保护上述薄栅型NM0S。使得电位下拉晶体管更容易开启导通，从而提高响应速度，降低电路延迟。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。图1为现有的一种电平转换电路的电路示意图；图2为本发明所述的电平转换电路的电路示意图；图3为图2所述电平转换电路的功能仿真图。
图4为本发明所述电平转换电路的另一个实施例示意图
具体实施例方式现有技术中，输出电路的第一级反相器单元为CMOS镜像反相器电路，其中各晶体管为了满足高电平线VDDH的高工作电压的耐压需求，因此均采用了厚栅型晶体管。但当整形电路输出的信号最高电平仅为VDDL，因此有可能造成栅极与前级连接的NMOS晶体管对由于栅压不够，存在难以开启导通的问题。本发明将上述输出电路第一级反相器单元的 NMOS晶体管选用为薄栅型晶体管，并增加一级常通的耗尽型厚栅NMOS晶体管对与其串连， 起到分压保护作用，提高NMOS晶体管的开启速度，降低电路延迟。本发明提供的电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，包括高电平线、低电平线以及地线；整形电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元；输出电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括一对PMOS晶体管、第一对NMOS晶体管以及第二对NMOS晶体管，该对 PMOS晶体管的漏极互相与对方的栅极连接，源极与高电平线连接，所述第一对NMOS晶体管分别与第二对NMOS晶体管串连，且串连的NMOS晶体管的栅极相互连接，所述第一 NMOS晶体管的源极均接地，第二对NMOS晶体管的漏极分别与该对PMOS晶体管的漏极连接，所述第二对NMOS晶体管的栅极分别与整形电路的最后级反相器单元的输入端以及输出端连接， 而栅极与整形电路的最后级反相器单元输出端连接的NMOS晶体管，其漏极作为该级反相器单元的输出端与输出电路的第二级反相器单元连接；所述第二 NMOS晶体管为耗尽型厚栅晶体管，第一 NMOS晶体管为薄栅型晶体管。可选的，所述整形电路的反相器单元均为CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。可选的，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。所述输出电路的第一级反相器单元中，该对PMOS晶体管为厚栅型晶体管；可选的，所述串连的第一对NMOS晶体管与第二对NMOS晶体管之间还耦接有NMOS晶体管，且所述耦接的NMOS晶体管为薄栅型晶体管，栅极与低电平线连接。下面结合具体实施例对本发明电路的具体连接以及工作原理进行阐述。图2为本发明所述电平转换电路的一个具体实施例，而图3是图2所示电路中节点信号的功能仿真图。结合图2以及图3对本实施例进行说明。首先如图2所示，本实施例中的电平转换电路为简化电路结构，使用最少级数的反相器单元。所述电平转换电路包括高电平线VDDH、低电平线VDDL、地线GND ；整形电路100，所述整形电路100耦合于低电平线VDDL以及地线GND之间。包括串联的第一级反相器单元101以及第二级反相器单元102。其中第一级反相器单元101以及第二级反相器单元102均为CMOS反相器，包括串接的电位上拉晶体管PMOS以及电位下拉晶体管NM0S，其中高位端也即PMOS的源极均连接至高电平线VDDH，而低位端也即NMOS的源极均连接至地线GND，上述各晶体管均为薄栅型晶体管。输出电路200，所述输出电路200耦合于低电平线VDDL以及地线GND之间，包括串联的第一级反相器单元201以及第二级反相器单元202。其中第二级反相器单元202为 CMOS反相器，高位端连接至高电平线VDDH，而低位端连接至地线GND，各晶体管为薄栅型晶体管。第一级反相器单元201包括一对PMOS晶体管(PM0S晶体管P1、PM0S晶体管P2)、第一对匪OS晶体管(匪OS晶体管Ml、匪OS晶体管M2)以及第二对匪OS晶体管(匪OS晶体管M3、NM0S晶体管M4)。所述PMOS晶体管Pl与PMOS晶体管P2的漏极互相与对方的栅极连接，源极与高电平线VDDH连接。所述NMOS晶体管Ml与NMOS晶体管M3串连，且栅极相互连接，NMOS晶体管M2与NMOS晶体管M4串连，且栅极相互连接。所述NMOS晶体管Ml与 NMOS晶体管M2的源极均接地，NMOS晶体管M3与NMOS晶体管M4的漏极分别与PMOS晶体管Pl以及PMOS晶体管P2的漏极连接。所述NMOS晶体管M3以及NMOS晶体管M4的栅极分别与整形电路的最后级反相器单元(第二级反相器单元10 的输入端以及输出端连接， 其中NMOS晶体管M4的漏极作为该级反相器单元(第一级反相器单元201)的输出端与输出电路的第二级反相器单元202连接。通常情况下，PMOS或NMOS为了消除衬底偏置效应，均将衬底与其源极连接。因此上述电路中各晶体管也依照上述连接方式衬源相连。下面在预设条件下，对图2所述电路进行功能仿真。图3则是其中特定节点信号的仿真图。假设高电平线VDDH的电位为5V、低电平线VDDH的电位为IV，厚栅型晶体管的阈值电压均为1.8V，而薄栅型晶体管的阈值电压均为0.7V。在本实施例电平转换的电路的输入端^？肚，输入方波型的输入信号。所述输入信号的高位电平为0.8V而低位电平为-0. 8V。上述输入信号在经过整形电路100的第一级反相器单元101后，将被整形限位。由于第一级反相器单元101的高位端连接于低电平线VDDL，低位端连接于低电平线。当输入信号处于高位电平0. 8V时，电位上拉晶体管PMOS的栅极与衬底反向偏置，因而关闭。电位下拉晶体管NMOS的栅极与衬底电势差为0. 8V超过其阈值电压，因而导通。第一级反相器单元101输出电平为地线的电平0。而当输入信号处于低位电平-0. 8V时，电位上拉晶体管PMOS的栅极与衬底电势差为1. 8V超过其阈值电压，因而导通。电位下拉晶体管NMOS的栅极与衬底反向偏置，因而关闭。第一级反相器单元101输出电平为低电平线VDDL的电平 IV。也即经过第一级反相器单元101后，整形成高位电平IV，低位电平0V，且与输入信号反相的方波。上述方波再经过整形电路100的第二级反相器单元102后，保持电位幅度不变， 在其输出端0点得到与输入端反相的方波，但该方波与前述输入信号同相。所述输出电路200的第一级反相器单元201中，由于NMOS晶体管Ml与NMOS晶体管M2的栅极分别连接于整形电路第二级反相器单元102的输入端以及输出端，因此NMOS 晶体管Ml与NMOS晶体管M2总是处于相反的开启或关闭状态，而NMOS晶体管M3以及NMOS 晶体管M4为耗尽型厚栅晶体管，处于长通状态，但导通能力与其栅极电位依然相关。假设第二级反相器单元102的输出端的电位处于高位电平电压为IV，其输入端的电位必然处于低位电平电压为0V。此时NMOS晶体管M2与NMOS晶体管M4导通，两者内部的阻抗忽略不计，使得NMOS晶体管M4的漏极B的电位被地线拉低至0V。此时与上述B点连接的PMOS晶体管Pl的栅极与衬底电势差为VDDH，超出其阈值电压，因此PMOS晶体管Pl 导通，将PMOS晶体管Pl的漏极A点的电位拉升至5V。PMOS晶体管P2的栅极与A点连通， 处于高电位因此不导通。但NMOS晶体管M3由于处于长通状态，其漏极与A点连接，源极与 NMOS晶体管Ml连接。对于耗尽型薄栅晶体管M3，其栅极与第二级反相器单元102的输入端连接，电位为0V，虽然能处于导通状态，然而导通能力较弱，漏极与源极之间存在较明显的阻抗，使得实际加载至NMOS晶体管Ml源漏之间的电压要小于VDDH，因此此时NMOS晶体管M3对NMOS晶体管Ml能够起到分压保护的作用。反之，当第二级反相器单元102的输出端的电位处于低位电平电压为OV时，NMOS晶体管M4与NMOS晶体管M2的通路关闭，NMOS 晶体管M4对NMOS晶体管M2起到分压保护的作用。从上述工作原理可以看出，在本发明电路中NMOS晶体管Ml与NMOS晶体管M2均采用薄栅型晶体管，因此对前级整形电路100所输出的低电平信号具有较快的响应能力， 能够即时开启。而NMOS晶体管M3与NMOS晶体管M4则起到分压保护作用，使得NMOS晶体管Ml与NMOS晶体管M2不容易因为漏极上的较高电压而被损坏。此外，如图4所示，为了进一步提高对NMOS晶体管Ml以及NMOS晶体管M2的分压保护，还可以在串联的NMOS晶体管Ml以及NMOS晶体管M3之间、NMOS晶体管M2以及NMOS 晶体管M4之间还分别耦接有NMOS晶体管M5、NMOS晶体管M6，且所述耦接的NMOS晶体管 5以及NMOS晶体管M6均为薄栅型晶体管，栅极与低电平线VDDL连接。上述NMOS晶体管5 以及NMOS晶体管M6处于常通状态，可以选用相对导通阻抗较大的晶体管以实现分压能力。上述第一级反相器单元201耦合于高电平线VDDH与地线GND之间，因此经过该级反相器单元后，从NMOS晶体管M4的漏极上输出的方波，高位电平为5V，低位电平为0V，且方波相位与前述输入信号相反。最终上述方波再经由第二级反相器单元202，最终在整个电平转换电路的输出端Output端得到与输入信号同相，但高位电平为5V，低位电平为OV的输出信号，从而完成输入输出信号的电平转换。需要指出的是，在图3的功能仿真图中，各节点的波形由于电路延迟的存在，因此不可能完全正相或反相，而是有一定滞后性存在。上述实施例，整形电路以及输出电路的反相器单元级数均仅以两级为示例，在实际使用时，经过奇数级的反相器单元，将得到相位相反的信号，而反相器单元级数越多，电路的延迟就越大，但波形质量也会相应提高。因此应当根据具体需要进行选择。其工作原理以及发明本质应与本实施例相同。不再赘述。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，其特征在于，包括高电平线、低电平线以及地线；整形电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元；输出电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括一对PMOS晶体管、第一对NMOS晶体管以及第二对NMOS晶体管，该对PMOS晶体管的漏极互相与对方的栅极连接，源极与高电平线连接，所述第一对NMOS晶体管分别与第二对NMOS晶体管串连，且串连的NMOS晶体管的栅极相互连接，所述第一 NMOS晶体管的源极均接地，第二对NMOS晶体管的漏极分别与该对PMOS晶体管的漏极连接，所述第二对 NMOS晶体管的栅极分别与整形电路的最后级反相器单元的输入端以及输出端连接，而栅极与整形电路的最后级反相器单元输出端连接的NMOS晶体管，其漏极作为该级反相器单元的输出端与输出电路的第二级反相器单元连接；所述第二 NMOS晶体管为耗尽型厚栅晶体管，第一 NMOS晶体管为薄栅型晶体管。
2.如权利要求1所述的电平转换电路，其特征在于，所述整形电路的反相器单元均为 CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。
3.如权利要求2所述的电平转换电路，其特征在于，所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。
4.如权利要求1所述的电平转换电路，其特征在于，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。
5.如权利要求4所述的电平转换电路，其特征在于，所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。
6.如权利要求1所述的电平转换电路，其特征在于，所述该对PMOS晶体管为厚栅型晶体管。
7.如权利要求6所述的电平转换电路，其特征在于，所述串连的第一对NMOS晶体管与第二对NMOS晶体管之间还耦接有NMOS晶体管对，且所述耦接的NMOS晶体管为薄栅型晶体管，栅极均与低电平线连接。
全文摘要
本发明提供了一种电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，包括高电平线、低电平线以及地线、整形电路、输出电路；其中整形电路的第一级反相器单元包括一对PMOS晶体管、第一对NMOS晶体管以及第二对NMOS晶体管，该对PMOS晶体管的漏极互相与对方的栅极连接，源极与高电平线连接，所述第一对NMOS晶体管分别与第二对NMOS晶体管串连，且串连的NMOS晶体管的栅极相互连接，所述第一NMOS晶体管的源极均接地，第二对NMOS晶体管的漏极分别与该对PMOS晶体管的漏极连接，栅极分别与整形电路的最后级反相器单元的输入端以及输出端连接；所述第二NMOS晶体管为耗尽型厚栅晶体管，第一NMOS晶体管为薄栅型晶体管。上述电平转换电路响应速度快，电路延迟小。
文档编号H03K19/0185GK102208909SQ201010144039
公开日2011年10月5日 申请日期2010年3月31日 优先权日2010年3月31日
发明者单毅 申请人:上海宏力半导体制造有限公司