专利名称：电平转换电路的制作方法
技术领域：
本发明涉及电平转换电路(Level shift circuit)，尤其涉及一种高电平信号转换成低电平信号的电平转换电路。
背景技术：
在复合电源电路尤其是SOC系统中，各电路单元的供电电压并不完全一致，难以统一，各电路单元之间的信号传输，需要经过转换，才能进行沟通；此外为了节省能耗，通常需要降低芯片内部的工作电压(例如1.2V)，但芯片与芯片之间传输信号时，仍需要在较高的电压(例如3.3V 5V)下进行。因此，必须使用电平转换电路作为芯片、电路单元的输入输出接口设备，以实现上述信号的电平转换。在数字电路中，常利用CMOS反相器组成电平转换电路。例如图1提供了一种现有的电平转换电路，包括整形电路100，用以接收较高电平的输入信号，对所述输入信号进行整波；输出电路200，用以将整波后的输入信号转换成较低电平的输出信号。其中整形电路100包括串接的两级反相器单元，各反相器单元的高位端连接至高电平线VDDH，低位端连接至地线；输出电路200也包括串接的两级反相器单元，各反相器单元的高位端连接至低电平线VDDL，低位端连接至地线。上述各反相器单元均为CMOS反相器，其中整形电路100 的反相器单元以及输出电路200的第一级反相器单元中的MOS晶体管均为厚栅晶体管，耐压高，阈值电压也较高，但开启、响应速度较慢。而输出电路200的第二级反相器单元中的 MOS晶体管则为薄栅晶体管，耐压性差，阈值电压相对较低，开启、响应速度相对较快。图1所述电路的工作原理如下假设输入信号为方波，则所述输入信号经过整形电路两级反相器单元后，输出一个高位电平为VDDH，低位电平为0的方波。所述方波再经由输出电路200的两级反相器单元后，输出一个高位电平为VDDL，低位电平为0的方波。上述过程即将高位电平为VDDH的高电平信号转化成了高位电平为VDDL的低电平信号。如果忽略反相器单元电路的延迟，最终的输出信号应当与输入信号同相。现有的电平转换电路存在如下问题为了承受整形电路100所输出的高电压信号，输出电路200的第一级反相器单元均采用了耐高压的厚栅晶体管。为便于说明，假设输出电路200的第一级反相器单元中PMOS即电位上拉晶体管为M0，则MO源极以及衬底均连接至低位电源线VDDL，而栅极则连接至整形电路100的输出端0。当整形电路100的输出端0的信号处于低电平0时，则MO的栅极与衬底的电势差为VDDL。上述电势差可能小于厚栅晶体管MO的开启阈值电压，将导致MO无法开启，使得该级反相器单元产生逻辑错误，而不能输出高电平，进而导致整个电平转换电路失效。即使MO能够开启，其开启速度也较慢， 造成电路延迟过大。
发明内容
本发明解决的问题是提供一种电平转换电路，响应速度快，电路延迟小，解决现有电平转换电路中输出电路第一级反相器单元容易产生逻辑错误且电路延迟较大的问题。
本发明提供的电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，其特征在于，包括高电平线、低电平线以及地线；整形电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元；输出电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括第一 NMOS以及第二 NMOS ；所述第一 NMOS的漏极连接至低电平线，栅极连接至整形电路的最后级反相器单元的输入端；所述第二 NMOS的源极连接至地线，栅极连接至整形电路的最后级反相器单元的输出端；所述第一 NMOS的源极与第二 NMOS的漏极连接至输出电路下一级反相器单元的输入端。可选的，所述整形电路的反相器单元均为CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。可选的，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。可选的，所述第一 NMOS以及第二 NMOS均为厚栅型晶体管，且所述第一 NMOS与第二 NMOS的规格相同。与现有技术相比，本发明提供的电平转换电路具有以下优点输出电路的第一级反相器单元中的电位上拉晶体管选用NM0S，并将其栅极连接至整形电路最后级反相器单元的输入端，使得整形电路的输出信号处于低位电平时，上拉晶体管更容易开启导通，从而提高响应速度，降低电路延迟。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。图1为现有的一种电平转换电路的电路示意图；图2为本发明所述的电平转换电路的电路示意图；图3为图2所示电平转换电路的功能仿真图。
具体实施例方式现有技术中，输出电路的第一级反相器单元为CMOS反相器，其电位上拉晶体管为 PMOS0当整形电路输出的信号位于低位电平时，所述电位上拉晶体管由于栅压不够，存在难以开启导通的问题。本发明将输出电路的第一级反相器单元的电位上拉晶体管选用NM0S， 并将其栅极连接至整形电路最后一级反相器单元的输入端，从而避免上述因为栅压不足， 而难以导通的问题。本发明所述的电平转换电路，包括高电平线、低电平线以及地线；整形电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元；输出电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括第一 NMOS以及第二 NMOS ；所述第一 NMOS的漏极连接至低电平线，栅极连接至整形电路的最后级反相器单元的输入端；所述第二 NMOS的源极连接至地线，栅极连接至整形电路的最后级反相器单元的输出端；所述第一 NMOS的源极与第二 NMOS的漏极连接至输出电路下一级反相器单元的输入端。可选的，所述整形电路的反相器单元均为CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。可选的，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。可选的，所述第一 NMOS以及第二 NMOS均为厚栅型晶体管，且所述第一 NMOS与第二 NMOS的规格相同。下面结合具体实施例对本发明电路的具体连接以及工作原理进行阐述。图2为本名所述电平转换电路的一个具体实施例，而图3是图2所示电路中节点信号的功能仿真图。结合图2以及图3对本实施例进行说明。首先如图2所示，本实施例中的电平转换电路为简化电路结构，使用最少级数的反相器单元。所述电平转换电路包括高电平线VDDH、低电平线VDDL、地线GND ；整形电路100，所述整形电路100耦合于高电平线VDDH以及地线GND之间。包括串联的第一级反相器单元101以及第二级反相器单元102。其中第一级反相器单元101以及第二级反相器单元102均为CMOS反相器，包括串接的电位上拉晶体管PMOS以及电位下拉晶体管NM0S，其中高位端也即PMOS的源极均连接至高电平线VDDH，而低位端也即NMOS 的源极均连接至地线GND，上述各晶体管均为厚栅型晶体管。输出电路200，所述输出电路200耦合于低电平线VDDL以及地线GND之间，包括串联的第一级反相器单元201以及第二级反相器单元202。其中第二级反相器单元202为 CMOS反相器，高位端连接至低电平线VDDL，而低位端连接至地线GND，各晶体管为薄栅型晶体管。第一级反相器单元201包括串接的第一 NMOS Ml以及第二 NMOS M2，所述第一 NMOS Ml作为电位上拉晶体管，栅极连接至整形电路的第二级反相器单元102的输入端，漏极连接至低电平线VDDL ；所述第二 NMOS M2作为电位下拉晶体管，栅极连接至整形电路的第二级反相器单元102的输出端，源极连接至地线GND，漏极与第一 NMOS Ml的源极连接至第二级反相器单元202的输入端。为了简化电路结构，所述第一 NMOS Ml与第二 NMOS M2采用相同规格的厚栅晶体管。通常情况下，PMOS或NMOS为了消除衬底偏置效应，均将衬底与其源极连接。因此上述电路中各晶体管也依照上述连接方式衬源相连。下面在预设条件下，对图2所述电路进行功能仿真。图3则是其中特定节点信号的仿真图。假设高电平线VDDH的电位为5V、低电平线VDDH的电位为IV，厚栅型晶体管的阈值电压均为1.8V，而薄栅型晶体管的阈值电压均为0.7V。在本实施例电平转换的电路的输入端^？肚，输入方波型的输入信号。所述输入信号的高位电平为3. 3V而低位电平为-3. 3V。上述输入信号在经过整形电路100的第一级反相器单元101后，将被整形限位。由于第一级反相器单元101的高位端连接于高电平线，低位端连接于低电平线。当输入信号处于高位电平3. 3V时，电位上拉晶体管PMOS的栅极与衬底反向偏置，因而关闭。电位下拉晶体管NMOS的栅极与衬底电势差为3. 3V超过其阈值电压，因而导通。第一级反相器单元 101输出电平为地线的电平0。而当输入信号处于低位电平-3. 3V时，电位上拉晶体管PMOS 的栅极与衬底电势差为3. 3V超过其阈值电压，因而导通。电位下拉晶体管NMOS的栅极与衬底反向偏置，因而关闭。第一级反相器单元101输出电平为高电平线VDDH的电平5V。也即经过第一级反相器单元101后，整形成高位电平5V，低位电平0V，且与输入信号反相的方波。上述方波再经过整形电路100的第二级反相器单元102后，保持电位幅度不变，在其输出端0点得到与输入端反相的方波，但该方波与前述输入信号同相。所述输出电路200的第一级反相器单元201中，第一NMOS Ml的栅极与驱动端第二级反相器单元102的输入端连接，第二 NMOS M2的栅极则与所述第二级反相器单元102的输出端连接。使得第一 NMOS Ml与第二 NM0SM2始终只有一个处于导通状态，另一个处于关闭状态。例如整形电路输出端0的电位为高电位5V时，其输入端电位为0V。此时第二 NMOS M2的栅极与衬底电势差为5V大于其阈值电压，因而导通；而第一 NMOS Ml的栅极与衬底电势差为0V，因而关闭。使得输入电路200的第一级反相器单元201输出低电位。反之当整形电路输出端0的电位为低电位OV时，其输入端电位必然为高电位5V。此时第一 NMOS Ml 的栅极与衬底的电势差为5V，因而导通，第二 NMOS M2的栅极与衬底的电势差为0V，因而关闭。使得输入电路200的第一级反相器单元201输出高电位。由于上述第一级反相器单元 201耦合于低电平线VDDL与地线GND之间，因此经过该级反相器单元后，输出方波的高位电平为IV，低位电平为0V，且方波相位与前述输入信号相反。需要指出的是，上述输入电路200的第一级反相器单元201，需要接收最高电平为5V的方波信号，因此第一 NMOS Ml以及第二 NMOS M2需是厚栅型晶体管。第一 NMOS Ml 作为电位上拉晶体管，其开启的条件是栅极上电位为高电平，因此避免了普通CMOS反相器中，采用PMOS作为电位上拉晶闸管PM0S，栅极最低只能到0V，而导致栅极与衬底电势差不足，难以开启的问题。对于所述输出电路200的第二级反相器单元202，由于其输入端接收的方波的最高电平为IV，耐压要求低，因此该级反相器单元可以采用薄栅型晶体管构成的CMOS反相器，以提高开启响应速度，降低电路延迟。最终在第二级反相器单元202的输出端也即整个电平转换电路的输出端Output 端得到与输入信号同相，但高位电平为IV，低位电平为OV的输出信号。从而完成输入输出信号的电平转换。上述实施例，整形电路以及输出电路的反相器单元级数均仅以两级为示例，在实际使用时，经过奇数级的反相器单元，将得到相位相反的信号，而反相器单元级数越多，电路的延迟就越大，但波形质量也会相应提高。因此应当根据具体需要进行选择。其工作原理以及发明本质应与本实施例相同。不再赘述。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，其特征在于，包括高电平线、低电平线以及地线；整形电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元； 输出电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括第一 NMOS以及第二 NMOS ；所述第一 NMOS的漏极连接至低电平线，栅极连接至整形电路的最后级反相器单元的输入端；所述第二 NMOS的源极连接至地线，栅极连接至整形电路的最后级反相器单元的输出端；所述第一 NMOS的源极与第二 NMOS的漏极连接至输出电路下一级反相器单元的输入端。
2.如权利要求1所述的电平转换电路，其特征在于，所述整形电路的反相器单元均为 CMOS反相器，高位端均连接至高电平线，低位端均连接至地线。
3.如权利要求2所述的电平转换电路，其特征在于，所述CMOS反相器中的MOS晶体管均为厚栅型晶体管。
4.如权利要求1所述的电平转换电路，其特征在于，所述输出电路除第一级以外的反相器单元均为CMOS反相器，高位端均连接至低电平线，低位端均连接至地线。
5.如权利要求4所述的电平转换电路，其特征在于，所述CMOS反相器中的MOS晶体管均为薄栅型晶体管。
6.如权利要求1所述的电平转换电路，其特征在于，所述第一NMOS以及第二NMOS均为厚栅型晶体管。
7.如权利要求6所述的电平转换电路，其特征在于，所述第一NMOS与第二 NMOS的规格相同。
全文摘要
本发明提供了一种电平转换电路，用于将高电平的输入信号转换成低电平的输出信号，其特征在于，包括高电平线、低电平线以及地线；整形电路，耦合于高电平线与地线之间，包括偶数级串接的反相器单元；输出电路，耦合于低电平线与地线之间，包括偶数级串接的反相器单元，其中第一级反相器单元包括第一NMOS以及第二NMOS；所述第一NMOS的漏极连接至低电平线，栅极连接至整形电路的最后级反相器单元的输入端；所述第二NMOS的源极连接至地线，栅极连接至整形电路的最后级反相器单元的输出端；所述第一NMOS的源极与第二NMOS的漏极连接至输出电路下一级反相器单元的输入端。上述电平转换电路响应速度快，电路延迟小。
文档编号H03K19/0185GK102208910SQ20101014407
公开日2011年10月5日 申请日期2010年3月31日 优先权日2010年3月31日
发明者单毅 申请人:上海宏力半导体制造有限公司