专利名称：频率倍增器及频率倍增的方法
技术领域：
本发明涉及一种频率倍增电路，特别涉及一种频率倍增器，包括频率倍增器的装 置和频率倍增方法。
背景技术：
锁相环(PLL)电路经常使用在常规的频率倍增器中。然而，PLL电路有着非常大 的面积和复杂的结构。此外，PLL电路不能使用在一些功率消耗敏感的器件中。因此，有着相对较小面积、较低复杂度和/或较低功耗的倍频器是理想。
发明内容
本发明要解决的技术问题是提供一种频率倍增器，其具有较低复杂度。为解决上述技术问题，本发明的频率倍增器，包括非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信 号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频 率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控 制信号决定；结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率 倍增信号。本发明还提供了一种频率倍增的方法，包括用频率倍增器接收第一信号，所述频率倍增器包括非交叠信号产生电路，用于接 收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠 信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和 第二非交叠信号的占空比的平均值由所述第一控制信号决定；结合电路，用于接收并结合 所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号；用所述频率倍增器倍增所述第一信号的频率。本发明的频率倍增器生成具有准确占空比的频率倍增信号。此外，本发明的频率 倍增器具有相当小的面积，因而适用于集成电路。同样对比于具有锁相环的频率倍增电路， 本发明的频率倍增器具有较低的功耗和复杂度。而且，在频率倍增器中输入信号的占空比 突然变化对频率倍增信号并没有大的影响。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图1为根据本发明的实例中，倍频器的示意框图；图2为根据本发明的实例中，非交叠信号产生电路的示意框图；图3为图2所示的非交叠信号产生电路的电路细节示意图；图4为图2所示的非交叠信号产生电路的电路细节示意图5为根据本发明的另一实例中，倍频器的示意框图；图6为图5所示倍频器的电路示意图；图7为根据本发明的又一实例中，倍频器的示意框图；图8为根据本发明的实例中，占空比变换电路的示意框图；图9为图8中占空比变换电路的电路细节不意图；图10为根据本发明的另一实例中，占空比变换电路的示意框图；图11为图10中占空比变换电路的电路细节示意图；图12为根据本发明的实例中，倍频器内的信号波形示意图；图13为根据本发明的实例中，占空比变换电路内的信号波形示意图；图14为根据本发明的实例中，倍频方法的流程示意图。
具体实施例方式下面描述本发明的各种方面和例子。下面的描述为透彻地理解和能够实施这些实 施例而提供了具体的细节。然而，本领域的一般技术人员应该理解，在省略了其中很多细节 后，仍能实施本发明。此外，一些已知结构或功能可能没有详细显示或记述，以免混淆这几 个实施例的相关描述。对下文中使用的术语，即使其与本发明的某些具体实例的详细描述结合使用，也 应对这些术语做最为广义而合理的解释。某些术语在下面甚至会被强调，但是，对任何有意 以限定的方式来解释的术语，都将在具体描述部分明确而具体地给出这种定义。图1为根据本发明的实例中，倍频器的示意框图。如图1所示，倍频器1包括非交 叠信号产生电路2 (下面称为产生电路)和结合电路3。产生电路2用于接收第一信号41和第一控制信号42，并生成第一非交叠信号43 和第二非交叠信号44。第一非交叠信号43和第二非交叠信号44都具有第一信号的频率， 例如f。第一非交叠信号43的占空比和第二非交叠信号44的占空比的平均值至少部分由 第一控制信号42决定。结合电路3用于接收并结合两个非交叠信号。既然信号43和44都为有着相同的 频率f的非交叠信号，结合后信号的频率为2f。根据本发明的实例中，结合电路3包括或 门，将在下面进行讨论。图2为在具体实例中的产生电路2。如图2所示，产生电路2包括输入模块21、第 一可控延迟模块22、第二可控延迟模块23和输出模块24。具体的，输入模块21用于接收第一信号41，并生成第一时钟信号a和第二时钟信 号b。第一可控延迟模块22接收第一时钟信号a和第一控制信号42，而后将通过第一控制 信号42决定的第一延迟应用到第一时钟信号a中，以生成第一延迟信号c。第二可控延迟 模块23接收第二时钟信号b和第一控制信号42，然后将通过第一控制信号42决定的第二 延迟应用到第二时钟信号b中，以生成第一延迟信号d。输出模块24接收第一延迟信号c和第二延迟信号d,并根据信号c生成第一非交 叠信号43和根据信号d生成第二非交叠信号44。此外，如图2所示，输入模块21接收第一延迟信号c和第二延迟信号d，并使用延 迟信号c和d,与第一信号41 一起来生成第一时钟信号a和第二时钟信号b。
nMjSW^o4344um^Rm%-mm^ 42 ni* dc isfti^mif
^,mmn,immi^^ 2v0 mm* 42 WièoWfa^ifè0J^r42, nJWX1*1, Tffifê ^ —'hf ^Hi$Mo LU 3 |^7]N,féA|^^: 21 13, II—JxfBH 21 l>||XJxf@li§ 212>HHJx.f@:H 213>H-%#n 214215||—JxfBH 211 tjféA MfnH^%#n 214 l^yh$éA M illfcH^ H^ 41/0 %
214^ d0 %-mm 211 mm^ 41, #ü#
215 J^^hféA Mo H—%#n 215 tJ^^yhféA M illfcll^Mia h^j Co ü—214 tjféaj M iMIIXJx.fl lH 212 JféA Mo H—%#n 215 Jfé[ij M iMIlHJx.fBH 213 J$IjA M° H—ixfBH 212 MTíélíjII—a0 ItHJx.
fBHfflXféLijII—B ^Mi "^ bomm 324mmm&tm
c,43, |3]lt , ü—43jpCo $érfdü
tlífe 24^ d,^ 44, m
^ 44*% do22 m 23
Tffl#^fflil0Jo 4,0J^ 2 o %—nj
ífe 22P M M0S 1,#^ 221 (M0S 1,#^ 221) >H— N M M0S 1,#^ 222 (M0S 1,#^
222) >ütX N M M0S tS#^ 223 (M0S tS#^ 223) fP||— 224oJ|#jé, M3 llife 22 ^, MOS tS#^ 221Vddo M0S 0aH#H 221 W# M0S 0aH#|i 222 WWW^ a0 M0S 0aH#|i 221 MM0S 1,#^ 222 ê^ü H-|W 224 atJ-$a ( 4 ) ,3fc￡/&J|-MJaf
Co M0S 0^#^ 223224 fój;￡ — ^ 4 ^fóTRífa ) ° M0S 0^#^
223^ 42o^]#jé, M3 llife 23 MOS231Vddo M0S 0aH#
n 231 mmm mos 232b0 mos 231
MM0S 1,#^ 232234 4
do MOS 0^#^ 233234 fój;￡ — ^ 4 ^fóTRífa ) ° MOS 0^#^
233 atJMfflflgi&B—fêfàHs-^ 42ofF^ 4fP 12,^ff^41 0 Bíütttl214 Wféiü loMBH- f@H212iadj Oo gjtfc, MOS a0H#f 221 ^ffi,224
^ vdd( \mw, 1) mit, 41 % 043 % o,m 12 ^041 hk 01 , 4 t2214
íh^j d,41 % 1, JxfBH 211 $érfdü 0,215 fia出为1，第二时钟信号b为0。通过信号bMOS晶体管231导通，因此，在第二电容234上端 的电势为Vdd。也就是说，当信号41为1时，提供给第一与非门214和第五反相器242的信 号d为1。从而，可见信号41为1时，第二非交叠信号44为0,第一与非门214输出0。因 此，当信号41为1时第一时钟信号a为1。通过第一时钟信号a, M0S晶体管222导通,而 M0S晶体管221断开。根据本发明的实例，第一控制信号42的电压为正，因此电容224的上 端通过M0S晶体管222和M0S晶体管223放电。注意，M0S晶体管223的电流可由信号42 的电压决定。电容224以由第一控制信号42决定的速度放电。当在电容224上端的电势 达到第四反相器241的翻转电压时，例如，在t3时刻，第一非交叠信号43从0变为1。当信号41从1变为0，例如在t4时刻，第一延迟信号c与上述类似，第二延迟信 号d的电压开始降低。当信号d的电压达到第五反相器242的翻转电压时，如t5时刻，第 二非交叠信号44将从0变为1。以第一可控延迟模块为例，电容224到反相器241的翻转的持续时间由M0S晶体 管222、M0S晶体管223、电容224和第一控制信号42来决定。可见，该持续时间随第一控 制信号42变化。一旦结合电路3包含或门，频率倍增信号45呈现如图12所示的形状。研究以下两种情况1第一控制信号42的电压值为2V ；2.第一控制信号42的电 压值为IV。可见，情况1中第四反相器241的翻转要早于情况2中第四反相器241的翻转， 意味着在情况1中的第一非交叠信号43的占空比高于情况2中的第一非交叠信号43的占空比。因此，两个非交叠信号的占空比均值至少部分由第一控制信号决定。根据本发明 的实例中，一个用户输入装置被连接至生成第一控制信号的源头，操作者可通过操作用户 输入装置来方便地控制占空比的平均值。本发明的实例中，非交叠信号产生电路是对称的，举例来说，其中的元件一个接另 一个毗邻放置，具有相应功能的元件(如与非门214和215，反相器212和213)大约具有相 同电学参数。因此，频率倍增信号中邻近周期的误差被限制为相当低的数值，如约1%。本发明的另一个实例中，电容224的一端(图4中的下端)连接至Vdd，另一端仍 旧连接在M0S晶体管222和M0S晶体管221的漏极。电容234的一端(图4中的下端)连 接至Vdd，另一端仍旧连接在M0S晶体管232和M0S晶体管231的漏极。根据本发明的实例中，第一控制信号能被自动地控制。参见图5和6作详细的说 明。如图5所示，非交叠信号产生电路la进一步包括第一反馈电路6，。第一反馈电路 6用于接收并使用频率倍增信号45和第一参考信号46来生成第一控制信号42。第一反馈电路6有不同的实施例，其中包括显示图6中的实施例。图6中的第一反馈电路6包括第一误差信号放大器61、电容62和第一电阻63。 误差信号放大器61接收来自第二电阻71和第三电阻72共用端的参考信号46。因为第二 电阻71和第三电阻72串联连接在Vdd和地之间，在它们共用端的电势，举例来说，信号46 的电压由它们的电阻决定。例如，假设电阻71的阻值为400 Q，而电阻72的阻值为600 Q， 信号46的电压将为0. 4Vdd。电容62和第一电阻63形成积分电路，提供频率倍增信号45 的平均电压到误差信号放大器61的负输入端。信号45的平均电压能通过等式(1)计算出来Vaverage = Duty45^Vdd (I)其中Duty45是信号45的占空比。因此，信号46的电压和信号45的平均电压之间的误差被放大作为第一控制信号 42。例如，当电阻71和电阻72具有相同阻值时，信号45的占空比为40%，第一控制信号42 的电压约为Vdd。因此，电容224和234快速放电，反相器241和242比以前翻转的早些。 结果为，信号45的占空比増加到50%。最后，第一控制信号42的电压保持在由信号46决 定的某数值，该数值将信号45的占空比调整到50%。可见，通过变化信号46的电压，信号45的平均占空比能被方便地控制。例如，当 信号46的电压为0. 3Vdd时，信号45的平均占空比将为0. 3。关于上述讨论的频率倍増器I或la，虽然信号45的平均占空比被很好地控制，占 空比可以在不同的周期里变化。到最后，如图7所示，频率倍増器Ib进ー步包括占空比变换电路8。该占空比变换 电路8用于接收第二信号47，并使第二信号47的占空比变化到预设值，以致于生成第一信 号41。根据本发明的实施例中，预设值可为50 %左右。如图8所示，根据本发明的实施例中，占空比变换电路8包括脉冲产生器81、充放 电路82和模数转换器(ADC) 83。具体地，脉冲产生器81用于接收第二信号47，并使用第二信号来生成脉冲方波信 号e，如图13所示。可见，在信号47的每个上升沿有负脉冲，例如在セ7时刻。充放电路82用于接收脉冲方波信号e和第二控制信号48,根据脉冲方波信号e, 以至少部分由第二控制信号48決定的速度，改变充放电路输出端的电压，例如信号f的电 压。根据本发明的实施例中，第二控制信号48的电压可为(I)固定；(2)手动控制的；(3) 自动控制，与第一控制信号42类似。模数转换器83用于接收并将信号f从模拟转换到数字，来生成第一信号41。充放电路82有不同的实施例，图9所示为其中一个实施例，其中在充放电路输出 端的电压以一速度减少，该速度至少部分由第二控制信号48决定的。如图9所示，充放电路82包括第三P型MOS晶体管821 (M0S821)，第五N型MOS晶 体管822(M0S822)，第六N型MOS晶体管823 (M0S823)和第三电容824。P型MOS晶体管821 的栅极和N型MOS晶体管822的栅极相互连接，用于接收脉冲方波信号e ；P型MOS晶体管 821的源极和第三电容824的一端连接，用于连接至正电源，如Vdd ;P型MOS晶体管821的 漏极连接至N型MOS晶体管822的漏极和第三电容824的另一端，来形成充放电路82的输 出端并输出信号LN- MOS晶体管822的源极连接至N型MOS晶体管823的漏极。N型 MOS晶体管823的栅极接地。本发明的另ー实施例，第三电容824的一端(图9中的上端)为接地而不是连接 Vdd,而第三电容824的另一端还是连接P型MOS晶体管821的漏极和N型MOS晶体管822 的漏极。在图9，模数转换器83包括施密特触发器83。在别的实施例中，模数转换器83可 包括比较器或其他合适的模数转换器。
因此，在脉冲方波信号e的负脉冲，例如在t7时刻，P型M0S晶体管821导通，且电 容824的较低端被充电到Vdd，也即信号f的电压为Vdd，因此信号41为0。当脉冲方波信 号e变回1时，例如在t8时刻，P型M0S晶体管821截止而N型M0S晶体管822导通。同 样N型M0S晶体管823通过第二控制信号48导通，电容824的较低端通过N型M0S晶体管 822和N型M0S晶体管823放电。当N型M0S晶体管822、N型M0S晶体管823和电容824 的参数已经特定，电容824的放电速度由第二控制信号48决定。因此当第二控制信号的电 压增加时，施密特触发器83较早地翻转而输出1。如图10所示的本发明实施例中，占空比变换电路8a进一步包括第二反馈电路84。 第二反馈电路84用于接收第二参考信号49和由模数转换器83生成的信号41，以生成第二 控制信号48，该信号是动态的。第二反馈电路84有不同的实施例，图11所示为其中一个。与上面讨论的第一反馈电路6类似，在占空比变换电路8b中的第二反馈电路84 包括第二误差信号放大器841,用于接收第二参考信号49和第一信号41。电容842和电阻 843形成积分电路，提供信号41的平均电压到误差信号放大器841的负输入端。信号41的 平均电压能通过等式(2)计算出来Vaverage = Duty41*Vdd (2)其中Duty41为信号41的占空比。因此，通过设置电阻87和电阻88的阻值，可产 生有所需且确定的占空比的第一信号。例如，假如电阻87和电阻88有相同的阻值，信号41 的占空比最终为0.5。此外，本实施例中另外增加两个反相器85和86，来增加第一信号41驱动负载的能 力。本发明的实例中，频率倍增器l、la或lb能被用在不同的设置中，包括但不限于电流泵。本发明的实例中，提供一种频率倍增的方法90。在902，上面讨论的频率倍增器1、 la或lb接收第一信号41。在904，频率倍增器1、la或lb倍增第一信号41的频率。本说明书中使用例子来揭示本发明，包括最佳实施方式，也使本领域的一般技术 人员能够实施本发明，包括制造和使用任何装置或系统，并执行任何合成的方法。本发明的 专利权的范围由权利要求来限定，可包括本领域的技术人员能想到的其他实施例。这种其 他的实例确定为包括在权利要求的范围内，假如该实例中的结构部件与权利要求的文字语 言并没有不同，或者假如包括与权利要求的文字语言无实质区别的等同结构部件。
权利要求
1.一种频率倍増器，其特征在于，包括 非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定； 结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍増信号。
2.如权利要求I所述的频率倍増器，其特征在于所述结合电路包括或门。
3.如权利要求I所述的频率倍増器，其特征在于，所述非交叠信号产生电路包括 输入模块，用于接收所述第一信号，井根据所述第一信号生成第一时钟信号和第二时钟信号； 第一可控延迟模块，用于接收所述第一时钟信号和第一控制信号，将至少部分由所述第一控制信号決定的第一延迟应用到所述第一时钟信号中，来生成第一延迟信号； 第二可控延迟模块，用于接收所述第二时钟信号和第一控制信号，将至少部分由所述第一控制信号決定的第二延迟应用到所述第二时钟信号中，来生成第二延迟信号； 输入模块进ー步用于接收所述第一延迟信号和第二延迟信号，井根据所述第一信号、所述第一延迟信号和第二延迟信号来生成所述第一时钟信号和第二时钟信号； 输出模块，用于接收所述第一延迟信号并据此生成第一非交叠信号，接收所述第二延迟信号并据此生成第二非交叠信号。
4.如权利要求3所述的频率倍増器，其特征在于所述输出模块包括第一反相器、第二反相器、第三反相器、第一与非门和第二与非门，所述第一反相器的一个输入端和所述第二与非门的输入端用于接收所述第一信号，所述第一与非门的另一输入端连接来接收所述第ニ延迟信号，所述第一反相器的输出端连接至所述第二与非门的ー个输入端，所述第二与非门的另一输入端用于接收所述第一延迟信号，所述第一与非门的输出端连接至所述第二反相器的输入端，所述第二与非门的输出端连接至所述第三反相器的输入端，所述第二反相器用于输出所述第一时钟信号，所述第三反相器用于输出所述第二时钟信号； 所述输出模块包括第四反相器和第五反相器，所述第四反相器的输入端用于接收所述第一延迟信号，所述第五反相器的输入端用于接收所述第二延迟信号，所述第四反相器用于输出所述第一非交叠信号，所述第五反相器用于输出所述第二非交叠信号。
5.如权利要求3所述的频率倍増器，其特征在于所述第一可控延迟模块和所述第二延迟模块一起用于 当所述第一控制信号的电压增加时，降低所述第一非交叠信号的占空比和所述第二非交叠信号的占空比； 当所述第一控制信号的电压降低时，増加所述第一非交叠信号的占空比和所述第二非交叠信号的占空比。
6.如权利要求3所述的频率倍増器，其特征在于 所述第一可控延迟模块包括第一 P型MOS晶体管、第一 N型MOS晶体管、第二 N型MOS晶体管和第一电容； 所述第一 P型MOS晶体管的源极连接至正电源；所述第一 P型MOS晶体管栅极和所述第一 N型MOS晶体管的栅极相连接，用于接收第一时钟信号；所述第一 N型MOS晶体管的源极连接至所述第二 N型MOS晶体管的漏扱，所述第一 P型MOS晶体管的漏极连接至所述第一 N型MOS晶体管的漏极和所述第一电容的一端，来生成所述第一延迟信号，所述第二 N型MOS晶体管的源极和所述第一电容的另一端接地，所述第二 N型MOS晶体管的栅极用于接收所述第一控制信号。
7.如权利要求3所述的频率倍増器，其特征在于 所述第二延迟模块包括第二 P型MOS晶体管、第三N型MOS晶体管、第四N型MOS晶体管和第二电容； 所述第二 P型MOS晶体管的源极连接至正电源；所述第二 P型MOS晶体管栅极和所述第三N型MOS晶体管的栅极相连接，用于接收第二时钟信号；所述第三N型MOS晶体管的源极连接至所述第四N型MOS晶体管的漏极，所述第二 P型MOS晶体管的漏极连接至所述第三N型MOS晶体管的漏极和所述第二电容的一端，来生成所述第二延迟信号，所述第四N型MOS晶体管的源极和所述第二电容的另一端接地，所述第四N型MOS晶体管的栅极用于接收所述第一控制信号。
8.如权利要求I所述的频率倍増器，其特征在干，进ー步包括 第一反馈电路，用于接收所述频率倍増信号和第一參考信号，使用所述频率倍増信号和所述第一參考信号来生成第一控制信号。
9.如权利要求8所述的频率倍増器，其特征在于，所述第一反馈电路包括 第一误差信号放大器，用于接收第一參考信号和所述频率倍増信号，根据所述第一參考信号和所述频率倍増信号的电压误差生成所述第一控制信号。
10.如权利要求9所述的频率倍増器，其特征在于所述第一參考信号的电压为可调的。
11.如权利要求I所述的频率倍増器，其特征在干，进ー步包括 占空比变换电路，用于接收第二信号，并将所述第二信号的占空比变换到预设值，来生成第一信号。
12.如权利要求11所述的频率倍増器，其特征在于所述预设值为50%。
13.如权利要求11所述的频率倍増器，其特征在于，所述占空比变换电路包括 脉冲产生器，用于接收所述第二信号，并使用所述第二信号来生成脉冲方波信号； 充放电路，用于接收所述脉冲方波信号和第二控制信号，并根据所述脉冲方波信号，以至少部分由所述第二控制信号決定的速度，改变所述充放电路输出端的电压； 模数转换器，连接至所述充放电路的输出端，并将所述充放电路的输出从模拟信号转变为数字信号，来生成所述第一信号。
14.如权利要求13所述的频率倍増器，其特征在于在所述充放电路的输出端的电压，以至少部分由所述第二控制信号決定的速度減少。
15.如权利要求13所述的频率倍増器，其特征在于 所述充放电路包括第三P型MOS晶体管、第五N型MOS晶体管、第六N型MOS晶体管和第三电容； 所述第三P型MOS晶体管的栅极与所述第五N型MOS晶体管的栅极相互连接，并用于接收所述脉冲方波信号；所述第三P型MOS晶体管的源极和所述第三电容的一端连接，连接至正电源；所述第三P型MOS晶体管的漏极连接至所述第五N型MOS晶体管的漏极和所述第三电容的另一端，来形成所述充放电路的输出端，所述第五N型MOS晶体管的源极连接至所述第六N型MOS晶体管的漏极，所述第六N型MOS晶体管的栅极用于接收所述第二控制信号，所述第六N型MOS晶体管的源极接地。
16.如权利要求13所述的频率倍增器，其特征在于其中占空比变换电路进ー步包括 第二反馈电路，用于接收所生成的第一信号和第二參考信号，使用所述第一信号和所述第二參考信号来生成所述第二控制信号。
17.如权利要求16所述的频率倍増器，其特征在于，所述第二反馈电路包括 第二误差信号放大器，用于接收第二參考信号和所述第一信号，根据所述第二參考信号和所述第一信号的电压误差生成所述第一控制信号。
18.如权利要求16所述的频率倍増器，其特征在于所述第二參考信号的电压是可调的。
19.一种频率倍増的方法，其特征在于，包括 用频率倍増器接收第一信号，所述频率倍増器包括非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号決定；结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍増信号； 用所述频率倍増器倍增所述第一信号的频率。
20.如权利要求19所述的方法，其特征在于所述频率倍増器包括第一反馈电路，用于接收所述频率倍増信号和第一參考信号，使用所述频率倍増信号和所述第一參考信号来生成所述第一控制信号。
21.如权利要求19所述的方法，其特征在于所述频率倍増器进ー步包括占空比变换电路，用于接收第二信号，并将所述第二信号的占空比变换到预设值，来生成第一信号。
全文摘要
本发明公开了一种频率倍增器，包括非交叠信号产生电路，用于接收第一信号和第一控制信号，并生成第一非交叠信号和第二非交叠信号，所述第一非交叠信号和第二非交叠信号都具有所述第一信号的频率，其中所述第一非交叠信号的占空比和第二非交叠信号的占空比的平均值由所述第一控制信号决定；结合电路，用于接收并结合所述第一非交叠信号和第二非交叠信号，来生成频率倍增信号。本发明的频率倍增器能生成具有准确占空比的频率倍增信号。
文档编号H03K5/00GK102664608SQ20101060937
公开日2012年9月12日 申请日期2010年12月28日 优先权日2010年12月28日
发明者刘家洲, 陶云彬 申请人:博通集成电路(上海)有限公司