专利名称：高增益高速轨对轨输入和输出运算放大器及偏置电路的制作方法
技术领域：
本实用新型涉及一种高增益高速轨对轨输入和输出运算放大器及偏置电路。
背景技术：
运算放大器广泛应用于消费类电子器件，通信设备，工业控制系统和医疗器件中。 随着信号处理速度的增加和手提设备的广泛应用，高速度，高增益及低功耗的放大器变的 越来越重要。AB类轨对轨输入和输出运算放大器具备低功耗，高增益的特性。图1是一种常规的轨对轨输入和输出AB类运算放大器，该放大器主要包括以下三 个部分1、输入端轨对轨差分放大级；2、共源共柵放大级；3、AB类控制电路以及轨对轨输出级。由于折叠式共源共柵放大级存在较大的寄生电容，图1中的运算放大器的输入端 轨对轨差分放大级包括一对N型晶体管(13和14)和一对P型晶体管(28和29)。当11和 12端差分信号接近VSS时，晶体管13和14工作，当11和12端差分信号接近VDD时，晶体 管28和29工作，当11和12端差分信号在电源电压中间时，2对晶体管同时工作。为保证 放大器带宽不随输入信号变化，输入对管的跨导总和要保持不变。晶体管22和23检测输 入共模信号，通过晶体管32和30以及晶体管18和16将部分或全部的相应尾电流19及26 转换到相应的输入晶体管对，以保证输入对管的跨导总和基本不变。从而保证放大器带宽 不随输入信号变化。图1中的运算放大器的共源共柵放大级包含由晶体管42，43，44和45构成的折叠 式共源共柵放大级以及晶体管51，52，58，59和增益加强放大器60组成的差分到单端的转 换。偏置放大器66强迫支路37和40的电压相同，并通过电流源38和输出支路65来控制 折叠式共源共柵级所需的偏置电流。图1中的输入端轨对轨差分放大级和共源共柵放大级构成第一级放大。图1中的运算放大器的AB类控制电路以及轨对轨输出级由晶体管61和62构成 第二级放大。AB类偏置电路46将输出级晶体管61和62偏置在一定的静态电流，保证放大 器的低功耗，同时在需要时又能提供较大的输出电流。为了增加放大器的增益，晶体管42和43的长度(L)通常比较大(L > 2 μ m)，另 外，为减少放大器的噪声，晶体管42和43的饱和电压也通常比较大。当系统要求高速度和 高增益时，由于折叠式共源共柵支路40和41的电容较大，系统的次极点接近带宽，影响系 统的稳定性。晶体管42和43的长度在这种情况下必须减小，在极端情况下会减小到工艺 的最小值。这样该放大器的增益会有很大的下降，通常会小于70dB，不能满足很多应用的要 求。另外当晶体管42和43的长度很小时，它们的饱和电压会很小，跨导增加，使得放大器 噪声增加。图1的放大器结构不能满足高速度高增益的要求。
实用新型内容本实用新型提供一种高增益高速轨对轨输入和输出运算放大器及偏置电路，具有 高增益，高速度，低噪声特性，并且保持放大器的低功耗。为了达到上述目的，本实用新型提供一种高速轨对轨输入和输出运算放大器及偏 置电路，包含电路连接的输入端轨对轨差分放大级、共源共柵放大级、AB类控制电路以及轨 对轨输出级；所述的运算放大器及偏置电路，利用一对电阻来取代原有共源共柵放大级中的一 对晶体管，且新增若干晶体管和电阻来组成动态偏置电路，该动态偏置电路保证通过共源 共柵级的电流基本不变，从而保持放大器的带宽、增益和摆率在不同的输入共模电压情况 下基本不变，同时新的动态偏置电路不需要偏置放大器，使得整个运算放大器及偏置电路 省略了偏置放大器，从而减小了放大器功耗和复杂性。本实用新型还提供一种高增益高速轨对轨输入和输出运算放大器及偏置电路，包 含电路连接的输入端轨对轨差分放大级、共源共柵放大级、AB类控制电路以及轨对轨输出 级；所述的运算放大器及偏置电路利用一对电阻来取代原有共源共柵放大级中的一 对晶体管，且省略了偏置放大器；所述的运算放大器及偏置电路新增了全差分增益加强放大器和若干晶体管，该全 差分增益加强放大器结合若干晶体管，为运算放大器的第二级提供动态偏置；所述的全差分增益加强放大器包含电路连接的第一放大级、第二放大级和共模反 馈放大器；所述的第一放大级包含电路连接的一对输入晶体管和一对负载晶体管；所述的第二放大级是低增益放大级，包含电路连接的一对输入晶体管和一对负 载晶体管，还包含一对电阻和一对电流源，第二放大级主要为折叠式共源共柵支路提供偏 置；所述的共模反馈放大器为全差分增益加强放大器的第一放大级提供共模电压；该全差分增益加强放大器可以减小共源共柵支路的失调电压，保持主放大器的失 调电压由输入晶体管对决定的特性。本实用新型是一种高增益，高带宽，低功耗的AB类放大器电路。本实用新型基于 全差分增益加强放大器和动态偏置电路，可以用于相对较大线宽的通用CMOS工艺，从而减 少了集成电路的成本和系统成本，同时实现高性能的运算放大器。
图1是背景技术中的AB类轨对轨输入和输出运算放大器的电路图；图2是本实用新型提供的高速轨对轨输入和输出运算放大器及偏置电路的电路 图；图3是本实用新型提供的高增益高速轨对轨输入和输出运算放大器及偏置电路 的电路图；图4是图3中的增益加强放大器的电路图。
具体实施方式
以下根据图2 图4，具体说明本实用新型的较佳实施例图2是本实用新型提供的高速轨对轨输入和输出运算放大器及偏置电路的电路 图，该运算放大器及偏置电路的输入级和输出级与图1所示的背景技术中的运算放大器相 同。为解决图1中的运算放大器在高带宽时遇到的问题，图2中放大器的折叠式共源 共柵放大级由两个电阻42和43取代图1中的晶体管42和43。另外，由晶体管33，36和电 流源34及电阻38组成新的动态偏置电路。晶体管36和电阻38与晶体管44，45及电阻42 和43按比例匹配(晶体管36与44和45的比例一样，晶体管38与42和43的比例一样， 但比值与前者相反，一般可以取晶体管36与晶体管44和45的比值为1 10，那么晶体管 38与晶体管42和43比例是10 1)。当输入信号高于VDD/2时，晶体管33上的电流为零， 电流源34提供通过支路47，48和50的偏置电流。当输入信号接近VSS时，晶体管33中的 电流增加，使得偏置支路37的电流增加，从而增加流过支路40和41的电流，保持通过支路 47，48和50的电流不变。该动态偏置电路保证通过共源共柵级的电流基本不变，从而保持放大器的带宽、 增益和摆率在不同的输入共模电压情况下基本不变，同时新的动态偏置电路不需要偏置放 大器，从而减小了放大器功耗和复杂性。图2中电阻42，43和晶体管44，45以及一对输入 晶体管28，29的寄生电容值相对较小，使得该放大器能在大带宽下稳定。另外电阻42和43 的白噪声小，从而使运算放大器具有高速度，低噪声的特性。然而图2所示的运算放大器相对于图1所示的背景技术中的放大器来说，增益并 没有增加。为得到一个高速度，低噪声同时具有高增益的运算放大器我们可以利用增益加强 放大器提高折叠式共源共柵支路的输出阻抗，从而增加运算放大器的增益。图3是本实用新型提供的高增益高速轨对轨输入和输出运算放大器及偏置电路 的电路图。在图2所示的高速轨对轨输入和输出运算放大器及偏置电路的基础上引入增益 加强放大器100，并用晶体管33和34结合增益加强放大器100为运算放大器的第二级(晶 体管61和62)提供动态偏置。图4是图3中增益加强放大器100的电路图，该放大器100为全差分增益加强放 大器，图4中的80和90分别与图3的中45和44相连接，同时图4中的80和90分别也与 图3中的35和36相连接；图4中的97和98分别与图3中的41和40相连接。该全差分 增益加强放大器100的第一放大级包含一对输入晶体管71和72以及负载晶体管75和76。 第二放大级是低增益放大级，它由一对输入晶体管86和87，负载晶体管79和91，电阻78 和92以及电流源81和95组成，第二放大级主要为折叠式共源共柵支路提供偏置，当输入 共模电压接近VSS时，动态电流从图3的晶体管33和34经过支路35和36流入图4中的 输出支路80和90，从而动态的调节图3中电阻42和43上的电流，保持折叠式共源共柵支 路47，48及50的偏置电流基本不变。和图2相同图4中晶体管79和电阻78以及晶体管 91和电阻92与图3中的晶体管44和电阻42以及晶体管45和电阻43按比例相匹配。图 4中共模反馈放大器96为全差分增益加强放大器100的第一级提供共模电压，共模电压值 由电压源94决定，通常设置在IV左右。图4的全差分增益加强放大器可以减小共源共柵支路的失调电压，保持主放大器的失调电压由输入对管决定的特性。图3中的增益加强放大器100也可以用单边放大器实现，即对晶体管45提供增益 加强。图3和图4给出了一种高增益高带宽低功耗高速轨对轨输入和输出运算放大器 及偏置电路的实现方法。在通用的0. 5 μ m线宽的CMOS工艺下，图3中的运算放大器OdB 带宽可以达到100MHz，增益达到120dB，输入端白噪声低于5nV/Hz，输入共模电压范围为 VSS-0. 2到VDD+0. 2，静态工作电流小于2. 5mA。尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上 述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于 本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附 的权利要求来限定。
权利要求1.一种高速轨对轨输入和输出运算放大器及偏置电路，包含电路连接的输入端轨对轨 差分放大级、共源共柵放大级、AB类控制电路以及轨对轨输出级，其特征在于，该运算放大器及偏置电路利用一对电阻来取代原有共源共柵放大级中的一对晶体管， 且新增若干晶体管和电阻来组成动态偏置电路，该动态偏置电路省略了偏置放大器。
2.一种高增益高速轨对轨输入和输出运算放大器及偏置电路，包含电路连接的输入端 轨对轨差分放大级、共源共柵放大级、AB类控制电路以及轨对轨输出级，其特征在于，所述的运算放大器及偏置电路利用一对电阻来取代原有共源共柵放大级中的一对晶 体管，且省略了偏置放大器；所述的运算放大器及偏置电路新增了全差分增益加强放大器和若干晶体管，该全差分 增益加强放大器结合若干晶体管，为运算放大器的第二级提供动态偏置。
3.如权利要求2所述的高增益高速轨对轨输入和输出运算放大器及偏置电路，其特征 在于，所述的全差分增益加强放大器包含电路连接的第一放大级、第二放大级和共模反馈 放大器。
4.如权利要求3所述的高增益高速轨对轨输入和输出运算放大器及偏置电路，其特征 在于，所述的第一放大级包含电路连接的一对输入晶体管和一对负载晶体管；所述的第二放大级是低增益放大级，包含电路连接的一对输入晶体管和一对负载晶体 管，还包含一对电阻和一对电流源，第二放大级主要为折叠式共源共柵支路提供偏置；所述的共模反馈放大器为全差分增益加强放大器的第一放大级提供共模电压。
5.一种高增益高速轨对轨输入和输出运算放大器及偏置电路，包含电路连接的输入端 轨对轨差分放大级、共源共柵放大级、AB类控制电路以及轨对轨输出级，其特征在于，所述的运算放大器及偏置电路利用一对电阻来取代原有共源共柵放大级中的一对晶 体管，且省略了偏置放大器；所述的运算放大器及偏置电路新增了单边放大器和若干晶体管，该单边放大器结合若 干晶体管，为运算放大器的第二级提供动态偏置。
专利摘要一种高增益高速轨对轨输入和输出运算放大器及偏置电路，利用一对电阻来取代原有共源共柵放大级中的一对晶体管，省略了偏置放大器，且新增了增益加强放大器和若干晶体管，该增益加强放大器结合若干晶体管来提供动态偏置。本实用新型是一种高增益，高带宽，低功耗的AB类放大器电路。本实用新型基于全差分增益加强放大器和动态偏置电路，可以用于相对较大线宽的通用CMOS工艺，从而减少了集成电路的成本和系统成本，同时实现高性能的运算放大器。
文档编号H03F3/21GK201781460SQ20102028895
公开日2011年3月30日 申请日期2010年8月12日 优先权日2010年8月12日
发明者张洪, 杨清 申请人:美凌微电子(上海)有限公司