专利名称：电平位移器及包括该电平位移器的半导体集成电路的制作方法
技术领域：
本发明涉及一种安装在具有不同的电源电压的半导体集成电路中的电平位移器，特别是涉及一种具有绝缘击穿电压和阈值电压互不相同的晶体管，并且适用于通过细微制造工艺制造出的半导体集成电路的电平位移器。
背景技术：
近年来，在一个半导体集成电路中混合安装有模拟电路和数字电路，并且半导体集成电路有多功能化的趋势。在 半导体集成电路中，包括很多模拟电路的接口部分的电源电压(输入/输出电压)为2. 5V或3. 3V左右,相对于此,数字电路的电源电压(核心电压)逐渐低电压化，已降到I. IV左右。也就是说，近年来的半导体集成电路一般具有不同的电源电压。因此，需要电平位移器，该电平位移器用来将从进行低电压工作的功能块输出且电压振幅低的信号转换成电压振幅高的信号，并将该转换后的信号传递给进行高电压工作的电路。作为现有电平位移器有下述电平位移器，即用进行低电压工作的反相电路对电压振幅低的输入脉冲信号进行逻辑反转，再用动作彼此相反的两个电平位移器对由该反相电路的输入信号和输出信号构成且电压振幅低的互补脉冲信号分别进行电平位移，由此达成高速工作和低功耗工作(参照例如专利文献I)。还有下述电平位移器，即不是设置用来对电压振幅低的输入脉冲信号进行逻辑反转的、进行低电压工作的反相电路，而是除去电压振幅低的输入脉冲信号的直流成分，再用输入和输出已短路且进行高电压工作的反相电路向该已除去直流成分的信号施加偏压，然后将该已施加偏压的信号输入给构成进行高电压工作的反相电路的P沟道型晶体管和N沟道型晶体管的各个栅极(参照例如专利文献2)。专利文献I :日本公开特许公报特开2004-40262号公报专利文献2 :日本公开特许公报特开2003-110419号公报
发明内容
-发明所要解决的课题-出于防止晶体管特性恶化的观点，在45nm制造工艺一代以后的细微制造工艺中受到下述设置上的制约，即当设置包括进行低电压工作的晶体管中绝缘击穿电压低且阈值电压低(0.3V 0.4V左右)的晶体管的电路时，一定要使其沟道方向即漏极、栅极和源极的排列方向统一为同一方向。因为在例如专利文献I中的电平位移器中，对电压振幅低的输入脉冲信号进行逻辑反转的反相电路与在数字电路中使用的晶体管一样由绝缘击穿电压低且阈值电压低的晶体管构成，所以该电平位移器在细微制造工艺中受到设置上的制约。因此，当该电平位移器的电路图案呈长方形时，即使在半导体集成电路中存在若让该电路图案旋转90°则能够设置该电路图案的空置区域，也不能够进行上述旋转设置，不能够有效地利用半导体集成电路的空置区域。
另一方面，即使采用不会受到设置上的制约的高阈值电压晶体管以代替低阈值电压晶体管，用该高阈值电压晶体管构成该反相电路，该电平位移器也不会正常地工作。因此，若要做到能够有效地利用半导体集成电路的空置区域，就需要关于该电平位移器准备使低阈值电压晶体管的沟道方向旋转90°而构成的其他电路图案，但是这会成为设计工时增加的原因。低阈值电压晶体管还有漏电流比较大、特性由于来自高电压电源的反冲现象(kickback)等而随时间的推移恶化等问题。特别是因为该电平位移器是通过在高电压电路的结构上进行改良来实现高速化和低功耗化的，所以低电压电路的特性恶化直接影响到电平位移器的高速工作性。相对于此，例如专利文献2中的电平位移器不用低阈值电压晶体管构成，因而难以出现设置上的制约的问题、以及漏电流或特性随时间的推移恶化等问题。然而，因为该电平位移器需要用来除去电压振幅低的输入脉冲信号的直流成分的电容元件，所以有电路规模会增大的问题。因为在该电平位移器中使进行高电压工作的反相电路的输入和输出短路 来生成偏压，所以也有直通电流总是流经该反相电路，使得消耗电流增大的问题。本发明正是鉴于以上问题而完成的。其目的在于提供一种能够在细微制造工艺中自由设置、电路规模和功耗小并且难以随时间的推移恶化的电平位移器。-用于解决课题的技术方案-例如，将电压振幅低的输入脉冲信号转换成电压振幅高的信号的电平位移器，包括低电压电路和高电压电路，该低电压电路由输入脉冲信号生成电压振幅低的互补脉冲信号，该高电压电路根据互补脉冲信号生成电压振幅高的脉冲信号。在此，低电压电路具有多个反相电路和至少一个电阻性开关电路，该反相电路主要由高阈值电压晶体管构成，多个该反相电路级联在一起，该电阻性开关电路连接在多个所述反相电路中的至少一个反相电路的输入和输出之间，在导通时作为电阻工作。根据上述结构，通过电阻性开关电路成为导通状态，低电压电路中的至少一个反相电路就会作为放大电路工作，因而能够将电压振幅低的输入脉冲信号放大到达到主要由高阈值电压晶体管构成的反相电路的阈值电压的程度。因此，即使低电压电路中的反相电路主要由高阈值电压晶体管构成，该电平位移器也能够将电压振幅低的输入脉冲信号转换成电压振幅高的信号。低电压电路也可以具有多个电阻性开关电路。在该情况下，也可以是这样的，即能够对多个电阻性开关电路进行彼此独立的控制。-发明的效果-根据本发明，不使用低阈值电压晶体管即能够构成电平位移器，所以能够做到不会受到细微制造工艺中的设置上的制约。因为在电平位移器中也不使用用来除去输入脉冲信号的直流成分的电容元件，所以能够使电平位移器的电路规模较小。再加上，因为使用高阈值电压晶体管，所以漏电流会减少，特性由于来自高电压电源的反冲现象等而随时间的推移恶化的现象也会得以抑制。
图I是第一实施方式所涉及的电平位移器的电路结构图。
图2是低电压电路中的反相电路的电路结构图。图3是显示低电压电路的变形例的图。图4是第二实施方式所涉及的电平位移器的电路结构图。图5是显示将电平位移器设置在半导体集成电路中的设置例的图。
具体实施例方式(第一实施方式)图I示出第一实施方式所涉及的电平位移器的电路结构。本实施方式所涉及的电平位移器由低电压电路10和高电压电路20构成，该低电压电路10由电压振幅低的输入脉冲信号IN_L生成电压振幅低的互补脉冲信号0UT_L，该高电压电路20根据信号0UT_L生成 电压振幅高的脉冲信号0UT_H。在低电压电路10中，两个反相电路11级联在一起。信号IN_L输入给位于前级的反相电路11，位于后级的反相电路11的输入和输出成为信号0UT_L。如图2所示，反相电路11由串联在低电压电源VDDL和低电压接地VSSL之间的P沟道型晶体管111和N沟道型晶体管112构成。应予说明，该晶体管111、112是不会受到设置上的制约的高阈值电压
晶体管。再看图1，在位于前级的反相电路11的输入和输出之间连接有电阻性开关电路
12。电阻性开关电路12受到控制信号CTL的开关控制，在处于导通状态时作为电阻工作。电阻性开关电路12能够由如附图所示的串联在一起的开关元件121和电阻元件122构成，除此之外，电阻性开关电路12还能够由在处于导通状态时具有沟道电阻的P沟道型晶体管或N沟道型晶体管、或者传输门等构成。应予说明，构成电阻性开关电路12的晶体管也是不会受到设置上的制约的高阈值电压晶体管。在高电压电路20中，N沟道型晶体管21、22的源极与高电压接地VSSH连接，栅极与信号0UT_L连接。P沟道型晶体管23、24的源极与高电压电源VDDH连接。N沟道型晶体管21、22的漏极和P沟道型晶体管23、24的漏极相连接，N沟道型晶体管22、21的漏极和P沟道型晶体管23、24的栅极相连接。对P沟道型晶体管24和N沟道型晶体管22的连接点的电压进行逻辑反转而生成的就是信号OUTJL以下，对如上所述构成的电平位移器的工作情况加以说明。当信号IN_L为L电平时，位于后级的反相电路11的输入为H电平，位于后级的反相电路11的输出为L电平，N沟道型晶体管21成为导通状态。由此，高电压接地VSSH施加在栅极上的P沟道型晶体管24成为导通状态，P沟道型晶体管24和N沟道型晶体管22的连接点的电压成为高电压电源VDDH即H电平。其结果是，信号0UT_H确定为将P沟道型晶体管24和N沟道型晶体管22的连接点的逻辑反转而成的电平即L电平。另一方面，当信号IN_LS与低电压电源相同的电压振幅即H电平时，各个反相电路和各个晶体管进行与上述相反的工作，信号0UT_H确定为H电平。在此，当信号IN_L跃变时，使电阻性开关电路12导通。因为电阻性开关电路12 —成为导通状态就起到电阻的作用，所以由位于前级的反相电路11和电阻性开关电路12构成的电路部分作为放大电路工作。由此，信号IN_L放大到达到位于后级的反相电路11的阈值电压的程度，并输入给位于后级的反相电路11。因此，即使反相电路11主要由高阈值电压晶体管构成，该电平位移器也能够将电压振幅低的输入脉冲信号IN_L转换成电压振幅闻的"[目号。应予说明，当电阻性开关电路12处于导通状态时，虽然直通电流流经位于前级的反相电路11，但是该反相电路以低电压驱动，并且该反相电路主要由高阈值电压晶体管构成，因而与由绝缘击穿电压低且阈值电压低的晶体管构成反相电路的情况相比其功耗更少。通过使用高阈值电压晶体管，漏电流就会减少，而且特性由于来自高电压电源的反冲现象等而随时间的推移恶化的现象也会得以抑制。当电阻性开关电路12处于导通状态时，虽然电流从低电压电源或接地经电阻性开关电路12流入信号IN_L的输入侧电路(未图示)中，但是通过确保电阻性开关电路12的电阻值足够大，则能够将该电流减少到可以不考虑的量。构成低电压电路10的反相电路11的个数并不限于两个。电阻性开关电路12的个数也并不限于一个。例如，可以如图3所示构成低电压电路10。也就是说，构成为将许多反相电路11级联在一起，并根据输入脉冲信号IN_L输出互补脉冲信号0UT_L的结构即可。 电阻性开关电路12只要连接在至少一个反相电路11的输入和输出之间即可。当存在多个电阻性开关电路12时，可以利用共用的控制信号CTL对该多个电阻性开关电路12进行同样的控制，也可以对多个电阻性开关电路12进行彼此独立的控制。使电阻性开关电路12导通还是不导通，以及当使其导通时使几个电阻性开关电路12导通，这根据信号IN_L的频率、高电压电路20的输入阻抗等决定即可。也就是说，当信号爪_1的频率高或高电压电路20的输入阻抗较大时，为了进一步增大放大能力，使更多的电阻性开关电路12导通。另一方面，当信号IN_L的频率低或高电压电路20的输入阻抗较小时，使导通的电阻性开关电路12的个数较少，进而也可以看情况使所有电阻性开关电路12成为非导通状态。(第二实施方式)在第一实施方式所涉及的电平位移器中，在以省电等目的使低电压电路10的工作停止后，信号0UT_L的阻抗会增高，信号0UT_H会成为不定值。于是，实现即使低电压电路10的工作停止也能够保持信号0UT_H的高电压电路。图4显示第二实施方式所涉及的电平位移器的电路结构。本实施方式所涉及的电平位移器包括结构与第一实施方式不同的高电压电路20A。以下,对第二实施方式与第一实施方式的区别加以说明。在高电压电路20A中，N沟道型晶体管21、22的栅极与信号0UT_L连接，在该N沟道型晶体管21、22的各个漏极之间连接有电阻性元件25。电阻性元件25能够由高电压接地VSSH施加在栅极上的P沟道型晶体管构成，也能够由高电压电源VDDH施加在栅极上的N沟道型晶体管或电阻元件等构成。N沟道型晶体管21、22的漏极与开关电路26连接。开关电路26利用高电压电源VDDH对N沟道型晶体管21、22的各个漏极进行预充电。开关电路26能够由连接在N沟道型晶体管21、22的各个漏极和高电压电源VDDH之间的两个P沟道型晶体管构成。N沟道型晶体管21、22的源极与开关电路27连接。开关电路27当对N沟道型晶体管21、22进行预充电时切断直通电流，以不让电流流向接地。开关电路27能够由连接在N沟道型晶体管21、22的各个源极和高电压接地VSSH之间的两个N沟道型晶体管构成。
置位复位锁存电路28，以N沟道型晶体管21、22的各漏极电压为输入，当两漏极电压为H电平时保持输出状态，若任一漏极电压跃变到L电平，其输出就变化。将置位复位锁存电路28的输出的逻辑反转而生成的信号就是信号OUTJL置位复位锁存电路28的非反转输出和反转输出成为开关电路26、27的控制信号。也就是说，开关电路26、27根据置位复位锁存电路28的输出如下所述工作，即当使N沟道型晶体管21、22中的任一个N沟道型晶体管的漏极与高电压电源VDDH连接且使该一个N沟道型晶体管的源极与高电压接地VSSH切断时，使N沟道型晶体管21、22中的另一个N沟道型晶体管的源极与高电压接地VSSH连接且使该另一个N沟道型晶体管的漏极与高电压电源VDDH切断。
高电压电路20A的工作情况如下。当低电压电路10工作时，N沟道型晶体管21、22中的任一个N沟道型晶体管根据信号IN_L的跃变成为导通状态，该N沟道型晶体管的漏极电压暂时成为高电压接地VSSH即L电平。因此，置位复位锁存电路28的输出变化，信号0UT_H跃变。因为N沟道型晶体管21、22的各个漏极之间经电阻性元件25已短路，所以已成为导通状态的N沟道型晶体管的漏极电压再次成为H电平，置位复位锁存电路28保持输出状态。在该状态下，即使信号0UT_L的阻抗增高，置位复位锁存电路28的输出状态也不会变化。因此，即使低电压电路10停止工作，也能够保持信号OUTJL如上所述，因为第一和第二实施方式所涉及的电平位移器不使用受到设置上的制约的低阈值电压晶体管而构成，所以当进行半导体集成电路的平面布置时，能够将以上电平位移器自由旋转并设置在该半导体集成电路中。图5显示将电平位移器设置在半导体集成电路中的设置例。电平位移器2是第一和第二实施方式中的任一实施方式所涉及的电平位移器，假设为其电路图案呈长方形。半导体集成电路I是通过细微制造工艺制造出的电路，假设为在该半导体集成电路I的有些地方存在空置区域3。因为电平位移器2不会受到设置上的制约，所以能够应对空置区域3适当地将电平位移器2旋转并设置在该空置区域3。因此，能够有效地利用芯片面积。-产业实用性- 本发明所涉及的电平位移器作为下述电路构成要素很有用，该电路构成要素在通过细微制造工艺制造出且要求面积小、功耗低的半导体集成电路中，在以不同的电源电压工作的多个电路之间传输信号。-符号的说明-I-半导体集成电路；2_电平位移器；3_空置区域；10_低电压电路；11_反相电路；12-电阻性开关电路；121-开关元件；122-电阻元件；20_高电压电路；20A-高电压电路；21-N沟道型晶体管(第一 N沟道型晶体管)；22-N沟道型晶体管(第二 N沟道型晶体管)；23-P沟道型晶体管(第一 P沟道型晶体管)；24-P沟道型晶体管(第二 P沟道型晶体管)；25-电阻性元件；26-开关电路(第一开关电路)；27_开关电路(第二开关电路)；28_置位复位锁存电路。
权利要求
1.一种电平位移器,该电平位移器将电压振幅低的输入脉冲信号转换成电压振幅高的信号，其特征在干 该电平位移器包括 低电压电路，该低电压电路由所述输入脉冲信号生成电压振幅低的互补脉冲信号；和 高电压电路，该高电压电路根据所述互补脉冲信号生成电压振幅高的脉冲信号， 所述低电压电路具有 多个反相电路，该反相电路主要由高阈值电压晶体管构成，多个该反相电路级联在ー起；和 至少ー个电阻性开关电路，该电阻性开关电路连接在多个所述反相电路中的至少ー个反相电路的输入和输出之间，在导通时作为电阻工作。
2.根据权利要求I所述的电平位移器，其特征在于 所述低电压电路具有多个所述电阻性开关电路， 能够对多个所述电阻性开关电路进行彼此独立的控制。
3.根据权利要求I所述的电平位移器，其特征在于 所述电阻性开关电路具有串联在一起的开关元件和电阻元件。
4.根据权利要求I所述的电平位移器，其特征在于 所述电阻性开关电路是根据输入给栅极的控制信号进行开关工作的晶体管。
5.根据权利要求I所述的电平位移器，其特征在干 所述闻电压电路具有 第一 N沟道型晶体管和第二 N沟道型晶体管，该第一 N沟道型晶体管和该第二 N沟道型晶体管的源极与高电压接地连接，栅极与所述互补脉冲信号一一对应地连接；以及 第一 P沟道型晶体管和第二 P沟道型晶体管，该第一 P沟道型晶体管和该第二 P沟道型晶体管的源极与高电压电源连接，漏极与所述第一 N沟道型晶体管和所述第二 N沟道型晶体管的漏极一一对应地连接，栅极与所述第二 N沟道型晶体管和所述第一 N沟道型晶体管的漏极一一对应地连接。
6.根据权利要求I所述的电平位移器，其特征在干 所述闻电压电路具有 第一 N沟道型晶体管和第二 N沟道型晶体管，该第一 N沟道型晶体管和该第二 N沟道型晶体管的栅极与所述互补脉冲信号一一对应地连接； 电阻性元件，该电阻性元件连接在所述第一 N沟道型晶体管的漏极和所述第二 N沟道型晶体管的漏极之间； 第一开关电路，该第一开关电路对所述第一 N沟道型晶体管及所述第二 N沟道型晶体管的各个漏极和高电压电源的连接与否进行切換； 第二开关电路，该第二开关电路对所述第一 N沟道型晶体管及所述第二 N沟道型晶体管的各个源极和高电压接地的连接与否进行切換；以及 置位复位锁存电路，该置位复位锁存电路以所述第一 N沟道型晶体管和所述第二 N沟道型晶体管的各漏极电压为输入， 所述第一开关电路和所述第二开关电路，根据所述置位复位锁存电路的输出，当使所述第一 N沟道型晶体管和所述第二 N沟道型晶体管中的任ー个N沟道型晶体管的漏极与高电压电源连接且使该一个N沟道型晶体管的源极与高电压接地切断时，使所述第一 N沟道型晶体管和所述第二N沟道型晶体管中的另一个N沟道型晶体管的源极与高电压接地连接且使该另一个N沟道型晶体管的漏极与高电压电源切断。
7.一种半导体集成电路，其特征在于 所述半导体集成电路包括权利要求I所述的电平位移器。
全文摘要
本发明公开了一种电平位移器及包括该电平位移器的半导体集成电路。将电压振幅低的输入脉冲信号转换成电压振幅高的信号的电平位移器，包括低电压电路(10)和高电压电路(20)，该低电压电路(10)由输入脉冲信号生成电压振幅低的互补脉冲信号，该高电压电路(20)根据互补脉冲信号生成电压振幅高的脉冲信号。低电压电路(10)具有多个反相电路(11)和至少一个电阻性开关电路(12)，该反相电路(11)主要由高阈值电压晶体管构成，多个该反相电路(11)级联在一起，该电阻性开关电路(12)连接在多个反相电路(11)中的至少一个反相电路(11)的输入和输出之间，在导通时作为电阻工作。
文档编号H03K19/0185GK102859877SQ20108006652
公开日2013年1月2日 申请日期2010年12月7日 优先权日2010年5月24日
发明者松下刚 申请人:松下电器产业株式会社