专利名称：滤波器时间常数的校正装置的制作方法
技术领域：
本发明涉及片上滤波器技术领域，尤其涉及一种滤波器时间常数的校正装置。
背景技术：
有源RC滤波器由于不需要片上集成电感线圈，是一种容易实现高集成度的滤波器结构。随着CMOS工艺的进步，有源RC滤波器能工作的频带不断提高，工作的电压不断降低，消耗的功耗越来越小，广泛地被应用于高性能、中低速应用的模拟射频电路。但有源RC 滤波器所存在的电容电阻相对误差并未因此减小，当前主流的0. 18微米的CMOS工艺下，金属-绝缘体-金属电容误差为15%，而电阻误差高达30%以上。该误差会极大地影响有源 RC滤波器的频率传输特性。应用于滤波器的前台校正电路能有效补偿电阻电容工艺偏差，而校正精度、校正速度，以及校正电路的面积、功耗为校正电路的主要指标。但现有的校正技术中普遍存在校正电路过于复杂，校正速度慢，功耗过高的问题。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是如何提高校正速度，降低功耗。( 二 )技术方案为解决上述技术问题，本发明提供了一种滤波器时间常数的校正装置，包括模拟模块，用于计算所述滤波器的时间常数RC，即所述滤波器的待校正电阻R与待校正电容C的乘积，并得到指示RC乘积量的信号，所述待校正电容由多个相同的另一电容串联而成；数字模块，与所述模拟模块电连接，用于接收所述模拟模块发出的指示RC乘积量的信号，根据该信号通过计数的方式得到指示RC乘积量的数字码，然后根据该数字码计算校正后的电容控制码，以控制滤波器的每一电容，即所述另一电容。其中，所述模拟模块包括相互连接的充电电路和比较电路，所述充电电路用于为待校正电容充电，所述比较电路用于对充电结束电压与指示充电结束的阀值电压Vth进行比较，得到指示RC乘积量的信号，输出给所述数字模块。其中，所述充电电路包括第一运算放大器OPAl，具有正输入端Vkefi及负输入端；所述负输入端连接所述待校正电阻R的一端，所述待校正电阻R的另一端接地；第一 NMOS管NMOSl，所述第一 NMOS管NMOSl的源极与所述第一运算放大器OPAl 的负输入端电连接，栅极与所述第一运算放大器OPAl的输出端电连接；第二运算放大器0PA2，具有正输入端Vkef2及负输入端，正输入端接电压源VKEF2，负输入端电连接所述第一 NMOS管NMOSl的漏极；开关Sl及待校正电容C，所述开关Sl与待校正电容C并联，并联的两端分别与所述第二运算放大器0PA2的负输入端和输出端电连接。其中，所述比较电路包括第一比较器COMPl，所述第一比较器COMPl的正输入端电连接用于指示充电结束的阀值电压Vth，所述第一比较器COMPl的负输入端与所述第二运算放大器0PA2的输出端电连接；第一比较器COMPl的输出端END电连接所述数字模块。其中，所述模拟模块还包括电源及电源控制模块，用于在校正结束后关闭所述电源，所述数字模块包括高速时钟和时钟控制模块，用于在校正结束后关闭所述高速时钟。其中，所述开关为CMOS开关。其中，所述滤波器为有源RC滤波器。(三)有益效果本发明具有如下优点1、模拟模块中将现有的两个比较器改为一个比较器，只使用一个阈值电压Vth指示充电结束。只要Vkise上升到Vth即输出充电结束信号给数字模块。 从而一方面减小了校正电路的面积和功耗，另一方面减小了一个比较器的失配，提高了精度。2、采用一个高速时钟为上述充电过程计时，从而将指示RC乘积量的信号由模拟域的电压V转化为数字域的时钟周期数N，提高了精度。3、数字模块采用了“一步到位”的计算方法直接得到电容的二进制数字控制码，不再需要负反馈收敛到最终的控制码，从而大大减少了校正所需要的时间，提高了速度，减小了功耗。4、在校正结束之后，电源控制模块关闭模拟模块的电源，时钟控制模块自动数字模块的关闭时钟，可以减小功耗，而由于校正时间大大缩短，因此校正电路消耗的功耗也大大减小。
图1是本发明的装置结构示意图；图2是图1中模拟模块的电路图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细说明。以下实施例用于说明本发明，但不用来限制本发明的范围。本发明提出了一种滤波器时间常数的“一步到位“校正装置，其结构如图1所示， 包括模拟模块，用于计算待校正电阻、电容的乘积RC，并得到指示RC乘积量的信号，所述模拟模块包括为待校正电容充电的充电电路和比较器；数字模块，所述数字模块包括用于得到指示RC乘积量数字码的计数器，以及“一步到位”计算校正码的数字电路，所述数字模块电连接所述模拟模块，以接受所述模拟模块发出的指示RC乘积量的信号，计数得到指示RC乘积量的数字码，根据该数字码“一步到位” 计算校正后的电容控制码，以控制待校正有源RC滤波器的每一电容。所述模拟模块的结构如图2所示，包括第一运算放大器OPAl，所述第一运算放大器OPAl具有正输入端Vkefi及负输入端； 所述负输入端连接所述待校正电阻R的一端，所述待校正电阻R的另一端接地；第一匪OS管NMOSl，所述第一匪OS管匪OSl的源极与所述第一运算放大器OPAl的负输入端电连接，栅极与所述第一运算放大器OPAl的输出端电连接，漏极与第二运算放大器0PA2的负输入端电连接；第二运算放大器0PA2，具有正输入端Vkef2及负输入端，所述负输入端电连接所述第一 NMOS管NMOSl的漏极；CMOS开关Sl及待校正的、由多个串联电容Cl组成的电容C，所述CMOS开关Sl与所述电容C并联，并联的两端分别与所述第二运算放大器0PA2的负输入端和输出端电连接；第一比较器COMPl，所述第一比较器COMPl的正输入端电连接阀值电压Vth，所述第一比较器COMPl的负输入端与所述第二运算放大器0PA2的输出端电连接；第一比较器 COMPl的输出端END电连接所述数字模块。本发明的原理为待校正的有源RC滤波器用到的电容全部取相同的电容值(即上述的待校正电容C)，且为单位电容AC(为预设值)的2N-1倍，采用N位二进制数字信号 (即所述数字模块的输出信号，其包括电容控制码，该电容控制码是用于控制电容C大小的二进制码)控制；待校正的有源RC滤波器用到的电阻全部取为最小单位电阻AR(为预设值)的整数倍。校正装置校正的对象为滤波器的时间常数，即电阻R与电容C的乘积。校正装置的校正结果通过前述N位二进制数字信号输出给待校正的有源RC滤波器。自动校正装置的校正思想在在2007年出版的IEEE Journal of Solid-State Circuits 的第 42 卷第 3 期的 602-612 页中的 “A 20mff 3. 24mm2 Fully Integrated GPS Radio for Location Based Services” 一文中有所介绍，其具体工作过程如下(以下符号为上述文献中的符号，而非本发明图2中的符号)在参考时钟的前半个周期内，开关处于断开的状态，反比于电阻R的电流为电容充电，使得Vkise线性上升。在时钟的另半个周期， 电容C被放电，Vkise被置回VKEF2。在第一个时钟周期结束时，通过两个比较器的比较基准电压VTH—HreH、VTH—与Vkise的最大值Vmax得到比较结果UP/DN，以控制数字模块提高或者降低电容C的取值如果Vmax > Vth hkh，则DN= 1，UP = 0，校正装置的数字模块会减小相应的电容控制码(为二进制码)。如果Vmax < Vth low,则DN = 0，UP = 1，校正装置的数字模块会增大相应的电容控制码。上述的负反馈过程一直进行到Vth < Vmax < Vth high,此时DN = 0，UP = 0，此时校正装置的数字模块不改变当前的电容控制码，并给出一个校正结束信号。此时，RC被设定在如下范围内
权利要求
1.一种滤波器时间常数的校正装置，其特征在于，包括模拟模块，用于计算所述滤波器的时间常数Re，即所述滤波器的待校正电阻R与待校正电容C的乘积，并得到指示RC乘积量的信号，所述待校正电容由多个相同的另一电容串联而成；数字模块，与所述模拟模块电连接，用于接收所述模拟模块发出的指示RC乘积量的信号，根据该信号通过计数的方式得到指示RC乘积量的数字码，然后根据该数字码计算校正后的电容控制码，以控制滤波器的每一电容，即所述另一电容。
2.如权利要求1所述的装置，其特征在于，所述模拟模块包括相互连接的充电电路和比较电路，所述充电电路用于为待校正电容充电，所述比较电路用于对充电结束电压与指示充电结束的阀值电压Vth进行比较，得到指示RC乘积量的信号，输出给所述数字模块。
3.如权利要求2所述的装置，其特征在于，所述充电电路包括第一运算放大器OPAl，具有正输入端Vkefi及负输入端；所述负输入端连接所述待校正电阻R的一端，所述待校正电阻R的另一端接地；第一匪OS管NMOSl，所述第一匪OS管匪OSl的源极与所述第一运算放大器OPAl的负输入端电连接，栅极与所述第一运算放大器OPAl的输出端电连接；第二运算放大器0PA2，具有正输入端Vkef2及负输入端，正输入端接电压源VKEF2，负输入端电连接所述第一 NMOS管NMOSl的漏极；开关Sl及待校正电容C，所述开关Sl与待校正电容C并联，并联的两端分别与所述第二运算放大器0PA2的负输入端和输出端电连接。
4.如权利要求3所述的装置，其特征在于，所述比较电路包括第一比较器C0MP1，所述第一比较器COMPl的正输入端电连接用于指示充电结束的阀值电压Vth，所述第一比较器COMPl的负输入端与所述第二运算放大器0PA2的输出端电连接；第一比较器COMPl的输出端END电连接所述数字模块。
5.如权利要求1所述的装置，其特征在于，所述模拟模块还包括电源及电源控制模块， 用于在校正结束后关闭所述电源，所述数字模块包括高速时钟和时钟控制模块，用于在校正结束后关闭所述高速时钟。
6.如权利要求1所述的装置，其特征在于，所述开关为CMOS开关。
7.如权利要求1 6中任一项所述的装置，其特征在于，所述滤波器为有源RC滤波器。
全文摘要
本发明公开了一种滤波器时间常数的校正装置，涉及片上滤波器技术领域，包括模拟模块，用于计算所述滤波器的时间常数RC，即所述滤波器的待校正电阻R与待校正电容C的乘积，并得到指示RC乘积量的信号，所述待校正电容由多个相同的另一电容串联而成；数字模块，与所述模拟模块电连接，用于接收所述模拟模块发出的指示RC乘积量的信号，根据该信号通过计数的方式得到指示RC乘积量的数字码，然后根据该数字码计算校正后的电容控制码，以控制滤波器的每一电容，即所述另一电容。本发明提高了校正速度、降低了功耗。
文档编号H03L1/00GK102281056SQ20111008683
公开日2011年12月14日 申请日期2011年4月7日 优先权日2011年4月7日
发明者杨华中, 赵博, 陈涛 申请人:清华大学