专利名称：一种d类放大器的输出级电路的制作方法
技术领域：
本发明涉及电路领域中的功率放大器，特别是涉及一种D类放大器的输出级电路。
背景技术：
功率放大器，是利用三极管的放大作用，将电源的功率转换为按照输入信号变化的电流。三极管的放大作用的原理为三极管的集电极电流永远是基极电流的β倍，β是三极管的交流放大倍数，应用这一点，若将小信号注入基极，则集电极流过的电流会等于基极电流的β倍，然后将这个信号用隔直电容隔离出来，就得到了电流(或电压)是原先的 β倍的大信号。利用三极管的这种放大作用。经过不断的电流及电压放大，就完成了功率放大。D类放大器，是通过控制开关单元的0N/0FF，驱动扬声器的放大器。目前，在互补金属氧化物半导体制造工艺中，D类功率放大器的输出级电路采用一个NMOS(N沟道金属氧化物半导体三极管)和一个PMOS (P沟道金属氧化物半导体三极管)组成，其栅极电压由 VSS(接地点)，VDD(工作电压)的数字信号驱动；为了达到设计要求的输出功率，输出级电路的导通电阻必需很小，因此输出级电路需要很大的芯片面积，经济成本高。
发明内容
本发明的目的是提供一种D类放大器的输出级电路，能够减小输出级电路的芯片面积，降低D类放大器的成本。为了实现上述目的，本发明提供了一种D类放大器的输出级电路，包括零阈值^OS,所述零阈值匪OS的源极接地；零阈值PM0S，所述零阈值PMOS的漏极连接所述零阈值NMOS的漏极，形成输出端；第一控制电路，连接所述零阈值NMOS的栅极，用于根据第一时钟控制信号，提供第一正电压，使所述零阈值NMOS截止；根据所述第一时钟控制信号，提供负电压，使所述零阈值NMOS导通；第二控制电路，连接所述零阈值PMOS的栅极，用于根据第二时钟控制信号，提供低于电源电压的第二正电压，使所述零阈值PMOS导通；根据所述第二时钟控制信号，提供高于所述电源电压的第三正电压，使所述零阈值PMOS截止。优选地，上述的输出级电路中，所述第一控制电路包括第一电压输入端，用于输入第一设定电压；第一信号输入端，用于输入所述第一时钟控制信号；PM0S，所述PMOS的栅极连接所述第一信号输入端，所述PMOS的漏极连接所述第一电压输入端，所述PMOS的源极连接所述零阈值NMOS的栅极；所述PMOS的栅极通过第一反相器和第一电容连接所述零阈值NMOS的栅极。优选地，上述的输出级电路中，所述第一信号输入端与所述PMOS的栅极之间设置有第一缓冲器。优选地，上述的输出级电路中，所述第一设定电压为2. 5V。优选地，上述的输出级电路中，所述第二控制电路包括第二电压输入端，用于输入第二设定电压；第二信号输入端，用于输入所述第二时钟控制信号；NM0S，所述NMOS的栅极连接所述第二信号输入端，所述NMOS的源极连接所述第二电压输入端，所述NMOS的漏极连接所述零阈值PMOS的栅极；所述NMOS的栅极通过第二反相器和第二电容连接所述零阈值PMOS的栅极。优选地，上述的输出级电路中，所述第二信号输入端与所述NMOS的栅极之间设置
有第二缓冲器。优选地，上述的输出级电路中，所述第二设定电压为0. 5V。本发明存在以下技术效果1)本发明使用Native MOSFET作为D类功率放大器的输出级器件，从而用小的面积实现相同要求的导通电阻，相对于普通MOS而言，大大减小了芯片面积，降低了成本。如果采用相同的芯片面积，那么本发明可以提高D类功率放大器的输出功率。2)本发明第一控制电路能产生一个负电压关断Native NM0SFET，设计简单，容易实现，节约成本。3)本发明第二控制电路能产生一个高于电源电压关断Native PM0SFET。，设计简单，容易实现，节约成本。
图1为本发明实施例提供的D类放大器的输出级电路的结构图；图2为本发明实施例提供的第一、第二控制电路的结构具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对具体实施例进行详细描述。图1为本发明实施例提供的D类放大器的输出级电路的结构图，如图1所示，D类放大器的输出级电路包括零阈值匪OS 110，所述零阈值匪OS 110的源极111接地；零阈值PMOS 120，所述零阈值PMOS 120的漏极122连接所述零阈值NMOS的漏极 112，形成输出端300 ；第一控制电路210，连接所述零阈值NMOS的栅极113，用于根据第一时钟控制信号，提供第一正电压，使所述零阈值NMOS 110截止；根据所述第一时钟控制信号，提供负电压，使所述零阈值NMOSl 10导通；第二控制电路220，连接所述零阈值PMOS的栅极123，用于根据第二时钟控制信号，提供低于电源电压的第二正电压，使所述零阈值PMOS 120导通；根据所述第二时钟控制信号，提供高于所述电源电压的第三正电压，使所述零阈值PMOS 120截止。其中，零阈值NMOS、零阈值PMOS都是零阈值MOS (Native MOSFET，0阈值或者低阈值场效应晶体管)，零阈值MOS具有较小的门限电压Vi，在D类放大器的输出级电路中，输出电流I与(V-Vi)2以及S成正比关系，其中V为输出电压，S为芯片面积。因此，在I、V固定的情况下，减小Vi，增大了(V-Vi)2项的值，也就是减小了 S的值。因此，本发明实施例采用门限电压Vi小的零阈值M0S，在I、V固定下减小了 S，相当于用小的面积实现相同要求的导通电阻，相对于普通MOS而言，大大减小了芯片面积，降低了成本。其中，第一控制电路210，第二控制电路220的功能，可以通过普通的电路器件实现，也可以通过各种功能芯片实现，图2为本发明实施例提供的第一、第二控制电路的结构图，如图2所示所述第一控制电路210包括第一电压输入端，用于输入第一设定电压；第一信号输入端PH1，用于输入所述第一时钟控制信号； PMOS Ml，所述PMOS Ml的栅极连接所述第一信号输入端PHl，所述PMOS的漏极连接所述第一电压输入端，所述PMOS Ml的源极连接所述零阈值NMOS的栅极；所述PMOS Ml的栅极通过第一反相器211和第一电容Cl连接所述零阈值NMOS的栅极。所述第一信号输入端PHl与所述PMOS Ml的栅极之间设置有第一缓冲器212。所述第一设定电压为2V-3V，例如2. 5V。如图2所示所述第二控制电路220包括第二电压输入端，用于输入第二设定电压；第二信号输入端PH2，用于输入所述第二时钟控制信号；NMOS M2，所述NMOS M2的栅极连接所述第二信号输入端PH2，所述NMOS M2的源极连接所述第二电压输入端，所述NMOS M2的漏极连接所述零阈值PMOS的栅极；所述NMOS M2的栅极通过第二反相器221和第二电容C2连接所述零阈值PMOS的栅极。第二信号输入端PH2与所述NMOS M2的栅极之间设置有第二缓冲器222。所述第二设定电压可以为0. 2-0. 8V，例如选择为0. 5V。工作过程举例如下当PHl为“0”时，PMOS Ml导通，Native NMOS的栅极A点电压为2. 5V，驱动Native NMOS导通，B点电压为电源电压VDD，这里假设VDD = 3V，即B点电压等于3V ；PHl为“ 1 ” 时，Ml截止，B点电压为0V，由于电容Cl的作用，Native NMOS的栅极A点电压为-0. 5V，使得Native NMOS截止；这里可以根据工艺中Native NMOS的阈值电压V th适当调节A点的初始电压值，可以高于2. 5V或者低于2. 5V。驱动Native PMOS的电路的工作原理与之类似；当PH2为“ 1 ”时，匪OS M2导通， Native PMOS的栅极C点电压为0. 5V，驱动Native PMOS导通，D点电压为OV ；PHl为“0” 时，M2截止，D点电压为3V，由于电容C2的作用，Native PMOS的栅极C点电压为3. 5V，使得Native PMOS截止；这里可以根据工艺中Native PMOS的阈值电压Vth适当调节C点的初始电压值，可以高于0. 5V或者低于0. 5V。可见，本发明实施例利用Native MOSFET作为D类功率放大器的输出级器件，根据工艺的不同，适当选取栅源电压-Vgs，结果，Native MOSFET可以用小的面积实现相同要求的导通电阻，从而在符合设计要求的同时节省成本。由上可知，本发明实施例具有以下优势1)本发明使用Native MOSFET作为D类功率放大器的输出级器件，从而用小的面积实现相同要求的导通电阻，相对于普通MOS而言，大大减小了芯片面积，降低了成本。如果采用相同的芯片面积，那么本发明可以提高D类功率放大器的输出功率。2)本发明第一控制电路能产生一个负电压关断Native NM0SFET，设计简单，容易实现，节约成本。3)本发明第二控制电路能产生一个高于电源电压关断Native PM0SFET。，设计简单，容易实现，节约成本。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种D类放大器的输出级电路，其特征在于，包括零阈值NM0S，所述零阈值NMOS的源极接地；零阈值PM0S，所述零阈值PMOS的漏极连接所述零阈值NMOS的漏极，形成输出端；第一控制电路，连接所述零阈值NMOS的栅极，用于根据第一时钟控制信号，提供第一正电压，使所述零阈值NMOS截止；根据所述第一时钟控制信号，提供负电压，使所述零阈值 NMOS导通；第二控制电路，连接所述零阈值PMOS的栅极，用于根据第二时钟控制信号，提供低于电源电压的第二正电压，使所述零阈值PMOS导通；根据所述第二时钟控制信号，提供高于所述电源电压的第三正电压，使所述零阈值PMOS截止。
2.根据权利要求1所述的输出级电路，其特征在于，所述第一控制电路包括第一电压输入端，用于输入第一设定电压；第一信号输入端，用于输入所述第一时钟控制信号；PM0S，所述PMOS的栅极连接所述第一信号输入端，所述PMOS的漏极连接所述第一电压输入端，所述PMOS的源极连接所述零阈值NMOS的栅极；所述PMOS的栅极通过第一反相器和第一电容连接所述零阈值NMOS的栅极。
3.根据权利要求2所述的输出级电路，其特征在于，所述第一信号输入端与所述PMOS 的栅极之间设置有第一缓冲器。
4.根据权利要求2所述的输出级电路，其特征在于，所述第一设定电压为2.5V。
5.根据权利要求1所述的输出级电路，其特征在于，所述第二控制电路包括第二电压输入端，用于输入第二设定电压；第二信号输入端，用于输入所述第二时钟控制信号；NM0S，所述NMOS的栅极连接所述第二信号输入端，所述NMOS的源极连接所述第二电压输入端，所述NMOS的漏极连接所述零阈值PMOS的栅极；所述NMOS的栅极通过第二反相器和第二电容连接所述零阈值PMOS的栅极。
6.根据权利要求5所述的输出级电路，其特征在于，所述第二信号输入端与所述NMOS 的栅极之间设置有第二缓冲器。
7.根据权利要求6所述的输出级电路，其特征在于，所述第二设定电压为0.5V。
全文摘要
本发明提供一种D类放大器的输出级电路，包括零阈值NMOS，源极接地；零阈值PMOS，漏极连接所述零阈值NMOS的漏极，形成输出端；第一控制电路，连接所述零阈值NMOS的栅极，用于根据第一时钟控制信号，提供第一正电压，使所述零阈值NMOS截止；根据所述第一时钟控制信号，提供负电压，使所述零阈值NMOS导通；第二控制电路，连接所述零阈值PMOS的栅极，用于根据第二时钟控制信号，提供低于电源电压的第二正电压，使所述零阈值PMOS导通；根据所述第二时钟控制信号，提供高于所述电源电压的第三正电压，使所述零阈值PMOS截止。本发明能够减小输出级电路的芯片面积，降低D类放大器的成本。
文档编号H03F3/217GK102185569SQ201110086618
公开日2011年9月14日 申请日期2011年4月7日 优先权日2011年4月7日
发明者吴杰 申请人:北京中星微电子有限公司