专利名称：N位数字至模拟转换装置的制作方法
技术领域：
本发明涉及一种转换装置，特别是涉及一种N位数字至模拟转换装置。
背景技术：
如图I 所示，现有文献“C.-H. Lin and K. Bult，‘A 10_b，500-MSample/s CMOS DACin 0. 6mm2，IEEE J. Solid-State Circuits, vol. 33, no. 12, pp. 1948-1958, Dec. 1998” 提
出了一种现有的N位数字至模拟转换装置，适用于接收一呈二进制的N位数字信号D [k]和一时钟信号CK，并于时钟信号CK的每一周期内输出一相关于该数字信号D[k]的模拟电压 vo,且该N位数字至模拟转换装置包括一解码器I及一转换模块2。当N位分段模式为全等权重时，解码器I接收该数字信号D [k]，并将该数字信号D[k]转换成一呈2N位的温度计码(Thermometer code)T。转换模块2包括2n个转换器21及一负载22。2n个转换器21接收该时钟信号CK，并分别电连接于该解码器I以分别接收该温度计码T的2n位，且每一转换器21根据所对应的位处于逻辑I或逻辑0，而进行转换以输出一正相位或负相位的电流，每一转换器21包括一栓锁电路L、一电流源I、一第一开关SI及一第二开关S2。栓锁电路L、电流源I、第一开关SI、第二开关S2间的详细操作可参阅该现有文献的说明，所以不再重述。负载22电连接于所述转换器21以接收所述电流，并将该2N电流进行加总转换以输出该模拟电压vo。负载22包括二个电阻。图2所示为现有的N位数字至模拟转换装置的时序图，参数D[l]至D[4]分别为数字信号D[k]在不同时间的值，且该模拟电压vo随着所述数字信号D[k]而进行变化。第一开关SI、第二开关S2切换的非理想效应影响将于模拟电压vo产生一突波，该突波将导致无杂散动态范围(Spurious free dynamic ranage, SFDR)降低，且当第一开关SI、第二开关S2切换的频率越高，无杂散动态范围将随着越低。图3所示为现有的N位数字至模拟转换装置的实验测量图，数字信号D[k]的输入频率为731MHZ、时钟信号CK的取样速度为I. 6GS/s，可看出现有的N位数字至模拟转换装置具有以下缺点因为第一开关SI、第二开关S2切换所产生的非理想效应影响导致第三谐波(3rd harmonic)增加,而将无杂散动态范围拉低至43dB。
发明内容
本发明的目的是提供一种增加无杂散动态范围的N位数字至模拟转换装置。本发明N位数字至模拟转换装置，适用于接收一呈二进制且N位的数字信号和一时钟信号，该时钟信号在一第一状态及一第二状态间切换，其中，N ^ 2,且包括一解码器，于每一时钟信号周期内接收该数字信号，并将该数字信号转换成一具有多位的温度计码；一乱数产生器，于每一时钟信号周期内输出一呈乱数的重设信号，该重设信号具有多个交互随机排列且排列方式随不同时间变化的位，且其中处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目；及一转换模块，电连接于该解码器和该乱数产生器，并接收该时钟信号；在该时钟信号处于该第一状态时，该转换模块接收该温度计码，并将该温度计码转换成一相关于该数字信号的模拟电压；在该时钟信号处于该第二状态时，该转换模块接收该重设信号，并根据该重设信号将该模拟电压的电平归零。本发明所述的N位数字至模拟转换装置，该温度计码具有2N个位，该转换模块包括2N个转换器，接收该时钟信号并皆电连接于该解码器和该乱数产生器，在该时钟信号处于该第一状态时，所述2N个转换器分别接收该温度计码的2N个位，且每一转换器根据所对应的位处于逻辑高电平或逻辑低电平而进行转换，以输出一正相位的差动电流或一负相位的差动电流；及一负载，电连接于所述2Nf转换器以接收每一差动电流，并据以进行加总以产生该模拟电压；借此，在该时钟信号处于该第一状态时，该模拟电压相关于该数字信号。本发明所述的N位数字至模拟转换装置，该重设信号具有2N_i个处于逻辑高电平的位和个处于逻辑低电平的位，在该时钟信号处于该第二状态时，所述2N个转换器中的2N4个转换器分别接收该重设信号的该2N_i个处于逻辑高电平的位并进行转换以输出正相位的差动电流，而所述2N个转换器中的另外的个转换器分别接收该重设信号的该2N4个处于逻辑低电平的位并进行转换以输出负相位的差动电流；借此，在该时钟信号处于该第二状态时，2N4个正相位的差动电流和2N_i个负相位的差动电流经该负载加总所产生的该模拟电压的电平被归零。本发明所述的N位数字至模拟转换装置，每一转换器具有一栓锁电路，电连接于该解码器及该乱数产生器，并接收该时钟信号；一电流源，用于提供一偏压电流；一第一晶体管，具有一电连接于相对应的电流源以接收该偏压电流的第一端、一电连接到该负载的第二端及一电连接到相对应的栓锁电路的控制端；及一第二晶体管，具有一电连接于相对应的电流源以接收该偏压电流的第一端、一电连接到该负载的第二端及一电连接到相对应的栓锁电路的控制端；在该时钟信号处于该第一状态时，所述2N个转换器的栓锁电路分别接收该温度计码的2N个位，且每一栓锁电路根据该温度计码的相对应的位输出一差动信号到相对应的第一晶体管的控制端和相对应的第二晶体管的控制端，使该第一晶体管和该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位的差动电流或该负相位的差动电流，2N个所述差动信号的相位分别相关于该温度计码的2N个位的逻辑电平。本发明所述的N位数字至模拟转换装置，该重设信号具有2N个位，在该时钟信号处于该第二状态时，所述2N个转换器的栓锁电路分别接收该重设信号的2N个位，并据以输出2N个差动信号分别到所述第一晶体管的控制端和所述第二晶体管的控制端，以分别控制所述差动电流的相位，且所述2Nf差动信号的相位分别相关于该重设信号的2N个位的逻辑电平。本发明所述的N位数字至模拟转换装置，所述第一晶体管、所述第二晶体管皆是P型金属氧化物半导体场效晶体管，且所述第一晶体管、所述第二晶体管各自的第一端、第二端、控制端分别是源极、漏极、栅极。、
本发明所述的N位数字至模拟转换装置，该负载具有二个电阻，所述电阻分别电连接于所述第一晶体管的第二端与地之间以及所述第二晶体管的第二端与地之间。本发明所述的N位数字至模拟转换装置，该数字信号具有M个高位及(N-M)个低位，该解码器将该数字信号中的M个高位转换为一呈(2m-1)个位的温度计码，且将该数字信号中的(N-M)个低位保留为二进制以作为一组二进制信号，并增加一个位作为一固定差模信号，I < M < N ;该转换模块包括(2M-1)个高位转换器，接收该时钟信号该并皆电连接到该解码器及该乱数产生器，在该时钟信号处于该第一状态时，所述(2M_1)个高位转换器分别接收该温度计码的所述(2M_1)个位，每一高位转换器根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或一负相位且具有2N_M倍的偏压电流值的高阶差动电流；第一至第(N-M)低位转换器，接收该时钟信号并皆电连接到该解码器及该乱数产生器，在该时钟信号处于该第一状态时，该第一至第(N-M)低位转换器分别接收该二进制信号的该 (N-M)个位，并根据所接收的位为逻辑高电平或逻辑低电平，而输出正相位或负相位的第一至第(N-M)低阶差动电流，该第一至第(N-M)低阶差动电流的电流大小分别为一倍的偏压电流值等比递增2倍直到2m倍的偏压电流值；一第(N-M+1)低位转换器，接收该时钟信号并电连接到该解码器及该乱数产生器，在该时钟信号处于该第一状态时，该第(N-M+1)低位转换器接收固定差模信号而输出一倍的偏压电流值的低阶差动电流；及一负载，电连接于所述(2M_1)个高位转换器和所述第一至第(N-M+1)低位转换器，并接收所述(2M-1)个高阶差动电流及所述第一至第(N-M+1)低阶差动电流，并据以进行加总以产生该模拟电压；借此，在该时钟信号处于该第一状态时，该模拟电压相关于该数字信号。本发明所述的N位数字至模拟转换装置，该重设信号具有2M个位，在该时钟信号处于该第二状态时，该(2M_1)个高位转换器分别接收该重设信号中的(2M-1)个位，每一高位转换器根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或负相位且具有2N_M倍的偏压电流值的高阶差动电流；该第一至第(N-M+1)低位转换器都接收该重设信号的另一个剩余位，并根据该剩余位为逻辑高电平或逻辑低电平，而输出正相位或负相位的第一至第(N-M+1)低阶差动电流，该第一至第(N-M)低阶差动电流的电流大小分别为一倍的偏压电流值等比递增2倍直到2^1倍的偏压电流值，而该第(N-M+1)低阶差动电流的电流大小为一倍的偏压电流值；借此，该(2M_1)个高阶差动电流及该第一至第(N-M+1)低阶差动电流经该负载加总所产生的该模拟电压的电平被归零。本发明所述的N位数字至模拟转换装置，每一高位转换器具有一栓锁电路，电连接于该解码器及该转换模块，并接收该时钟信号；一电流源，用于提供2N_M倍的偏压电流；一第一晶体管，具有一电连接于相对应的电流源以接收该2N_M倍的偏压电流的第一端、一电连接于该负载的第二端及一电连接于相对应的栓锁电路的控制端；及一第二晶体管，具有一电连接于相对应的电流源以接收该2N_M倍的偏压电流的第一端、一电连接于该负载的第二端及一电连接于相对应的栓锁电路的控制端；该第一至该第(N-M+1)低位转换器分别具有第一至第(N-M+1)电流源，该第一至该第(N-M)电流源所分别提供的电流大小为从一倍的偏压电流值依序等比递增2倍直到2^1倍的偏压电流值，该第(N-M+1)电流源所提供的电流大小则为一倍的偏压电流值；该第一至第(N-M+1)低位转换器各自具有一第一晶体管、一第二晶体管及一栓锁电路；该第一至第(N-M+1)低位转换器的栓锁电路电连接于该解码器及该转换模块，且接收该时钟信号；该第一至第(N-M+1)低位转换器的第一晶体管、第二晶体管各自具有一电连接于相对应的电流源的第一端、一电连接到该负载的第二端及一电连接于相对应的栓锁电路的控制端。本发明所述的N位数字至模拟转换装置，在该时钟信号处于该第一状态时，该(2M-1)个高位转换器的栓锁电路分别接收该温度计码的该(2M-1)个位，且每一个高位转换器的栓锁电路根据该温度计码的相对应的位输出一差动信号到相对应的第一晶体管的控制端和第二晶体管的控制端，使该第一晶体管、该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的高阶差动电流，所述差动信号的相位分别相关于该温度计码的该(2M_1)个位；该第一至第(N-M)低位转换器的栓锁电路分别接收所对应该二进制信号的该(N-M)个位，且每一个低位转换器的栓锁电路根据该二进制信号的相对应的位输出一差动信号到相对应的第一晶体管的控制端、第二晶体管的控制端，使该第一晶体管、该第二晶体管根据所对应的差动信号的相位变化而于导通与不导通间切换，以从该 第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的低阶差动电流；该第(N-M+1)低位转换器的栓锁电路，接收该固定差模信号，使该第(N-M+1)低位转换器的第一晶体管、第二晶体管其中之一导通且输出I倍的偏压电流值的低阶差动电流。本发明所述的N位数字至模拟转换装置，在该时钟信号处于该第二状态时，该(2M-1)个高位转换器的栓锁电路分别接收该重设信号中的(2M-1)个位，且每一个高位转换器的栓锁电路根据该重设信号的相对应位输出一差动信号到相对应的第一晶体管的控制端、第二晶体管的控制端，使该第一晶体管、该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的高阶差动电流，所述差动信号的相位分别相关于该重设信号的该(2M_1)个位；该第一至第(N-M+1)低位转换器的栓锁电路，皆接收该重设信号的另一个剩余位，且每一个低位转换器的栓锁电路根据该重设信号的该另一个剩余位输出一差动信号到相对应的第一晶体管的控制端和第二晶体管的控制端，使该第一晶体管、该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的低阶差动电流，该N-M+1个差动信号的相位皆相关于该重设信号的另一个剩余位。本发明所述的N位数字至模拟转换装置，所述第一晶体管、所述第二晶体管皆是P型金属氧化物半导体场效晶体管，且所述第一晶体管、所述第二晶体管各自的第一端、第二端、控制端分别是源极、漏极、栅极。本发明所述的N位数字至模拟转换装置，该负载具有二个电阻，所述二个电阻分别电连接于所述第一晶体管的第二端与地之间、所述第二晶体管的第二端与地之间。本发明的有益效果在于增加无杂散动态范围。
图I是一种现有N位数字至模拟转换装置的电路图；图2是一种该现有N位数字至模拟转换装置的时序图；图3是一种该现有N位数字至模拟转换装置的实验测量图4是本发明N位数字至模拟转换装置的第一较佳实施例的电路图；图5是本发明N位数字至模拟转换装置的第二较佳实施例的电路图；图6是一种上述实施例的时序图；图7是一种上述实施例的实验测量图；及图8是另一种实验测量图，用于比较所测量到的无杂散动态范围。
具体实施例方式下面结合附图及实施例对本发明进行详细说明。<第一较佳实施例> 如图4所示，本发明N位数字至模拟转换装置的第一较佳实施例，适用于接收一呈二进制的N位数字信号D [k]和一时钟信号CK，该时钟信号CK在一第一状态及一第二状态间切换(在本实施例中，该第一状态、该第二状态分别是相关于该时钟信号CK的正相位、负相位)。于时钟信号CK的每一周期内输出一相关于该数字信号D[k]的模拟电压vo,N >2,且该N位数字至模拟转换装置包括一解码器I、一乱数产生器3及一转换模块2。解码器I于时钟信号CK的每一周期内接收该数字信号D[k]，并将该数字信号D[k]转换成一具有多位的温度计码T，在本实施例中，该温度计码T具有2N个位。乱数产生器3于时钟信号CK的每一周期内输出一呈乱数的重设信号Z，该重设信号Z具有多个交互随机排列且排列方式随不同时间变化的位，且其中处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目，在本实施例中，该重设信号Z具有2N_i个处于逻辑高电平的位和个处于逻辑低电平的位。该乱数产生器3的详细实施方式可参阅文献“Simon Haykin,‘Communication Systems 4th Edition’”,但不限于此，也可以是其他实施方式。转换模块2电连接于该解码器I和该乱数产生器3，并接收该时钟信号CK，且该转换模块2包括2Nf皆电连接于该解码器I和该乱数产生器3的转换器21及一电连接于该2"个转换器21的负载22。在该时钟信号CK处于该第一状态时，该转换模块2接收该温度计码T，并将该温度计码T转换成一相关于该数字信号D[k]的模拟电压vo。2Nf转换器21接收该时钟信号CK并分别接收该温度计码T的该2n位，且每一转换器21根据所对应的位处于逻辑高电平或逻辑低电平而进行转换，以输出一呈正相位或负相位的差动电流id。该负载22则接收每一差动电流id，而据以进行加总以产生该模拟电压vo。借此，在该时钟信号CK处于该第一状态时，该模拟电压vo相关于该数字信号D[k]。在该时钟信号CK处于该第二状态时，该转换模块2接收该重设信号Z，并根据该重设信号Z将该模拟电压vo的电平归零，其中该2N_i个转换器21分别接收该重设信号Z的该2N_i个处于逻辑高电平的位而进行转换以输出呈正相位的差动电流id，而另外的该2N4个转换器21分别接收该重设信号Z的该个处于逻辑低电平的位而进行转换以输出呈负相位的差动电流id。借此，该2N_i个正相位的差动电流id和该个负相位的差动电流id流经该负载22加总所产生的该模拟电压vo的电平被归零。每一转换器21具有一电流源IS、一第一晶体管SI、一第二晶体管S2及一栓锁电路L。
该栓锁电路L电连接于该解码器I及该乱数产生器3，并接收该时钟信号CK。每一电流源IS用于提供一偏压电流I。该2"个转换器21的第一晶体管SI、第二晶体管S2各自具有一电连接于该相对应的电流源IS以接收该偏压电流I的第一端、一电连接到该负载22的第二端及一电连接到该相对应的栓锁电路L的控制端。在该时钟信号CK处于该第一状态时，该2N个转换器21的栓锁电路L分别接收该温度计码T的该2n个位，且每一栓锁电路L根据该温度计码的相对应的位输出一差动信号vd到该相对应的第一晶体管SI、第二晶体管S2的控制端，使该第一晶体管SI、第二晶体管S2根据该差动信号vd的相位变化而于导通与不导通间切换，以从该第一晶体管SI或第二晶体管S2的第二端输出该相对应的偏压电流作为该正相位或负相位的差动电流id，该2n个差动信号vd的相位分别相关于该温度计码T的该2n个位的逻辑电平。在该时钟信号CK处于该第二状态时，该2N个转换器21的栓锁电路L分别接收该重设信号Z的该2N个位，并据以输出该2Nf差动信号分别到第一晶体管SI、第二晶体管S2的控制端，以分别控制所述差动电流id的相位，且该2n个差动信号vd的相位分别相关于该重设信号Z的该2n个位的逻辑电平。该负载22具有二个电阻R，所述二个电阻R分别电连接于该第一晶体管SI、第二晶体管S2的第二端与地之间。在此举一例说明，假设N = 2，而该重设信号Z具有2个处于逻辑高电平的位和2个处于逻辑低电平的位，例如为(1100)，该4个转换器21的栓锁电路L分别接收该重设信号Z的位1100，而使所分别对应的第一开关SI、第二开关S2切换以分别提供+1、+1、-1、_1倍的偏压电流，因此负载接收+1、+1、_1、_1倍的偏压电流以进行加总(1+1-1-1 = 0),而将模拟电压vo归零。<第二较佳实施例>图5所示为本发明N的位数字至模拟转换装置的第二较佳实施例，适用于接收一呈二进制且N位的数字信号D [k]和一时钟信号CK，该时钟信号CK在一第一状态及一第二状态间切换。于时钟信号CK的每一周期内输出一相关于该数字信号D[k]的模拟电压vo,N ^ 2，且该数字信号D [k]具有M个高位(MSB)及(N-M)个低位(LSB)。该N位数字至模拟转换装置包括一解码器I、一乱数产生器3及一转换模块2。该解码器I于时钟信号CK的每一周期内接收该数字信号D[k]，并将该数字信号D[k]中的M个高位转换为一呈(2m-1)个位的温度计码T，且将该数字信号D[k]中的(N-M)个低位保留为二进制以作为一组二进制信号，并增加一个位以作为一固定差模信号，I ( M
<N。乱数产生器3于时钟信号CK的每一周期内输出一呈乱数的重设信号Z，该重设信号Z具有多个交互随机排列且排列方式随不同时间变化的位，且其中处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目，于本实施例中，该重设信号Z具有2m个位，即交互随机排列的2s1-1个处于逻辑高电平的位及2s1-1个处于逻辑低电平的位。转换模块2电连接于该解码器I和该乱数产生器3，并接收该时钟信号CK，且该转换模块2包括(2m-1)个高位转换器HC、第一至第(N-M)低位转换器LCl至LCN_M、一第(N-M+1)低位转换器LCn_m+1及一负载。、
(2m-1)个高位转换器HC、第一至第(N-M)低位转换器LCl至LCN_M及第(N-M+1)低位转换器LCn_m+1接收该时钟信号CK并电连接于该解码器I和该乱数产生器3。在该时钟信号CK处于该第一状态时该(2m_1)个高位转换器HC分别接收该温度计码T的该(2m_1)个位，每一高位转换器HC根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或负相位且具有2n_m倍偏压电流值(2N_MXI)的高阶差动电流。 该第一至第(N-M)低位转换器LCl至LCn_m分别接收该二进制信号的该(N-M)个位，并根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或负相位的第一至第(N-M)低阶差动电流，该第一至第(N-M)低阶差动电流的电流大小分别为一倍偏压电流值(2°X I)等比递增2倍直到2m倍的偏压电流值(2mX I)。第(N-M+1)低位转换器LCN_M+1接收固定差模信号而输出一呈I倍偏压电流值(2°XI)的第(N-M+1)低阶差动电流。负载22电连接于该(2m_1)个高位转换器HC和该第一至第(N-M+1)低位转换器LCl至LCN_M+1，以接收该(2m-1)个高阶差动电流及该第一至第(N-M+1)低阶差动电流，而据以进行加总以产生该模拟电压vo。借此，在该时钟信号CK处于该第一状态时，该模拟电压vo相关于该数字信号D [k]。在该时钟信号CK处于该第二状态时该(2m_1)个高位转换器HC分别接收该重设信号Z中的(2m_1)个位，每一高位转换器HC根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或负相位且具有2n_m倍偏压电流值的高阶差动电流。该第一至第(N-M+1)低位转换器LCl至LCn_m+1都接收该重设信号Z的另一个剩余位Zj，并根据该剩余位Zj为逻辑高电平或逻辑低电平，而输出正相位或负相位的第一至第(N-M+1)低阶差动电流，该第一至第(N-M)低阶差动电流的电流大小分别为一倍的偏压电流值等比递增2倍直到2^1倍的偏压电流值，而该第(N-M+1)低阶差动电流的电流大小为一倍偏压电流值，此时所有低阶偏压电流总合与一个高阶偏压电流相等。借此，该(2m_1)个高阶差动电流及该第一至第(N-M+1)低阶差动电流经该负载加总所产生的该模拟电压vo的电平被归零。每一高位转换器HC分别具有一电流源IS、一第一晶体管SI、一第二晶体管S2及一栓锁电路L。每一高位转换器HC栓锁电路L电连接于该解码器I及该乱数产生器3，并接收该时钟信号CK。每一高位转换器HC的电流源IS用于提供一 2N_M倍偏压电流。该(2m_1)个高位转换器HC的第一晶体管SI、第二晶体管S2各自具有一电连接于该相对应的电流源IS以接收该2N_M倍偏压电流的第一端、一电连接于该负载22的第二端及一电连接于该相对应的栓锁电路L的控制端。该第一至第(N-M+1)低位转换器LCl至LCn_m+1分别具有第一至第(N-M+1)电流源IS，该第一至第(N-M)电流源IS所分别提供的电流大小为从一倍的偏压电流值依序等比递增2倍直到2^1倍的偏压电流值，该第(N-M+1)电流源IS所提供的电流大小则为一倍的偏压电流值。
该第一至第(N-M+1)低位转换器LC I至LCN_M+1还各自具有一第一晶体管SI、一第二晶体管S2及一栓锁电路L。该第一至第(N-M+1)低位转换器LCl至LCn_m+1的栓锁电路L电连接于该解码器I及该乱数产生器3，且接收该时钟信号CK。该第一至第(N-M+1)低位转换器LCl至LCn_m+1的第一晶体管SI、第二晶体管S2，各自具有一电连接于该相对应的电流源IS的第一端、一电连接于该负载22的第二端及一电连接于该相对应的栓锁电路L的控制端。该负载22具有二个电阻R，该二个电阻R分别电连接于所述第一晶体管SI、第二晶体管S2的第二端与地之间。
在该时钟信号CK处于该第一状态时,该(2m_1)个高位转换器HC的栓锁电路L分别接收该温度计码T的该(2m_1)个位，且每一个高位转换器HC的栓锁电路L根据该温度计码T的相对应的位输出一差动信号vd到该相对应的第一晶体管SI、第二晶体管S2的控制端，使该第一晶体管SI、第二晶体管S2根据该差动信号vd的相位变化而于导通与不导通间切换，以从该第一晶体管SI或第二晶体管S2的第二端输出该相对应的偏压电流作为该正相位或负相位的高阶差动电流，所述差动信号vd的相位分别相关于该温度计码T的该(2M-1)个位。该第一至第(N-M)低位转换器LCl至LCN_M的栓锁电路L分别接收所对应的该二进制信号的该(N-M)个位，且每一个低位转换器LCl至LCn_m的栓锁电路L根据该二进制信号的相对应的位输出一差动信号vd到该相对应的第一晶体管SI、第二晶体管S2的控制端，使该第一晶体管SI、第二晶体管S2根据所对应的该差动信号vd的相位变化而于导通与不导通间切换，以从该第一晶体管SI或第二晶体管S2的第二端输出该相对应的偏压电流作为该正相位或负相位的低阶差动电流。该第(N-M+1)低位转换器LCN_M+1的栓锁电路L则接收该固定值的差模信号，使该第(N-M+1)低位转换器LCN_M+1的第一晶体管SI、第二晶体管S2其中之一导通且输出I倍的偏压电流值的电流而使该第(N-M+1)低阶差动电流值为一倍的偏压电流值2° X I。在该时钟信号CK处于该第二状态时，该(2M_1)个高位转换器HC的栓锁电路L分别接收该重设信号中的(2M_1)个位，且每一个高位转换器HC的栓锁电路L根据该重设信号Z的相对应的位输出一差动信号vd到该相对应第一晶体管SI、第二晶体管S2的控制端，使该第一晶体管SI、第二晶体管S2根据该差动信号vd的相位变化而于导通与不导通间切换，以从该第一晶体管SI或第二晶体管S2的第二端输出相对应的偏压电流作为该正相位或负相位的高阶差动电流，所述差动信号vd的相位分别相关于该重设信号Z的该(2m-1)个位。该第一至第(N-M+1)低位转换器LCl至LCn_m+1的栓锁电路L则皆接收该重设信号Z的另一个剩余位Zj，且每一个低位转换器LCl至LCn_m+1的栓锁电路L根据该重设信号Z的该另一个剩余位Zi输出一差动信号到该相对应的第一晶体管SI、第二晶体管S2的控制端，使该第一晶体管SI、第二晶体管S2根据该差动信号vd的相位变化而于导通与不导通间切换，以从该第一第二晶体管SI或第二晶体管S2的第二端输出该相对应偏压电流作为该正相位或负相位的低阶差动电流，该N-M+1个差动信号的相位皆相关于该重设信号Z的另一个剩余位
Zjo在此举一例说明，假设N = 4、M = 2，而该重设信号Z为(1100)，该3个高位转换器HC的栓锁电路L分别接收该重设信号Z的位110，而使所分别对应的第一开关SI、第二开关S2切换以分别提供+4、+4、-4倍偏压电流，而该第一至第(N-M+1)低位转换器LCl至LCn_m+1的栓锁电路L则皆接收该重设信号Z的位O，并使所分别对应的第一开关SI、第二开关S2切换以分别提供-I、_2、-I倍偏压电流，因此负载22接收+4、+4、-4、-I、-2、-I倍偏压电流，而进行加总(4+4-4-1-2-1 = 0)以将模拟电压vo归零。上述实施例中的所述第一晶体管SI、所述第二晶体管S2皆是P型金属氧化物半导体场效晶体管，且所述第一晶体管SI、所述第二晶体管S2各自的第一端、第二端、控制端分别是源极、漏极、栅极。
图6所示为上述实施例的时序图，参数D[l]至D[4]分别为数字信号D[k]在不同时间的值，参数Z[l]至Z[4]分别表示重设信号Z在不同时间的值，可看出于重设模式时，通过呈乱数的重设信号Z将模拟电压vo归零，来将第一开关SI、第二开关S2追随数字信号D[k]进行切换的时序打乱，而使第一开关SI、第二开关S2的切换能独立于该数字信号D[k]，而使第一开关SI、第二开关S2切换时所引起的谐波失真能摊平于一噪声水位(noisefloor)上，以解决无杂散动态范围随着第一开关SI、第二开关S2越高的切换频率而越低的问题。如图7所示，为上述实施例的实验测量图，数字信号D [k]的输入频率为73IMHZ、时钟信号CK的取样速度为I. 6GS/s，可看出无杂散动态范围增加至56. 5dB。图8所示为上述实施例与现有技术操作于不同输入频率时，所测量到的无杂散动态范围，参数DRRZ表示上述实施例、参数NRZ表示现有技术、参数DRZ表示在所有时钟信号CK周期该重设信号Z皆固定不变，可看出随着输入频率朝800MHZ增加，属于NRZ的无杂散动态范围由65dB衰减至42dB，而属于DRRZ的无杂散动态范围在460MHZ内可维持超过60dB且在800MHZ时大于55dB，而属于DRZ的无杂散动态范围则甚至比NRZ差，因为输入频率处于低频时，该第一开关SI、第二开关S2于DRZ产生比NRZ更多的切换。综上所述，上述实施例具有以下优点通过使用乱数产生器3，而能相较于现有技术具有较高的无杂散动态范围。以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
权利要求
1.一种N位数字至模拟转换装置，适用于接收一呈二进制的N位的数字信号和一时钟信号，该时钟信号在一第一状态及一第二状态间切换，N ^ 2 ;其特征在于，该N位数字至模拟转换装置包括 一解码器，于该时钟信号的每一周期内接收该数字信号，并将该数字信号转换成一具有多位的温度计码； 一乱数产生器，于该时钟信号的每一周期内输出一呈乱数的重设信号，该重设信号具有多个交互随机排列且排列方式随不同时间变化的位，且该重设信号中处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目；及 一转换模块，电连接于该解码器和该乱数产生器，并接收该时钟信号； 在该时钟信号处于该第一状态时，该转换模块接收该温度计码，并将该温度计码转换成一相关于该数字信号的模拟电压；在该时钟信号处于该第二状态时，该转换模块接收该重设信号，并根据该重设信号将该模拟电压的电平归零。
2.根据权利要求I所述的N位数字至模拟转换装置，其特征在于，该温度计码具有2N个位，该转换模块包括 2"个转换器，接收该时钟信号并皆电连接于该解码器和该乱数产生器，在该时钟信号处于该第一状态时，所述2N个转换器分别接收该温度计码的2N个位，且每一转换器根据所对应的位处于逻辑高电平或逻辑低电平而进行转换，以输出一正相位的差动电流或一负相位的差动电流；及 一负载，电连接于所述2N个转换器以接收每一差动电流，并据以进行加总以产生该模拟电压； 借此，在该时钟信号处于该第一状态时，该模拟电压相关于该数字信号。
3.根据权利要求2所述的N位数字至模拟转换装置，其特征在于，该重设信号具有2N_i个处于逻辑高电平的位和个处于逻辑低电平的位， 在该时钟信号处于该第二状态时，所述2N个转换器中的2N_i个转换器分别接收该重设信号的该2N_i个处于逻辑高电平的位并进行转换以输出正相位的差动电流，而所述2N个转换器中的另外的个转换器分别接收该重设信号的该个处于逻辑低电平的位并进行转换以输出负相位的差动电流； 借此，在该时钟信号处于该第二状态时，个正相位的差动电流和2N_i个负相位的差动电流经该负载加总所产生的该模拟电压的电平被归零。
4.根据权利要求2所述的N位数字至模拟转换装置，其特征在于，每一转换器具有 一栓锁电路，电连接于该解码器及该乱数产生器，并接收该时钟信号； 一电流源，用于提供一偏压电流； 一第一晶体管，具有一电连接于相对应的电流源以接收该偏压电流的第一端、一电连接到该负载的第二端及一电连接到相对应的栓锁电路的控制端；及 一第二晶体管，具有一电连接于相对应的电流源以接收该偏压电流的第一端、一电连接到该负载的第二端及一电连接到相对应的栓锁电路的控制端； 在该时钟信号处于该第一状态时，所述2Nf转换器的栓锁电路分别接收该温度计码的2N个位，且每一栓锁电路根据该温度计码的相对应的位输出一差动信号到相对应的第一晶体管的控制端和相对应的第二晶体管的控制端，使该第一晶体管和该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位的差动电流或该负相位的差动电流，2N个所述差动信号的相位分别相关于该温度计码的2N个位的逻辑电平。
5.根据权利要求4所述的N位数字至模拟转换装置，其特征在于，该重设信号具有2N个位，在该时钟信号处于该第二状态时，所述2N个转换器的栓锁电路分别接收该重设信号的2N个位，并据以输出2Nf差动信号分别到所述第一晶体管的控制端和所述第二晶体管的控制端，以分别控制所述差动电流的相位，且所述2Nf差动信号的相位分别相关于该重设信号的2N个位的逻辑电平。
6.根据权利要求4所述的N位数字至模拟转换装置，其特征在于，所述第一晶体管、所述第二晶体管皆是P型金属氧化物半导体场效晶体管，且所述第一晶体管、所述第二晶体管各自的第一端、第二端、控制端分别是源极、漏极、栅极。
7.根据权利要求4所述的N位数字至模拟转换装置，其特征在于，该负载具有二个电 阻，所述电阻分别电连接于所述第一晶体管的第二端与地之间以及所述第二晶体管的第二端与地之间。
8.根据权利要求I所述的N位数字至模拟转换装置，其特征在于，该数字信号具有M个高位及(N-M)个低位，该解码器将该数字信号中的M个高位转换为一呈(2m-1)个位的温度计码，且将该数字信号中的(N-M)个低位保留为二进制以作为一组二进制信号，并增加一个位作为一固定差模信号，I < M < N ;该转换模块包括 (2M-1)个高位转换器，接收该时钟信号并皆电连接到该解码器及该乱数产生器，在该时钟信号处于该第一状态时，所述(2M_1)个高位转换器分别接收该温度计码的所述(2M-1)个位，每一高位转换器根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或一负相位且具有2N_M倍的偏压电流值的高阶差动电流； 第一至第(N-M)低位转换器，接收该时钟信号并皆电连接到该解码器及该乱数产生器，在该时钟信号处于该第一状态时，该第一至第(N-M)低位转换器分别接收该二进制信号的该(N-M)个位，并根据所接收的位为逻辑高电平或逻辑低电平，而输出正相位或负相位的第一至第(N-M)低阶差动电流，该第一至第(N-M)低阶差动电流的电流大小分别为一倍的偏压电流值等比递增2倍直到2m倍的偏压电流值； 一第(N-M+1)低位转换器，接收该时钟信号并电连接到该解码器及该乱数产生器，在该时钟信号处于该第一状态时，该第(N-M+1)低位转换器接收固定差模信号而输出一倍的偏压电流值的低阶差动电流；及 一负载，电连接于所述(2M_1)个高位转换器和所述第一至第(N-M+1)低位转换器，并接收所述(2M_1)个高阶差动电流及所述第一至第(N-M+1)低阶差动电流，并据以进行加总以产生该模拟电压； 借此，在该时钟信号处于该第一状态时，该模拟电压相关于该数字信号。
9.根据权利要求8所述的N位数字至模拟转换装置，其特征在于，该重设信号具有2M个位，在该时钟信号处于该第二状态时，该(2M-1)个高位转换器分别接收该重设信号中的(2M-1)个位，每一高位转换器根据所接收的位为逻辑高电平或逻辑低电平，而输出一正相位或负相位且具有2N_M倍的偏压电流值的高阶差动电流； 该第一至第(N-M+1)低位转换器都接收该重设信号的另一个剩余位，并根据该剩余位为逻辑高电平或逻辑低电平，而输出正相位或负相位的第一至第(N-M+1)低阶差动电流，该第一至第(N-M)低阶差动电流的电流大小分别为一倍的偏压电流值等比递增2倍直到2^1倍的偏压电流值，而该第(N-M+1)低阶差动电流的电流大小为一倍的偏压电流值；借此，该(2M-1)个高阶差动电流及该第一至第(N-M+1)低阶差动电流经该负载加总所产生的该模拟电压的电平被归零。
10.根据权利要求8所述的N位数字至模拟转换装置，其特征在于， 每一高位转换器具有 一栓锁电路，电连接于该解码器及该转换模块，并接收该时钟信号； 一电流源，用于提供2N_M倍的偏压电流； 一第一晶体管，具有一电连接于相对应的电流源以接收该2N_M倍的偏压电流的第一端、一电连接于该负载的第二端及一电连接于相对应的栓锁电路的控制端；及 一第二晶体管，具有一电连接于相对应的电流源以接收该2N_M倍的偏压电流的第一端、一电连接于该负载的第二端及一电连接于相对应的栓锁电路的控制端； 该第一至该第(N-M+1)低位转换器分别具有第一至第(N-M+1)电流源，该第一至该第(N-M)电流源所分别提供的电流大小为从一倍的偏压电流值依序等比递增2倍直到2m倍的偏压电流值，该第(N-M+1)电流源所提供的电流大小则为一倍的偏压电流值； 该第一至第(N-M+1)低位转换器各自具有一第一晶体管、一第二晶体管及一栓锁电路； 该第一至第(N-M+1)低位转换器的栓锁电路电连接于该解码器及该转换模块，且接收该时钟信号； 该第一至第(N-M+1)低位转换器的第一晶体管、第二晶体管各自具有一电连接于相对应的电流源的第一端、一电连接到该负载的第二端及一电连接于相对应的栓锁电路的控制端。
11.根据权利要求10所述的N位数字至模拟转换装置，其特征在于，在该时钟信号处于该第一状态时，该(2M_1)个高位转换器的栓锁电路分别接收该温度计码的该(2M-1)个位，且每一个高位转换器的栓锁电路根据该温度计码的相对应的位输出一差动信号到相对应的第一晶体管的控制端和第二晶体管的控制端，使该第一晶体管、该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的高阶差动电流，所述差动信号的相位分别相关于该温度计码的该(2M-1)个位； 该第一至第(N-M)低位转换器的栓锁电路分别接收所对应该二进制信号的该(N-M)个位，且每一个低位转换器的栓锁电路根据该二进制信号的相对应的位输出一差动信号到相对应的第一晶体管的控制端、第二晶体管的控制端，使该第一晶体管、该第二晶体管根据所对应的差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的低阶差动电流； 该第(N-M+1)低位转换器的栓锁电路，接收该固定差模信号，使该第(N-M+1)低位转换器的第一晶体管、第二晶体管其中之一导通且输出I倍的偏压电流值的低阶差动电流。
12.根据权利要求10所述的N位数字至模拟转换装置，其特征在于，在该时钟信号处于该第二状态时，该(2M_1)个高位转换器的栓锁电路分别接收该重设信号中的(2M-1)个位，且每一个高位转换器的栓锁电路根据该重设信号的相对应位输出一差动信号到相对应的第一晶体管的控制端、第二晶体管的控制端，使该第一晶体管、该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的高阶差动电流，所述差动信号的相位分别相关于该重设信号的该(2M-1)个位； 该第一至第(N-M+1)低位转换器的栓锁电路，皆接收该重设信号的另一个剩余位，且每一个低位转换器的栓锁电路根据该重设信号的该另一个剩余位输出一差动信号到相对应的第一晶体管的控制端和第二晶体管的控制端，使该第一晶体管、该第二晶体管根据该差动信号的相位变化而于导通与不导通间切换，以从该第一晶体管的第二端或该第二晶体管的第二端输出相对应的偏压电流作为该正相位或该负相位的低阶差动电流，该N-M+1个差动信号的相位皆相关于该重设信号的另一个剩余位。
13.根据权利要求10所述的N位数字至模拟转换装置，其特征在于，所述第一晶体管、所述第二晶体管皆是P型金属氧化物半导体场效晶体管，且所述第一晶体管、所述第二晶体管各自的第一端、第二端、控制端分别是源极、漏极、栅极。
14.根据权利要求10所述的N位数字至模拟转换装置，其特征在于，该负载具有二个电阻，所述二个电阻分别电连接于所述第一晶体管的第二端与地之间、所述第二晶体管的第二端与地之间。
全文摘要
一种N位数字至模拟转换装置，接收一数字信号和一时钟信号，该时钟信号在一第一状态及一第二状态间切换，且该N位数字至模拟转换装置包括一解码器，将该数字信号转换成一具有多位的温度计码；一乱数产生器，输出一呈乱数的重设信号，该重设信号具有多个交互随机排列且排列方式随不同时间变化的位，且该重设信号中的处于逻辑高电平的位的数目等于处于逻辑低电平的位的数目；及一转换模块，当该时钟信号处于该第一状态时，该转换模块将该温度计码转换成一相关于该数字信号的模拟电压；当该时钟信号处于该第二状态时，该转换模块根据该重设信号将该模拟电压归零。本发明可增加无杂散动态范围。
文档编号H03M1/66GK102739256SQ201110092909
公开日2012年10月17日 申请日期2011年4月13日 优先权日2011年4月13日
发明者吴介琮, 曾伟信 申请人:财团法人交大思源基金会