专利名称：低压差分信号驱动电路与数字信号传输器的制作方法
技术领域：
本发明涉及低压差分信号驱动电路(low voltage differential signal driving circuit, LVDS driving circuit)，特别是涉及提升低压差分信号驱动电路的电压转换速率(slew rate)的技术。
背景技术：
低操作电压为降低电路耗能的基本需求。然而，关于应用到低压差分信号驱动电路的高速传输接口，例如高清晰度多媒体接口(HDMI)、串型高技术配置(SATA)、通用串行总线(USB)、快捷外设互连标准 (PCIE)...等数字信号传输接口，低操作电压会显著拖累低压差分信号驱动电路中信号的电压转换速率(slew rate)，进而会影响到这些传输接口的效能。
发明内容
本发明揭示一种低压差分信号驱动电路、以及运用该种低压差分信号电路的数字信号传输器，得以在低操作电压下使所输出的差动输出信号具有较佳的电压转换速率(或称为转态速度)。根据本发明一实施方式所实现的低压差分信号驱动电路包括一差动正输出端、一差动负输出端、以及一转态加速器。该差动正输出端以及该差动负输出端供应一差动输出信号。该差动输出信号由低电平转态为高电平时，该转态加速器连结该差动正输出端至一高电源供应端并连结该差动负输出端至一低电源供应端。该差动输出信号由高电平转态为低电平时，该转态加速器连结该差动正输出端至该低电源供应端并连结该差动负输出端至该高电源供应端。根据本发明一实施方式所实现的数字信号传输器包括上述的低压差分信号驱动电路，藉由输出该差动输出信号以实现数字信号传输。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。
图1图解信号互连的一种实施方式；图2图解根据本发明一种实施方式所实现的一低压差分信号驱动电路200 ；以及图3是以波形解上述第一至第四控制信号CSl CS4的操作以及差动输出信号Vo (即TXP-TXN)的状态。附图符号说明100 信号互连系统；102 传输端；104 接收端；
106 数字信号传输器；108 数字信号接收器；200 低压差分信号驱动电路；202 转态加速器；CSl. . . CS4 第一...第四控制信号；^!…己权 第一...第四控制信号CSl. . . CS4的反相信号；I_pathl、I_path2 第一、第二电流路径；Is 电流源；Ni. . . N4 N通道装置；Pl. · · P4 P通道装置；Rl与R2 组成一阻抗；SP、SN 不同电流源Is所提供的连接节点；TXP、TXN 差动正、负输出(端)；VDD、VSS 高、低电源供应端；以及Vo 差动输出信号。
具体实施例方式图1图解信号互连的一种实施方式。信号互连系统100中包括一传输端102以及一接收端104。传输端102具有一数字信号传输器106。接收端104具有一数字信号接收器108。数字信号传输器106是以一差动正输出TXP以及一差动负输出TXN形成一差动输出信号Vo进行数字信号传输。数字信号接收器108接收该差动正输出TXP以及该差动负输出TXN后，可以一比较器将该差动输出信号Vo转换为数字值。所述信号互连系统100可用来实现高清晰度多媒体接口(HDMI)、串型高技术配置 (SATA)、通用串行总线(USB)、快捷外设互连标准(PCIE)...等数字信号传输接口。关于上述差动正输出信号TXP以及差动负输出信号TXN的产生与驱动，可采用低压差分信号驱动电路(LVDS driving circuit)。图2图解根据本发明一种实施方式所实现的一低压差分信号驱动电路200，其中以一差动正输出端(与所传输的差动正输出同样标号为TXP)以及一差动负输出端(与所传输的差动负输出同样标号为TXN)供应所述差动输出信号Vo ；此外，低压差分信号驱动电路200还包括一转态加速器202，是根据差动输出信号Vo的转态进行操作，以加速该差动输出信号Vo的转态。以下叙述转态加速器202的操作。当差动输出信号Vo由低电平转态为高电平时，转态加速器202会连结该差动正输出端TXP至一高电源供应端VDD、并连结该差动负输出端TXN至一低电源供应端VSS。当差动输出信号Vo由高电平转态为低电平时，转态加速器202会连结该差动正输出端TXP至该低电源供应端VSS、并连结该差动负输出端 TXN至该高电源供应端VDD。如此一来，差动输出信号Vo的转态得以不受目前电路设计普遍采用的低操作电压影响，仍以适当的速度进行转态。以下讨论低压差分信号驱动电路200的实施细节。在此实施方式中，电路200包括有一阻抗(由电阻Rl以及R2组成)、以及两个电流路径产生电路(稍后再详述电路结构)。阻抗(Rl与R2)耦接于差动正输出端TXP以及差动负输出端TXN之间。所述两个电流路径产生电路则是轮流致能操作，以分别产生一第一电流路径I_pathl以及一第二电流路径I_path2，使电流以不同方向流经该阻抗(Rl与 R2)，进而控制该差动正输出端TXP以及该差动负输出端TXN所供应的该差动输出信号Vo 的转态。至于所述电流路径上电流的来源，则是由耦接该高电源供应端VDD的一第一电流源以及耦接该低电源供应端VSS的一第二电流源(皆标号为Is)所供应。第一以及第二电流源(Is)是由该第一电流路径I_pathl与该第二电流路径I_path2中择一耦接在一起。图中实施例显示，耦接该高电源供应端VDD的该电流源Is提供一连接节点SP、且耦接该低电源供应端VSS的该电流源Is提供一连接节点SN，以与该第一电流路径I_pathl或该第二电流路径I_path2连结。关于建立第一电流路径I_pathl的第一电流路径产生电路，其中可包括一第一以及一第二路径控制开关。图2所示实施方式以一 P通道装置Pl实现该第一路径控制开关、 并以一ν通道装置m实现该第二路径控制开关。第一路径控制开关PI耦接于连接节点SP 与差动正输出端TXP之间，可由一第一控制信号CSl的反相值■控制。第二路径控制开关 Nl耦接于差动负输出端TXN以及连接节点SN之间，可由该第一控制信号CSl控制。第一控制信号CSI的高电平状态会使该第一以及该第二路径控制开关PI以及m导通，建立上述第一电流路径I_pathl供电流流经阻抗(Rl与似)。差动正输出端TXP以及差动负输出端 TXN之间因而存在顺向压差，差动输出信号Vo为高电平。关于建立第二电流路径I_path2的第二电流路径产生电路，其中可包括一第三以及一第四路径控制开关。图2所示实施方式以一 P通道装置P2实现该第三路径控制开关、 并以一 N通道装置N2实现该第四路径控制开关。第三路径控制开关P2耦接于连接节点SP 与差动负输出端TXN之间，可由一第二控制信号CS2的反相值己好控制。第四路径控制开关 N2耦接于差动正输出端TXP以及连接节点SN之间，可由该第二控制信号CS2控制。第二控制信号CS2通常与第一控制信号CSl反相。第二控制信号CS2的高电平状态会使第三以及第四路径控制开关P2以及N2导通，建立第二电流路径I_path2供电流流经阻抗(Rl与 R2)。差动正输出端TXP以及差动负输出端TXN之间因而存在逆向压差，差动输出信号Vo 为低电平。在图2的实施方式中，可藉由将第一控制信号CSl切换为致能且将第二控制信号 CS2切换为除能使差动输出信号Vo产生低电平至高电平的转态，还可藉由将第一控制信号 CSl切换为除能且将第二控制信号CS2切换为致能使差动输出信号Vo产生高电平至低电平的转态。此段落讨论转态加速电路202的结构，其中包括四个转态加速开关。此实施例以一 P通道装置P3实现第一转态加速开关、以一 N通道装置N3实现第二转态加速开关、以一 P通道装置P4实现第三转态加速开关、并以一 N通道装置N4实现第四转态加速开关。如图所示，第一转态加速开关P3负责连结该差动正输出端TXP以及该高电源供应端VDD，第二转态加速开关N3负责连结该差动负输出端TXN以及该低电源供应端VSS。第一以及第二转态加速开关P3以及N3都是设计于该差动输出信号Vo由低电平转态为高电平时导通，可分别由一第三控制信号CS3的反相值己好以及该第三控制信号CS3控制。第三控制信号CS3的致动可设计在第一控制信号CSl切换为致能且第二控制信号CS2切换为除能时(即差动输出信号Vo由低电平转态至高电平时)。此外，第三转态加速开关P4负责连结该差动负输出端TXN以及该高电源供应端VDD，第四转态加速开关N4负责连结该差动正输出端TXN以及该低电源供应端VSS。第三以及第四转态加速开关P4以及N4都是设计于该差动输出信号 Vo由高电平转态为低电平时导通，可分别由一第四控制信号CS4的反相值己权以及该第四控制信号CS4控制。第四控制信号CS4的致动可设计在第一控制信号CSl切换为除能且第二控制信号CS2切换为致能时(即差动输出信号Vo由高电平转态至低电平时)。图3是以波形解上述第一至第四控制信号CSl CS4的操作以及差动输出信号Vo (即信号TXP减去信号TXN)的状态。如图所示，转态加速器的作用(第三以及第四控制信号CS3以及CS4为致能)可加速差动输出信号Vo的转态操作。需特别注意的是，第三以及第四控制信号CS3以及CS4的致能需视相关的传输接口应用而限定于一特定时间长度内。第一至第四转态加速开关P3、N3、P4、N4的导通区间限制可避免转态加速过头，超出相关传输接口的规格。本发明所揭示的转态加速设计相当有利于低操作电压环境的信号转态加速，以下叙述其中一原因。参阅图2，由于转态加速器202是直接操作在阻抗(Rl与R2)两端，因此， 其RC充电时间常数并不会过大，可使信号转态速度不受低操作电压设计局限。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围的前提下，可做若干的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种低压差分信号驱动电路，包括一差动正输出端以及一差动负输出端，供应一差动输出信号；以及一转态加速器，于该差动输出信号由低电平转态为高电平时连结该差动正输出端至一高电源供应端并连结该差动负输出端至一低电源供应端，且于该差动输出信号由高电平转态为低电平时连结该差动正输出端至该低电源供应端并连结该差动负输出端至该高电源供应端。
2.如权利要求1所述的低压差分信号驱动电路，其中该转态加速器包括一第一转态加速开关，用以连结该差动正输出端以及该高电源供应端，于该差动输出信号由低电平转态为高电平时导通；一第二转态加速开关，用以连结该差动负输出端以及该低电源供应端，于该差动输出信号由低电平转态为高电平时导通；一第三转态加速开关，用以连结该差动负输出端以及该高电源供应端，于该差动输出信号由高电平转态为低电平时导通；以及一第四转态加速开关，用以连结该差动正输出端以及该低电源供应端，于该差动输出信号由高电平转态为低电平时导通。
3.如权利要求2所述的低压差分信号驱动电路，其中上述第一、第二、第三以及第四转态加速开关的导通限定于一特定时间长度内，且该特定时间长度与采用该低压差分信号驱动电路的传输接口相关。
4.如权利要求1所述的低压差分信号驱动电路，还包括一阻抗，耦接于该差动正输出端以及该差动负输出端之间；以及切换操作的一第一电流路径产生电路以及一第二电流路径产生电路，分别产生一第一电流路径以及一第二电流路径，使电流以不同方向流经该阻抗，以控制该差动正输出端以及该差动负输出端所供应的该差动输出信号的转态。
5.如权利要求4所述的低压差分信号驱动电路，还包括耦接该高电源供应端的一第一电流源以及耦接该低电源供应端的一第二电流源，由该第一电流路径与该第二电流路径择一耦接在一起。
6.如权利要求5所述的低压差分信号驱动电路，其中 该第一电流路径产生电路包括一第一路径控制开关，耦接于该第一电流源与该差动正输出端之间；以及一第二路径控制开关，耦接于该差动负输出端以及该第二电流源之间；且该第二电流路径产生电路包括；一第三路径控制开关，耦接于该第一电流源与该差动负输出端之间；以及一第四路径控制开关，耦接于该差动正输出端以及该第二电流源之间。
7.如权利要求6所述的低压差分信号驱动电路，其中该转态加速器包括一第一转态加速开关，耦接于该差动正输出端以及该高电源供应端之间，于该第一以及该第二路径控制开关切换为导通且该第三以及该第四路径控制开关切换为不导通时导通；一第二转态加速开关，耦接于该差动负输出端以及该低电源供应端之间，于该第一以及该第二路径控制开关切换为导通且该第三以及该第四路径控制开关切换为不导通时导通；一第三转态加速开关，耦接于该差动负输出端以及该高电源供应端之间，于该第一以及该第二路径控制开关切换为不导通且该第三以及该第四路径控制开关切换为导通时导通；以及一第四转态加速开关，耦接于该差动正输出端以及该低电源供应端之间，于该第一以及该第二路径控制开关切换为不导通且该第三以及该第四路径控制开关切换为导通时导ο
8.如权利要求7所述的低压差分信号驱动电路，其中上述第一、第二、第三以及第四转态加速开关的导通限定于一特定时间长度内，该特定时间长度与采用该低压差分信号驱动电路的传输接口相关。
9.一种数字信号传输器，包括一低压差分信号驱动电路，包括一差动正输出端以及一差动负输出端，供应一差动输出信号；以及一转态加速器，于该差动输出信号由低电平转态为高电平时连结该差动正输出端至一高电源供应端并连结该差动负输出端至一低电源供应端，且于该差动输出信号由高电平转态为低电平时连结该差动正输出端至该低电源供应端并连结该差动负输出端至该高电源供应端，其中该数字信号传输器输出该差动输出信号以实现数字信号传输。
10.如权利要求9所述的数字信号传输器，其中该转态加速器包括一第一转态加速开关，用以连结该差动正输出端以及该高电源供应端，于该差动输出信号由低电平转态为高电平时导通；一第二转态加速开关，用以连结该差动负输出端以及该低电源供应端，于该差动输出信号由低电平转态为高电平时导通；一第三转态加速开关，用以连结该差动负输出端以及该高电源供应端，于该差动输出信号由高电平转态为低电平时导通；以及一第四转态加速开关，用以连结该差动正输出端以及该低电源供应端，于该差动输出信号由高电平转态为低电平时导通。
全文摘要
一种低压差分信号驱动电路以及相关的数字信号传输器。所述低压差分信号驱动电路包括供应一差动输出信号的一差动正输出端以及一差动负输出端、以及一转态加速器。该差动输出信号由低电平转态为高电平时，该转态加速器连结该差动正输出端至一高电源供应端并连结该差动负输出端至一低电源供应端。该差动输出信号由高电平转态为低电平时，该转态加速器连结该差动正输出端至该低电源供应端并连结该差动负输出端至该高电源供应端。
文档编号H03K19/0175GK102324922SQ201110113010
公开日2012年1月18日 申请日期2011年5月3日 优先权日2011年2月24日
发明者李永胜, 王崑琪 申请人:威盛电子股份有限公司