专利名称：对来自相位控制环路中的相位检测器的低频噪声的抑制的制作方法
技术领域：
本发明一般涉及锁相环，并且特别地涉及一种用于抑制锁相环的相位检测器中的低频闪变噪声的方法和装置。
背景技术：
锁相环被广泛用于包括通信器件、集成芯片等的各种现代电子电路中。一般来说， 锁相环是配置为生成相对于参考信号具有固定相位的信号的反馈系统。更特别地说，锁相环(PLL)是一种控制电路，其包括具有从受控振荡器接收参考信号和反馈信号的相位检测器的反馈环。输入信号(例如，参考信号、反馈信号)的相位由发生相关事件(例如，上升沿)时的时间点定义。所述相位检测器确定所述输入信号之间的相位差(例如，上升沿之间的时间)，并基于测量的相位差来生成输出给滤波器(例如，环路滤波器)的误差信号。所述滤波器可以被用来将所述误差信号变换到用来控制所述受控振荡器的频率的振荡器控制信号。基于所述振荡器控制信号，受控振荡器以较高或较低频率振荡，这影响所述反馈信号的相位和频率。特别地，所述相位检测器误差信号被用来使所述参考信号与所述反馈信号的相位一致(align)。当使所述反馈信号和所述参考信号的所述相位(例如，时钟沿) 达到一致时，认为PLL被锁定。因此，通过测量可以用来改变提供给受控振荡器的控制信号的相位差，使得PLL能够维持相对于参考信号具有恒定相位角的稳定输出信号。
图1示出了配置为降低噪声并改善性能的锁相环的第一实施例的框图。图2A-2B示出了显示通过交换相位检测器的物理输入而从第一频率到第二较高频率的上变换的信号图。图3A-;3B示出了在增加的时间段上延长以显示相位差的频率的上变换的图2A-2B 的信号图。图4示出了显示通过相位检测前后的频率变换的噪声抑制的图。图5示出了如本文提供的数字锁相环的更详细实施例的框图。图6示出了显示如本文提供的上变换器的示意图的示例性实施例。图7示出了显示如本文提供的上变换器的示意图的示例性实施例。图8示出了用于降低闪变噪声并改善锁相环性能的示例性方法。
具体实施例方式现在将参考附图来描述本发明，其中自始至终使用类似的参考数字来指代类似的元件，并且其中不必按比例绘制所示出的结构和器件。锁相环(PLL)是一种控制系统，其生成相对于参考信号具有被锁定或者以其它方式满足预定相位关系的相位的输出信号。PLL系统的一个相关性能参数是输出信号的相位噪声。相位检测器可能是PLL系统中的大噪声源，从而影响PLL相位噪声性能。相位检测器内的某些噪声生成机构生成具有不是在频率上均勻分布(白噪声)而是作为代替集中在低频率处的噪声功率的噪声。这种噪声，称作闪变噪声或Ι/f噪声，包括大部分的有害系统噪声并且可能由PLL相位检测器内的多个源产生，例如包括导电沟道中的杂质和由于基极电流引起的晶体管中的生成及复合噪声。因此，随着半导体器件的最小特征尺寸缩小—— 造成较小的器件沟道长度，有源器件的闪变噪声将增加，从而导致相位检测器变成增加的性能扰乱噪声源。根据控制环路理论，理解到在环路带宽(即，环增益大于1所在的频率范围)内， 将在PLL输出处可见来自所述相位检测器的噪声，但是在所述环路带宽外，来自所述相位检测器的噪声将被环路滤波器抑制。不幸的是，来自相位检测器的低频噪声(例如，闪变噪声)通常落在所述环路带宽内，因此在PLL输出处可见，造成PLL相位噪声性能的退化。通常，相位检测器的操作频率——参考频率f,ef(例如，26MHz)——比环路带宽(例如，100kHz)高得多。而且，相位检测器的Nyquist (尼奎斯特)带宽——fMf/2(例如，13MHz)——也比所述环路带宽高。在理解这些事实后，发明人设计了一种用于通过降低PLL内的闪变噪声来改善相位检测操作的方法和装置。在一个实施例中，所述方法和装置包括提供信号给配置为在为相位检测提供信号前执行它们之间的相位差的频率变换的第一频率变换器。在相位检测前的这个频率变换(上变换)期间，把到相位检测电路的输入信号的相位差中的带内频率分量(即，环路带宽中的频率分量)从其中相位检测电路的相位噪声性能为差的带内频率范围变换到其中相位检测电路的相位噪声性能得以改善的第二(例如，较高)频率范围。由相位检测产生的误差信号然后可以被提供给第二频率变换器。在相位检测后的这个频率变换(下变换)期间，把第二频率范围中的误差信号的信号分量变换到实质上等于原始带内频率范围的(例如，较低)频率范围，从而把处于带内频率范围的相位检测电路产生的噪声分量变换到环路滤波器容易过滤的在环路带宽外的另一个(例如，较高)频率范围。因此， 如本文提供的，通过输入到相位检测器的信号之间的相位差的频率变换(上变换)接着是从相位检测器输出的误差信号的频率变换(下变换)来改善PLL的性能。图1示出了具有配置为降低低频噪声并改善PLL性能的低频噪声抑制电路的锁相环100的第一实施例的框图。如图1所示，上变换器102配置为在第一输入节点IN1处接收反馈信号^而在第二输入节点IN2处接收参考信号Skef并且生成两个输出信号‘和 Seef‘。特别地，上变换器102配置为执行输入信号之间的第一相位差的频率变换并且输出此作为第一输出信号Sfb‘和第二信号Skef'之间的第二相位差。在这个频率变换期间，处理输入信号的第一相位差中的带内频率分量，使得可以把它们输出作为输出信号的第二相位差中的上变换的信号分量。具有第二相位差中的上变换的信号分量的所述输出信号被提供给确定误差信号 Seee‘的相位检测器104。然后把具有这些上变换的信号分量的误差信号输出给配置为下变换所述误差信号的下变换器106。在这个频率变换期间，误差信号中的上变换的信号分量可以被下变换回到较低频率(例如，它们的原始、预上变换的频率)以形成误差信号Sekk(即， 下变换的误差信号)。下变换器中的误差信号的频率变换内在地把第一频率范围中的相位检测器产生的低频噪声从这个第一频率范围变换到环路带宽外的另一个(例如，较高)频率范围，从而使低频噪声被上变换到可以被下游环路滤波器108抑制的频率。在一个实施例中，上变换器102和下变换器106可以耦接到配置为分别为上变换和下变换提供相关联的控制信号S。m和知^的控制信号生成器110，导致在相位检测器的输入处被上变换且在来自下变换器的输出处被下变换到实质上原始频率范围的频率分量。在一个实施例中，具有相同模式(例如，包括scm*、z之间的延迟以补偿信号处理中的延迟)的相关联的时变控制信号被用来控制上变换和下变换，从而使两个信号内在地相关联。在一个实施例中，相关联的控制信号是周期性的。更特别地，如图1所示，上变换器102可以配置为通过根据用于上变换的控制信号s。m在它的输入节点和它的输出节点之间交换接收到的输入信号来执行接收到的信号的相位差的频率变换。例如，在第一控制信号状态期间，可以在第一相位检测器输入节点 IN1'处输出反馈信号Sfb并且可以在第二相位检测器输入节点DV处输出参考信号Skef， 而在第二控制信号状态期间，可以在第二相位检测器输入节点IN2'处输出反馈信号Sfb并且可以在第一相位检测器输入节点IN1'处输出参考信号SKEF。从上变换器102输出的信号‘和Skef'被提供给相位检测器104。相位检测器 104可以配置为测量这些接收到的信号(例如，Sfb‘和Skef')之间的相位差。在一个实施例中，相位检测器104可以通过测量接收到的信号的上升沿之间的时间延迟来测量这些信号的相位差。基于这个测量，相位检测器104将输出与接收到的信号之间的相位差成比例
的误差信号Sekk ‘。由于相位检测器测量在两个相位检测器输入IN1'和m2'处接收的信号之间的相位差，所以上变换器交换接收到的输入信号相当于反转所述相位差的极性(例如，取决于控制信号s。m的状态，把相位检测器输入信号的相位差乘以具有+1或-ι的极性的信号)。如果使用具有频率Frav(例如，fref/2)的周期性控制信号，那么上变换器交换本质上将把相位检测器的输入信号的相位差乘以在+1或-ι之间周期性交替的信号(时域观点) 并且因此把相位差信号中的低频分量上变换到大约的频率范围(频域观点)。图2Α和2Β示出了显示通过交换(例如，周期性交换)相位检测器的物理输入来频率变换相位差的信号图。从PLL控制理论观点来看，相位检测器的相关输入信号不是瞬态波形(例如，矩形波)，反而这些波形的相位例如由在瞬态波形上发生相关事件(例如，上升沿)时的时间点定义。这些事件(例如，上升沿)每个参考时钟周期发生一次，因此输入信号的相位是具有每个参考时钟周期一个采样的时间离散信号。对于每个参考时钟周期， 相位检测器生成与输入信号之间的相位差成比例的误差信号的一个采样，导致也是具有与输入信号相同的数据速率的时间离散信号的输出信号。图2Α示出了显示在上变换器的输入处的信号和Skef之间的相位差的时间离散信号。如图2Α所示，在第一时钟周期期间，在206示出了 Sfb 204和Skef202之间的相位差。 图2B示出了显示在上变换器的输出处的信号‘和Skef'之间的相位差的时间离散信号。 如图2B所示，在第一时钟周期210期间，当控制信号 5。ΤΙ^处于第一逻辑状态时，输入信号Sfb 和Skef被直接映射到输出节点/信号Sfb‘和Skef'并且上变换器的输出信号的相位差214 与上变换器的输入信号的相位差206等同。在第二时钟周期212期间，当控制信号处于第二逻辑状态时，交换输入信号到输出节点/信号的映射(输入信号Skef和Sfb分别被映射到输出信号Sfb‘和Skef')并且上变换器的输出信号的相位差216和输入信号的相位差 208具有反转的极性，如图2B所示。因此，交换相位检测器的物理输入信号相当于反转相位检测器的输入信号的相位差。图3A和;3B示出了在延长的时间段上延长以显示相位差的频率上变换的图2A-2B 的信号图。如图3A-;3B所示，当快速时变控制信号、&用于信号交换时，把具有缓慢变化的相位差(例如，从正到负)的输入信号Skef和Sfb变换到具有快速变化的相位差(例如，从正到负)的输出信号Skef'和‘。例如，图3A示出了具有相位差的输入信号，该相位差具有大致是图3B所示的上变换的信号的相位差的周期304的5倍长的周期302。从频域观点来看，输入信号Skef和的相位差中的低频分量将被变换(移动)到输出信号Skef'和 Sfb'的相位差中的高频(大约控制信号的频率)。从图2B和;3B将理解到上变换器没有改变信号‘和Skef'的时钟频率。作为代替，可以在时间离散相位差信号(例如，206和214)上而不是在两个物理输入信号(例如， Sfb'和Skef')上观测到基于改变相位极性的频率变换，如图2々和W所示。换言之，提供给相位检测器的物理输入信号的时钟频率将保持在，而由相位检测器确定的检测到的相位差具有上变换的频率。误差信号Sekk'可以输出给下变换器106。下变换器106配置为执行包括上变换的信号分量的误差信号的频率变换(下变换)。在一个实施例中，下变换器106可以配置为通过取决于控制信号SctkJ (例如，被延迟以补偿上变换和下变换电路之间的处理延迟的相关联的控制信号)改变输出信号的极性来执行频率变换。当下变换器106把误差信号 Seee‘中的上变换的信号分量下变换回到实质上等于原始频率范围的频率范围时，它将内在地把来自相位检测器的处于带内频率范围的噪声上变换到环路带宽外的另一个(例如， 较高)频率范围。图4示出了显示通过相位检测前后的频率变换的噪声抑制的图。如图4所示，在 402显示的输入信号之间的相位差包括具有相位差中的低频范围(例如，接近0)的带内频率分量410和具有较高频率范围(例如，上至fMf/2)的带外频率分量。在上变换期间，用于上变换和下变换(例如，具有频率fMf/2 = 13MHz)的相关联的控制信号将把信号Sfb和 Seef之间的相位差402变换到信号Sfb‘和Skef'之间的上变换的相位差404，使带内频率分量410从在上变换器的输入处的相位差402中的低频范围(例如，DC到100kHz)变换到在上变换器的输出处的相位差404中的上变换的信号分量(例如，在大约13MHz的频率范围中)。在相位检测期间，上变换的相位差40将被测量并输出作为误差信号406，并且(例如，相位检测器产生的处于从DC到IkHz的频率范围的)低频噪声412将被添加到误差信号 406。在下变换期间，误差信号406将被变换到下变换的误差信号408，使误差信号406中的上变换的信号分量410变换回(例如，从大约13MHz)到实质上等于原始频率范围(例如， DC到100kHz)的频率范围并且使低频噪声分量412变换到高频范围(例如，大约13MHz)。 当具有上变换的噪声分量412的下变换的误差信号SEKK408可以提供给环路滤波器108时， 环路滤波器108将从误差信号Sekk移除上变换的噪声分量412，导致提供给可控振荡器112 的振荡器控制信号具有降低的噪声。在一个实施例中，环路滤波器108可以包括PLL环路滤波器。在另一个实施例中，环路滤波器108可以包括FIR(有限脉冲响应)滤波器。
在备选实施例中，也如图1所示，相位检测电路114(例如，对于其中把滤波器配置在下变换器下游后面的实施例)或116(例如，对于其中把滤波器配置在下变换器上游的实施例)可以位于振荡器112和环路滤波器108之间的锁相环内并配置为接收反馈信号Sfb 和参考信号SKEF。相位检测电路114或116可以配置为基于输入信号Sfb和Skef的相位差而输出误差信号Sekk或下变换的误差信号Sekk'。在这样的实施例中，在相位检测期间在某个频率范围内产生的噪声分量和在相同频率范围内输入信号的相位差中固有的信号分量从相位检测电路输出作为误差信号或下变换的误差信号中的正交信号分量，因此它们可以在进一步信号处理中进行区分并允许噪声抑制。将理解到本文提供的方法和装置(例如，图1所示的装置)可以应用于包括数字 PLL (即，具有数字误差输出的相位检测器和数字环路滤波器)或模拟PLL的PLL。在一个实施例中，其中PLL 100包括数字PLL，下变换器106可以通过使用数字信号处理部件来取决于控制信号把误差信号乘以+1或-1，执行对从相位检测器104输出的误差信号的频率变换。在备选实施例中，其中PLL 100包括模拟PLL，PLL 100可以包括具有用于误差信号Sekk'的差分输出的相位检测器104。在这样的实施例中，可以通过交换差分输出线路的连接性来反转误差信号Sekk'的极性。如果取决于控制信号来进行这个反转，则这将导致下变换的差分误差输出。在一个特别实施例中，一个或多个开关可以配置为周期性交换相位检测器的差分输出线路的连接性。所述一个或多个开关可以包括一个或多个配置为无源开关的MOS晶体管。图5示出了如本文提供的锁相环500的更详细实施例。PLL 500包括利用包括时间数字变换器(TDC) 504的相位检测器的数字PLL。PLL 500进一步包括上变换器502，该上变换器502配置为接收并上变换包括参考信号Skef和反馈信号的输入信号的相位差。这两个输入信号可以包括在PLL 500锁定时具有等于参考时钟频率的频率的数字信号。分别把参考信号Skef和反馈信号提供给上变换器502内包括的一个或多个脉冲整形电路516。在一个实施例中，所述一个或多个脉冲整形电路516配置为把接收到的信号Sfb和Skef从相对均勻分布的高和低数据状态(例如，“1”和“0”)改变为分别移置 (displace)于其中两个信号都为低(“0”)的较长脉冲之间的多个短脉冲的高数据状态 (“1”)。从脉冲整形电路516输出的短脉冲改善了上变换器502执行接收到的输入信号 Sfb和Skef之间的相位差的上变换而不因在交换时两个数据应该具有相同数据状态(例如， 低)而生成短毛刺(glitch)的能力。例如，如果TDC相位检测器504对接收到的信号的正沿起作用，则所述一个或多个脉冲整形电路516把接收到的信号的正沿变换到短脉冲，从而使得更容易拥有脉冲具有用于切换的相同数据状态时的时间点。把脉冲整形电路516的输出提供给交叉耦接的多路复用器518，其配置为基于控制信号来交换第一输出节点和第二输出节点之间的脉冲整形的信号。通过交换所述脉冲整形的信号，多路复用器518通过交换输入到相位检测器504的信号来造成在相位检测器504的输入处的相位差的时变反转，从而执行所述相位差的频率变换并导致上变换的相位差。例如，在控制信号S。m的第一状态(例如，高数据状态)期间，多路复用器518可以配置为提供脉冲整形的反馈信号给第一 TDC节点并且提供脉冲整形的参考输入信号给第二 TDC节点。在所述控制信号的第二状态(例如，低数据状态)期间，多路复用器518可以配置为提供脉冲整形的反馈信号给第二 TDC节点并且提供脉冲整形的参考输入信号给第一 TDC节点。TDC相位检测器504接收从上变换器502输出的信号并且从中测量用来确定误差信号Sekk'的相位差。下变换器506配置为执行误差信号S·'的频率变换。在数字PLL中，下变换器 506可以利用数字信号处理来取决于控制信号Scm‘把TDC504的数字误差信号Sekk'乘以 +1和-1，以下变换所述信号。在下变换器506中的频率变换期间，TDC相位检测器504产生的低频噪声将在下变换器506的输出处内在地上变换(例如，到环路带宽外的频率)。在下变换后，可以把具有上变换的低频噪声的下变换的误差信号Sekk提供给滤波器508。滤波器508抑制来自TDC相位检测器504的低频噪声分量，其已被移动到PLL环路带宽外的较高频率。因此，滤波器508从所述误差信号移除低频噪声分量。在一个实施例中，环路滤波器508可以包括FIR(有限脉冲响应)滤波器。在变换频率f。_ = 处，具有η个抽头的HR滤波器可以用来对相位检测器输出的η个采样进行平均，导致在变换频率处滤波器传递函数为零。因此，通过使用^R滤波器，有效地消除变换到该变换频率或大约变换频率的来自相位检测器504的DC偏移或低频噪声。在一个实施例中，模式生成器520配置为生成控制信号，该控制信号可以提供给上变换器502和下变换器506以控制上变换和下变换。在额外实施例中，模式生成器520配置为生成具有两个逻辑状态的模式信号。在一个备选实施例中，模式生成器520配置为生成具有周期IAraw的周期性模式信号。在另一个备选实施例中，模式生成器520配置为生成在两个逻辑状态之间周期性交替的具有frav = fref/2的模式信号。在再一个实施例中， 模式生成器520可以配置为生成用于相位检测器前后的频率变换的、频谱整形的伪随机噪声序列。在一个实施例中，延迟元件522可以用来补偿上变换器502和下变换器506之间的控制环路信号路径中的延迟(例如，时钟延迟)。特别地，延迟元件522使用于上变换器 502的控制信号S。m与上变换器的输入信号时间一致并且使用于下变换器506的控制信号 Sctel'与下变换器的输入信号时间一致。由振荡器512输出的信号的频率典型地大于参考信号的频率，因此可以在锁相环的反馈路径中配置分频器(diVider)514(例如，除以N分频器)。如图5所示，具有配置为从受控振荡器512接收振荡器输出信号的第一分频器输入和配置为接收分频器值的第二分频器输入的分频器514配置在受控振荡器512和上变换器502之间以把振荡器512的频率分至较低频率值。在一个实施例中，用于分频器514的分频器值可以由块532(例如， MASHA-Σ调制器)生成。这个分频器值将定义与参考时钟频率相关的振荡器频率。在一个特别实施例中，TDC 504可以包括不能测量正负延迟(即，能够测量延迟的单一极性)的非对称相位检测器。在这个实施例中，相位检测器的操作点(即，输入信号的平均相位差)不同于零以便停留在相位检测器的操作范围内。在PLL控制环路中，在没有相位检测器前后的上变换和/或下变换的情况下，PLL控制环路本身可以简单地通过在把相位检测器的输出值传到环路滤波器之前从其减去用于相位检测器的操作点的参考值而用来设置所需的相位检测器的操作点。PLL控制环路然后将调节相位检测器的操作点接近参考值。然而，当在相位检测器前后使用上变换和/或下变换器时，这个方法是不适用的， 因为PLL控制环路中的DC (频率0)由于频率变换而在相位检测器处不是DC。在这种情况下，通过添加由偏移生成电路5M所生成的额外时变分频器值M来改变分频器514的分频器因子可以用来给上变换器502传到相位检测器504的信号生成DC相移。取决于所述额外分频器值，从分频器514输出的反馈信号的沿可以被移动到较晚的时间点(例如，使分频器值增加正的额外分频器值)或较早的时间点(例如，使分频器值减少负的额外分频器值)。 如果使反馈信号的这个相移与上变换器中的相位反转适当地一致，那么可以在上变换器的输出处，也就是在相位检测器的输入处，生成DC相移。如果这个额外时变分频器值M的平均值为零，那么振荡器的平均频率将不变化。图5示出了偏移生成电路524的一个示例性实施例，该偏移生成电路5M配置为给分频器514提供额外时变分频器值M以设立(set up)相位检测器504的操作点。如图5 所示，偏移生成电路5M利用来自模式生成器520的信号，该信号也用作用于上变换和下变换的控制信号。所述额外值生成器5 配置为接收操作点输入信号PD_0P，其取决于模式信号而通过乘法器528与值(例如，+1或-1)相乘。然后确定相乘信号与延迟元件530中延迟一个时钟循环的相乘信号之间的差，并且然后把这个额外时变分频器值M经由具有连接到分频器(frequency divider) 514的输出的加法器5；34而添加到块532(例如，MASH生成器)的输出。通过这种方式，所述额外时变分频器值M配置为给上变换器的输出信号的相位差造成静态移动，其提供给相位检测器504。这个相移与操作点输入信号PD_0P成比例。 据此，所述偏移生成电路5M允许在操作期间对相位检测器的操作点进行实时改变而不造成任何干扰。将理解到图5示出了可以用来改变相位检测器504的操作点的电路(例如，额外值生成器526)的一个示例性实施例。然而，发明人理解到备选电路也可以用来改变相位检测器504的操作点(例如，包括在相位检测器的一个输入处的延迟元件的电路)。将理解到通过调整本文提供(例如，图5所示)的PLL系统的参数，可以进一步改善所述PLL系统的性能。例如，在其中用于上变换和下变换二者的控制信号是周期性的并且具有m个参考时钟循环的周期的一个实施例中，基于具有m个抽头的HR滤波器的抽取 (decimation)滤波器可以用来使从相位检测器输出的误差信号的数据速率降低为1/m(例如，至fKEF/m)。如果据此给所述控制信号选择抽头系数的极性，那么可以在HR滤波器计算过程中实现所述误差信号的下变换。如果所有抽头系数的和为零，那么滤波器将抑制来自相位检测器的任何DC偏移和来自相位检测器的低频噪声。在其中m = 2 ( S卩，fC0NV = fEEF/2) 的一个实施例中，这种计算包括减去所述误差信号的两个连续的输出值以计算抽取的误差信号的一个值。如果使用误差输出信号的抽取，那么把抽取后的数据速率减少为1/2，从而允许可以以降低的数据速率fKEF/2进行PLL环路滤波器中的进一步信号处理。如果在参考信号的上升时钟沿和下降时钟沿上操作上变换器和/或相位检测器， 则可以实现额外PLL性能改善。在这样的实施例中，用于相位检测的参考信号的频率被加倍并且这除了去除低频噪声之外还可以提供白噪声/抖动性能中的3dB改善。在一个实施例中，相关联的控制信号的频率可以等于(在频率加倍之前)参考信号的频率。在这个实施例中，参考信号的占空比离50%的任何偏离将在相位检测器处生成DC相位偏移，并且正如低频噪声那样可以在环路滤波器中得以抑制。在另一个实施例中，可以为下变换执行从数字相位检测器输出的误差信号按因子为2的抽取。在这个实施例中，抽取后的数据速率将相当于在频率加倍之前参考信号的原始频率。在其中模拟相位检测器利用来自相位检测器的复位信号的一个实施例(未显示) 中，所述复位信号可以除以2并且用作用于上变换器和下变换器的控制信号。特别地，在相位检测器内可用的复位或“测量完成信号”可以被用来获取用于上变换器中的多路复用器 (例如，518)的控制信号，其在用于当前延迟测量的输入信号的最晚脉冲之后和用于下一测量的两个输入信号的最早脉冲之前改变状态。图6示出了如本文提供的上变换器600的更详细实施例。如图6所示，上变换器 600包括脉冲整形电路606和608，其配置为把接收到的信号(例如，脉冲Sfb和Skef)的脉冲整形为包括允许上变换器避免毛刺的短脉冲的整形信号。上变换器600还包括配置为在相位检测器的输入之间交换短脉冲的交换电路604。在一个实施例中，图6中示出的脉冲整形电路606、608可以分别包括两条配置为给数字逻辑门612(例如，与(AND)门)提供信号(例如，参考输入信号Skef、反馈信号^b) 的信号路径。第一信号路径把所述信号直接耦接到逻辑门612。包括一串一个或多个延迟元件610(例如，缓冲器)的第二信号路径配置为给所述信号提供延迟。因此，通过所述第一和第二路径接收的信号将包括彼此相对的偏移，使得在逻辑门612处接收的信号的上升沿被在时间上偏移。如图6所示，数字逻辑门612包括具有反转输入的与门。当所述与门接收具有高数据状态的第一信号和具有低数据状态的第二信号时，它将输出具有高数据状态的信号。否则，对于所有其它的信号组合(例如，具有低数据状态的第一及第二信号)，与门612将输出具有低数据状态的信号。据此，与门612将输出包括被具有低数据状态的较长脉冲包围的具有高数据状态的短脉冲的信号，其中脉冲的长度由延迟元件610中的延迟确定。在一个实施例中，交换电路604可以配置为在相位检测器的第一端子IN1'和第二端子之间交换脉冲生成的反馈信号和参考输入信号，使得在相位检测器输入处不生成人工沿(即，毛刺)。例如，提供给交换电路604的信号在相关联的控制信号S。m造成交换时的时间具有相同的逻辑状态。通常，如果PLL被锁定，则用于相位比较的两个信号的相关沿之间的时间差与参考时钟周期相比是小的。如果可以把两个信号的相关沿变换到相同逻辑状态的短脉冲，那么脉冲信号将在参考周期的高部分期间具有相同的逻辑状态。这使得易于使用于交换电路604 (例如，多路复用器)的控制信号适当地一致/延迟到其中两个信号都具有相同逻辑状态的周期。备选地，在PLL操作的开始时，如果PLL没被锁定，则使上变换和下变换去激活并且然后在PLL稳定下来(settle)后激活上变换和下变换可能是有益的，并且用于相位比较的两个信号的相关沿之间的时间差足够小以确保在交换电路 604处的无毛刺切换。图7示出了包括第一脉冲整形电路702和第二脉冲整形电路704的上变换器700 的备选实施例。如图7所示，所述第二脉冲整形电路704配置为执行脉冲整形和频率加倍二者。特别地，所述第二脉冲整形电路704包括两条配置为给数字逻辑门706(例如，异或 (XOR)门)提供信号的电流路径。所述第一路径把信号直接耦接到逻辑门706。包括一串一个或多个延迟元件708(例如，缓冲器)的所述第二路径配置为给所述信号提供延迟。因此，通过所述第一和第二路径接收的信号将包括相对延迟，使得在逻辑门706处接收的信号的沿将在时间上被偏移，导致当在所述脉冲整形电路的输入信号上发生上升或下降沿时在输出处的短脉冲。图8示出了一种用于降低锁相环中的低频闪变噪声的示例性方法800。该方法包括执行输入信号之间的相位差的频率变换，导致所述相位差中的噪声性能相关频率分量从第一频率范围变换到第二(例如，较高)频率范围。由相位检测产生的误差信号的频率然后被频率下变换到实质上等于原始频率范围的(例如，较低)频率范围，从而内在地把在相位检测期间产生的低频噪声变换到另一个(例如，较高)容易过滤的频率范围。当下面把方法800示出并描述为一系列动作或事件时，将理解到不要以限制的意义解释这些动作或事件的所示出次序。例如，某些动作可以以不同次序和/或与除本文示出和/或描述的那些动作或事件之外的其它动作或事件同时发生。此外，可能不需要所有示出的动作来实现本文公开内容的一个或多个方面或实施例。而且，可以以一个或多个单独动作和/或阶段来实施本文叙述的一个或多个动作。在802，生成一个或多个控制信号。在一个实施例中，所述一个或多个控制信号可以包括使用实质上相同的模式(例如，包括其间的延迟以补偿信号处理中的延迟)来控制上变换(例如，806)和下变换(例如，810) 二者的相关联的控制信号。在另一个额外实施例中，所述一个或多个控制信号可以包括用于上变换和下变换的具有等于一半参考时钟频率fref/2( S卩，Nyquist频率)的频率fC0NV的交替信号。 在804，接收一个或多个输入信号。所述输入信号可以包括从PLL外的源接收的参考信号和从PLL反馈环路接收的反馈信号。在806，上变换接收到的输入信号之间的相位差的噪声性能相关频率分量。在一个实施例中，上变换可以包括把接收到的输入信号的相位差的信号分量从(例如，其中相位检测器的噪声性能为差的PLL环路带宽内的)第一频率范围频率变换到另一个(例如，较高)频率范围，导致输出信号具有基于接收到的输入信号的噪声性能相关频率分量的、输出信号的相位差中的上变换的信号分量。在其中在PLL中执行方法800的一个实施例中，上变换包括把输入信号之间的相位差的带内频率分量从其中相位检测器的相位噪声性能为差的带内频率范围变换到其中相位检测器的相位噪声性能得以改善的另一个频率范围。在一个实施例中，可以根据(例如，在802生成的)控制信号或时钟信号来上变换(一个或多个)接收到的信号(例如，参考信号和反馈信号)的相位差。在一个实施例中，可以通过以频率 ·ωΝν周期性反转接收到的输入信号之间的相位差的极性来执行输入信号之间的相位差的频率变换。例如，在其中把上变换的信号提供给相位检测器的一个实施例中，这可以通过在相位检测器的第一和二输入节点之间以频率 fcONV交换接收到的输入信号来实现。在808，执行相位检测。在一个实施例中，相位检测可以包括测量由上变换产生的信号之间的相位差(例如，反馈信号和参考信号的上升沿之间的时间差)以及生成与测量的所述差的值成比例的误差信号。在810，执行所述误差信号的下变换。所述误差信号的下变换可以包括把所述误差信号的上变换的频率分量频率变换到实质上等于原始的、预上变换的频率范围的(例如，较低)频率范围。在所述误差信号的下变换期间，相位检测期间产生的低频噪声分量将被上变换到另一个(例如，较高)频率范围。在一个实施例中，把低频噪声上变换到容易过滤的环路带宽外的频率范围。将理解到所述误差信号的下变换可以包括经受相位检测和下变换之间的中间处理的误差信号的下变换。例如，所述误差信号的下变换可以包括在相位检测之后和在下变换之前过滤的误差信号的下变换。在一个实施例中，可以通过以频率周期性反转误差信号的极性来执行误差信号的下变换。例如，在一个实施例中，下变换可以包括根据用来执行上变换(例如，动作 804)和下变换二者的相关联的控制信号或时钟信号而周期性交换PLL相位检测器的差分输出节点。在备选实施例中，可以通过使用数字信号处理部件把误差信号周期性乘以+1 和-ι来执行下变换。在812，过滤具有上变换的低频噪声的下变换的误差信号。在一个实施例中，过滤所述下变换的误差信号从所述误差信号移除环路带宽外的上变换的低频噪声分量，导致具有降低的噪声的误差信号。尽管关于一种或多种实现方式示出和描述了本发明，但是可以对所示出的示例进行更改或修改而不偏离附加的权利要求的精神和范围。例如，本领域的一位普通技术人员将容易理解到环路滤波器可以放置在下变换器前而不更改本发明的操作(例如，配置为接收下变换器前的相位检测器的输出的带通滤波器可以替代图1和4所示的下变换器后的低通滤波器)。而且，关于由上述组件或结构(配件、器件、电路、系统等)执行的各种操作，除非另有说明，用来描述这些组件的术语(包括对“部件”的引用)旨在对应于执行所述组件的指定功能的任何组件或结构(例如，其是功能上相当的)，即使结构上不相当于执行本文示出的本发明示例性实现方式中的功能的所公开结构。此外，尽管可能仅关于若干实现方式中的一种来公开本发明的特别特征，但是这样的特征可以与其它实现方式的一个或多个其它特征组合，这可能对于任何给定或特别应用而言是所需的和有利的。而且，就在任一详细说明书和权利要求书中使用术语“包含”、“含有”、“具有”、“拥有”、“带有”及其变体而言，这些术语以类似于术语“包括”的方式旨在是包括的。
权利要求
1.一种噪声抑制电路，包括相位检测电路，配置为接收其间具有第一相位差的反馈信号和参考信号并且输出误差信号或下变换的误差信号，其中在相位检测期间产生的在频率范围内的噪声分量和在相同频率范围内的所述第一相位差中的信号分量从所述相位检测电路输出作为所述误差信号中的可区别正交分量。
2.权利要求1的所述电路，其中所述相位检测电路包括上变换器，配置为接收其间具有所述第一相位差的所述反馈信号和所述参考信号，并且进一步配置为执行所述第一相位差的频率变换以从所述第一相位差生成第一输出信号与第二输出信号之间的第二相位差，从而把所述第一相位差的噪声性能相关频率分量变换到所述第二相位差的上变换的频率分量；以及相位检测器，配置为从所述上变换器接收第一输出信号和第二输出信号并且测量其间的所述第二相位差，并且进一步配置为基于测量的第二相位差来确定所述误差信号。
3.权利要求2的所述电路，其中通过基于时变控制信号而备选地如下操作来执行所述上变换器中的频率变换提供所述反馈信号给第一上变换器输出节点并且提供所述参考信号给第二上变换器输出节点；或者提供所述反馈信号给所述第二上变换器输出节点并且提供所述参考信号给所述第一上变换器输出节点。
4.权利要求1的所述电路，其中所述相位检测电路被包括在锁相环内，并且其中所述相位检测电路包括上变换器，配置为接收其间具有所述第一相位差的所述反馈信号和参考信号，并且进一步配置为执行所述第一相位差的频率变换以从所述第一相位差生成第一输出信号和第二输出信号之间的第二相位差，从而把所述第一相位差的带内频率分量上变换到所述第二相位差中的较高频率；相位检测器，配置为从所述上变换器接收第一输出信号和第二输出信号并且测量其间的所述第二相位差，并且进一步配置为基于测量的第二相位差来确定所述误差信号；以及下变换器，配置为执行频率变换以基于从所述相位检测器输出的所述误差信号来提供所述下变换的误差信号，从而下变换所述上变换的带内频率分量并且把处于带内频率的所述误差信号中的由所述相位检测器产生的低频噪声分量变换成所述下变换的误差信号中的较高频率。
5.权利要求4的所述电路，进一步包括配置为生成相关联的时变控制信号的控制信号生成器，所述相关联的时变控制信号被所述上变换器用来执行所述第一相位差的频率变换以生成第一输出信号和第二输出信号之间的所述第二相位差；以及被所述下变换器用于所述频率变换以基于从所述相位检测器输出的所述误差信号来提供所述下变换的误差信号。
6.权利要求5的所述电路，其中所述上变换器配置为基于相关联的时变控制信号之一来反转所述第一相位差的极性。
7.权利要求6的所述电路，其中基于相关联的时变控制信号之一，所述上变换器配置为备选地提供所述反馈信号给第一上变换器输出节点并且提供所述参考信号给第二上变换器输出节点；或提供所述反馈信号给所述第二上变换器输出节点并且提供所述参考信号给所述第一上变换器输出节点。
8.权利要求5的所述电路，其中所述下变换器配置为基于相关联的时变控制信号之一来反转从所述相位检测器输出的所述误差信号的极性。
9.权利要求8的所述电路，其中所述相位检测器配置为提供差分误差输出，使得所述下变换器通过交换所述差分误差输出的信号来反转所述误差信号的极性。
10.权利要求7的所述电路，其中所述上变换器进一步包括配置为接收所述参考信号并输出整形信号的脉冲整形电路，所述整形信号具有被具有第二数据状态的较长脉冲包围的具有第一数据状态的短脉冲。
11.权利要求5的所述电路，进一步包括HR滤波器，所述HR滤波器配置为接收所述下变换的误差信号并且过滤从所述相位检测器产生的所述低频噪声分量，其在所述下变换器中执行的频率变换期间已被上变换到较高频率。
12.权利要求5的所述电路，进一步包括受控振荡器，具有控制输入和提供振荡器输出信号的输出；位于锁相环的反馈路径中的分频器，该分频器包括第一分频器输入，配置为从所述受控振荡器接收所述振荡器输出信号，第二分频器输入，配置为接收分频器值，以及分频器输出，配置为提供所述反馈信号给所述上变换器；偏移生成电路，配置为提供额外时变偏移值给所述分频器值，其中所述额外时变偏移值给所述上变换器的第一输出信号和第二输出信号之间的所述第二相位差造成静态移动。
13.权利要求12的所述电路，其中所述偏移生成电路包括额外值生成器，包括乘法器，配置为取决于所述相关联的时变控制信号之一而把操作点输入信号乘以+1 或-1的值，以及连接到所述乘法器的输出的延迟元件；具有连接到所述分频器的输出的加法器，其中所述加法器配置为计算所述乘法器的输出和所述延迟元件的输出之间的差。
14.权利要求5的所述电路，其中所述相关联的时变控制信号包括周期性信号。
15.权利要求5的所述电路，其中所述上变换器和所述相位检测器配置为对所述参考信号的上升沿和下降时钟沿起作用。
16.权利要求15的所述电路，其中在所述下变换器的输出处的数据速率按2的因子进行抽取。
17.一种用于降低锁相环中的闪变噪声的方法，包括通过执行参考信号和反馈信号之间的第一相位差的频率变换来上变换所述第一相位差以生成上变换的相位差，其中所述上变换的相位差包括从所述第一相位差的噪声性能相关频率分量上变换的频率分量；测量所述上变换的相位差并且基于所述上变换的相位差来生成误差信号；以及通过执行所述误差信号的频率变换来下变换所述误差信号以生成下变换的误差信号， 并且其中在测量所述上变换的相位差期间所产生的低频噪声将被频率变换到较高频率并且输出作为所述下变换的误差信号中的上变换的低频噪声。
18.权利要求17的所述方法，进一步包括生成相关联的控制信号，所述相关联的控制信号被用来执行所述第一相位差的频率变换和用于下变换所述误差信号的频率变换二者。
19.权利要求18的所述方法，其中上变换所述第一相位差包括基于所述相关联的控制信号之一来反转所述参考信号和所述反馈信号之间的所述第一相位差的极性以生成所述上变换的相位差。
20.权利要求19的所述方法，其中基于所述相关联的控制信号之一，上变换所述第一相位差包括提供所述反馈信号给第一上变换器输出节点并且提供参考信号给第二上变换器输出节点；或提供所述反馈信号给所述第二上变换器输出节点并且提供参考信号给所述第一上变换器输出节点，其中第一和第二上变换器输出节点之间的所述相位差是所述上变换的相位差。
21.权利要求18的所述方法，其中下变换所述误差信号包括基于所述相关联的控制信号之一来反转所述误差信号的极性以生成所述下变换的误差信号。
22.权利要求17的所述方法，进一步包括从所述下变换的误差信号过滤所述上变换的低频噪声。
23.一种低频噪声抑制电路，包括上变换器，配置为接收反馈信号和参考信号并且基于两个或更多相关联的时变控制信号之一而备选地提供所述反馈信号给第一上变换器输出节点并且提供所述参考信号给第二上变换器输出节点；或者提供所述反馈信号给所述第二上变换器输出节点并且提供所述参考信号给所述第一上变换器输出节点相位检测器，配置为接收第一或第二上变换器输出节点处的信号并且测量其间的相位差，并且进一步配置为基于测量的相位差来确定误差信号；以及下变换器，配置为通过如下操作来执行频率变换以提供下变换的误差信号基于所述两个或更多相关联的时变控制信号之一来反转从所述相位检测器输出的所述误差信号的极性并且从而把处于带内频率的所述误差信号中的由所述相位检测器产生的低频噪声变换到所述下变换的误差信号中的较高频率。
全文摘要
本发明涉及对来自相位控制环路中的相位检测器的低频噪声的抑制。公开的发明提供了一种用于通过抑制由相位检测器产生的低频噪声来改善锁相环性能的结构和方法。这是通过把参考信号和反馈信号之间的相位差中的带内频率分量上变换到其中相位检测器的噪声性能被改善的较高频率范围来实现的。把上变换的相位差提供给配置为基于这个相位差来确定误差信号的相位检测器。把所述误差信号输出给配置为下变换所述误差信号(例如，回到原始频率范围)的下变换器，从而在被提供给配置为过滤上变换的噪声的滤波器之前内在地上变换(由所述相位检测器产生的)所述误差信号的低频噪声，从而导致改善的PLL噪声性能。
文档编号H03L7/085GK102291126SQ20111013767
公开日2011年12月21日 申请日期2011年4月12日 优先权日2010年4月12日
发明者A·莱斯特纳 申请人:英飞凌科技股份有限公司