专利名称：多阶取样保持电路的制作方法
技术领域：
本发明涉及一种取样保持电路，特别是涉及一种降低取样过饱和的多阶取样保持电路。
背景技术：
现有习知的触控面板的取样保持电路可能会因为瞬间噪声太大而过饱和，这瞬间噪声可能是来自电源、传导物质的触碰或接近面板的人体等等，因而造成取样保持电路所取样保持的数值与触控面板感测器的感测值有所差距。换句话说，取样保持电路必须舍弃此次所取样保持的数值，然后重新对触控面板感测器的感测值再进行一次取样保持操作，如此，不仅增加取样保持电路的动作时间，并且再一次的取样保持操作亦有可能无法量测得到原本触控面板感测器的感测值(例如:假设取样保持电路在前一次已经取样量测得到触控面板感测器的40%感测值，但是因为瞬间噪声导致过饱和而舍弃，则取样保持电路在此次的取样量测就仅能得到触控面板感测器剩余的60%感测值)。由此可见，上述现有的取样保持电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的多阶取样保持电路，其可以改进习知取样保持电路因为瞬间噪声而产生过饱和的问题实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，提供一种新型的多阶取样保持电路，利用多次小时段对一感测信号进行取样保持操作，藉此降低瞬间噪声对整体取样保持的影响。本发明的另一目的在于，提供一种新型的多阶取样保持电路，利用多阶取样保持电路的操作以降低整体取样保持操作过饱和的问题。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种多阶取样保持电路，其用以降低瞬间噪声所导致的取样过饱和问题，该多阶取样保持电路包括:一第一取样保持电路，分次取样一感测器的一感测信号并累加成为一第一取样信号，且在一第一设定时间输出该第一取样信号；以及一第二取样保持电路，接收该第一取样保持电路所输出的多个该第一取样信号并加总成为一第二取样信号，且在一第二设定时间输出该第二取样信号。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的多阶取样保持电路，其中该第一取样保持电路包括一第一积分电路及至少一第一充电开关，其中该至少一第一充电开关是用以控制该第一积分电路对该感测器的该感测信号分次取样的速度。前述的多阶取样保持电路，其中该至少一第一充电开关是用以控制该第一积分电路在该第一设定时间内对该感测器的该感测信号分次取样的次数。前述的多阶取样保持电路，其中该第二取样保持电路包括一第二积分电路及至少一第二充电开关，其中该至少一第二充电开关是用以控制该第一设定时间的长短。前述的多阶取样保持电路，其中该至少一第二充电开关是用以控制该第二积分电路在该第二设定时间内对该些该第一取样信号接收的数量。前述的多阶取样保持电路，其更包括至少一输出开关，该至少一输出开关用以控制该第二设定时间的长短。前述的多阶取样保持电路，其中该感测器包括一触控面板的一导线。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种多阶取样保持电路，包括:一第一运算放大器，具有一第一输入、一第二输入及一第一输出，其中该第一输入电性稱合一取样输入且该第二输入电性稱合一参考电压；一第一电容，具有一第一端及一第二端，其中该第一端经一第一开关电性稱合该第一输入，该第二端经一第二开关电性I禹合该第一输出，且该第二端更经由一第三开关电性I禹合该参考电压，该第一端更电性I禹合一第四开关的一端；一第二运算放大器，具有一第三输入、一第四输入及一第二输出，其中该第三输入电性耦合该第四开关的另一端且该第四输入电性耦合该参考电压；以及一第二电容，具有一第三端及一第四端，其中该第三端经一第五开关电性耦合该第三输入，该第四端经一第六开关电性耦合该第二输出，且该第三端更经由一第七开关电性I禹合该参考电压，该第四端更经由一第八开关电性I禹合一取样输出。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的多阶取样保持电路，其更包括一第九开关与该第一电容并联。前述的多阶取样保持电路，其更包括一第十开关串联于该取样输入与该第二输入之间。本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种多阶取样保持电路，其用以降低瞬间噪声所导致的取样过饱和问题，该多阶取样保持电路包括:n个取样保持电路，彼此串接成一 n阶取样保持电路,每一该n个取样保持电路接收前一阶取样保持电路输出的多个取样信号并累加成为一累加信号，并输出该累加信号成为后一阶取样保持电路所接收的该些取样信号之一，其中n ^ 2且n为自然数，其中，该n阶取样保持电路中的一第一阶取样保持电路分次取样一感测器的一感测信号并累加成为该第一阶取样保持电路的该累加信号。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的多阶取样保持电路，其中每一该n个取样保持电路在一相对设定时间输出每一该n个取样保持电路的该累加信号。前述的多阶取样保持电路，其中每一该n个取样保持电路包括一积分电路及至少一开关，其中该至少一开关是用以控制前一阶取样保持电路的该相对设定时间的长短。前述的多阶取样保持电路，其中该第一阶取样保持电路的该至少一开关用以控制该第一阶取样保持电路的该积分电路在该相对设定时间内对该感测器的该感测信号分次取样的次数。
前述的多阶取样保持电路，其中每一该n个取样保持电路的该至少一开关是用以控制每一该n个取样保持电路的该积分电路在该相对设定时间内对该些取样信号接收的数量。前述的多阶取样保持电路，其中该感测器包括一触控面板的一导线。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明多阶取样保持电路至少具有下列优点及有益效果:1、本发明利用多次小时段对一感测信号进行取样保持操作，藉此降低瞬间噪声对整体取样保持的影响。2、本发明利用多阶取样保持电路的操作以降低整体取样保持操作过饱和的问题。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1A是本发明的一较佳实施例示意图；图1B是本发明的另一较佳实施例示意图；图2是本发明的一较佳实施电路图；以及图3是图2所示的较佳实施电路的一较佳动作时序图。10:本发明的一较佳实施例15:本发明的另一较佳实施例20:本发明的一较佳实施电路110:第一取样保持电路120:第二取样保持电路210,230:运算放大器211、212、215、216:充电开关213、214、217、218:放电开关219:清除开关220:取样控制开关C1、C2:电容N:第n取样保持电路kl、k2、kOb、kOwO、kOc 0:开关控制时序
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的多阶取样保持电路其具体实施方式
、结构、特征及其功效，详细说明如后。请参阅图1A所示，其为本发明的一较佳实施例10的概略方块图。一第一取样保持电路110，分次取样一感测器的一感测信号并累加成为一第一取样信号，且在一第一设定时间输出此第一取样信号。一第二取样保持电路120，接收来自第一取样保持电路110所输出的多个第一取样信号并加总成为一第二取样信号，且在一第二设定时间输出此第二取样信号。在本实施例中，第一取样保持电路110先以多次小段时间对感测器的感测信号进行取样并累加储存，然后再输出给第二取样保持电路120 ;而第二取样保持电路120接收第一取样保持电路HO的多个输出并加总储存，最后才输出所取样感测器的全部感测信号。前述第二设定时间可以是等于或大于前述第一设定时间，在本发明的一较佳范例中，第二设定时间大于或等于数倍第一设定时间。在上述第一取样保持电路110与第二取样保持电路120的动作过程中，即使因瞬间噪声过大导致第一取样保持电路110过饱和，则此现象将仅影响第一取样保持电路110小部分(单次或少数次)的分次取样结果，而第二取样保持电路120的取样结果将不会受到太大的影响，藉此降低习知取样保持电路因为瞬间噪声过大而导致过饱和问题。例如:假设第一取样保持电路110先以3次小段时间(例如:3次/0.5脉波)对感测信号取样累加后才输出给第二取样保持电路120 ;而第二取样保持电路120则是在接收并加总20个第一取样保持电路HO的输出后才输出所取样的全部感测信号，因此即使瞬间噪声使得某一或是某几次第一取样保持电路110过饱和，亦不易导致第二取样保持电路120在取样过程中发生过饱和，藉此增加取样保持电路对噪声的容忍度。并且对于所取样的感测信号而言，即使是舍弃或加总某一或某几次第一取样保持电路UO的过饱和结果，对于所取样全部感测信号的影响亦相对较小于现有习知技术对全部感测信号的影响(例如:假设因瞬间噪声过大而使得第一取样保持电路HO的2个取样结果变成过饱和，但是此2个仅占全部20个的1/10)。在本发明的一范例中，更可以包括一过饱和侦测电路(未显于图示)，例如以一比较器来达成，当侦测到第一取样保持电路110过饱和时，停止输出第一取样信号，或阻止第一取样信号输入第二取样保持电路120。同时，调整(延长)第二设定时间，例如依据比较器的输出来决定是否增加第二设定时间，每次增加的时间等于或大于第一设定时间。据此，弹性地调整第二设定时间，剔除过饱和的第一取样信号，使得第二取样信号更为准确。接着，请先参阅图2与图3所示，其等分别为图1A所示实施例10的一较佳实施电路20以及其较佳动作时序图。其中，第一取样保持电路包括一运算放大器(例如:第一运算放大器210)、一电容(例如:第一电容Cl)以及多个开关(例如:211、212、213、214)，其中电容与运算放大器是形成一第一积分电路，而多个开关则分别连接于电容的充放电路径，藉此控制电容充放电的时间。而第二取样保持电路亦包括一运算放大器(例如:第二运算放大器230)、一电容(例如:第二电容C2)以及多个开关(例如:215、216、217、218)，其中电容与运算放大器是形成一第二积分电路，而多个开关亦分别连接于电容的充放电路径以控制电容充放电的时间。请再参阅图2与图3所示，当控制至少一第一充电开关(例如第一开关211、第二开关212)的时序kl为正脉波时,第一开关211、第二开关212随即导通并与第一电容Cl、第一运算放大器210形成一充电路径，而此时通道上的感测信号亦随即对第一电容Cl进行充电，换句话说，第一取样保持电路向通道所对应感测器的感测信号进行取样操作；而当控制至少一第一放电开关(例如第三开关213、第四开关214)时序k2为正脉波时，第三开关213、第四开关214亦随即导通并与第一电容Cl、一参考电位(例如二分之一电源电压(Vdd/2))形成一放电路径，此时第一电容Cl亦随即对第二取样保持电路进行放电，换句话说，第一取样保持电路输出其所取样保持的结果。在本实施例中，3个kl正脉波后出现I个k2正脉波，换句话说，本实施例中的第一取样保持电路是先进行3次小段时间的取样累加后才将结果输出给第二取样保持电路，至于第一取样保持电路进行小段时间取样累加的次数可依实际需求而加以调整，本发明在此并不加以限定。从另外一个角度而言，上述的至少一第一充电开关控制了第一积分电路对感测信号分次取样的速度，也就是说，当上述的至少一第一充电开关在第一取样保持电路输出其所取样保持结果之前的导通次数越多次时，则第一积分电路在第一设定时间内对感测信号分次取样的次数亦相对增加。在本发明另一实施例中，上述的至少一第一充电开关可以仅包括第一开关211或是第二开关212。请再参阅图2与图3，当控制至少一第二充电开关(例如第五开关215、第六开关216)的时序kOwO为正脉波时，则第五开关215、第六开关216导通且来自第一电容Cl的取样结果将对第二电容C2进行充电，亦即，第二取样保持电路是接收第一取样保持电路所输出的第一取样信号；当控制至少一第二放电开关(例如第七开关217、第八开关218)的时序kOcO为正脉波时，第七开关217、第八开关218导通且第二电容C2通过第七开关217以Vdd/2(然不限于此)为参考电位经由第八开关218对输出进行放电，亦即，第二取样保持电路输出其所取样保持的结果。在本实施例中，经过20个k2脉波后，控制至少一第二充电开关(例如第五开关215、第六开关216)的时序kOwO从正脉波转成低电压准位且控制至少一第二放电开关(例如第七开关217、第八开关218)的时序kOcO亦从低电压准位转成正脉波，换句话说，本实施例中的第二取样保持电路是接收第一取样保持电路所输出的20个第一取样信号并加总后才将结果输出，至于第二取样保持电路进行接收第一取样信号的数量可依实际需求加以调整，本发明在此并不加以限定。从另外一个角度而言，上述的至少一第一放电开关与至少一第二充电开关控制了第一设定时间的长短，以及第二积分电路在第二取样保持电路输出取样保持结果之前接收第一取样信号的数量，也就是说，当上述的至少一第一放电开关的导通频率越高(或当上述的至少一第二充电开关的导通频率越高)，则第一设定时间越短；当上述的至少一第二充电开关的导通频率越高，则第二积分电路在第二设定时间内接收第一取样信号的数量亦会相对增加。而在本发明另一实施例中，上述的至少一第一放电开关是可整合于至少一第二充电开关，藉此将第一积分电路的放电操作与第二积分电路的充电操作仅藉由单一第二充电开关进行控制。请再参照图2与图3，当控制一清除开关(例如第九开关219)的时序kOb为正脉波时，则第九开关219导通且第一电容Cl即进行放电清除动作，在本实施例中，kOb正脉波出现在每3个kl正脉波之前及/或每I个k2正脉波之后，此即表示，第一取样保持电路在进行小段时间取样累加之前，并且在输出第一取样信号之后，会先对第一电容Cl进行清除的操作，藉此确保没有残余的电荷存在而影响到下次的取样结果。而取样控制开关220是以反相时序kl加以控制，因此当取样控制开关220为导通状态时，则第一取样保持电路即无法进行取样累加操作。再从电路架构而言，请再参照图2，本发明的一较佳实施电路包括:一第一运算放大器210,具有一第一输入、一第二输入及一第一输出，其中此第一输入电性I禹合一取样输A (通道)且此第二输入电性稱合一参考电压(例如Vdd/2);—第一电容Cl,具有一第一端及一第二端，其中此第一端经由一第一开关211电性耦合此第一输入，此第二端经由一第二开关212电性耦合此第一输出，并且此第二端更经由一第三开关213电性耦合此参考电压，此第一端更电性稱合一第四开关214的一端；一第二运算放大器230,具有一第三输入、一第四输入及一第二输出，其中此第三输入电性耦合此第四开关214的另一端且此第四输入电性耦合此参考电压；以及一第二电容C2，具有一第三端及一第四端，其中此第三端经由一第五开关215电性I禹合此第三输入,此第四端经由一第六开关216电性I禹合此第二输出，并且此第三端更经由一第七开关217电性耦合此参考电压，此第四端更经由一第八开关218电性I禹合一取样输出。此外，本实施例更包括一第九开关219与第一电容Cl并联以及更包括一第十开关220串联于前述的取样输入与第一运算放大器210的第二输入之间。请参照图1B，其为本发明另一较佳实施例15的示意图，其中图1B与图1A不同在于，图1B所示的实施例是将第图1A所示的实施例更加以扩充成一 n阶取样保持电路(例
如:第一取样保持电路110、第二取样保持电路120.....第n取样保持电路N)，其中n ^ 2
且n为自然数。因此，从n阶电路的角度而言，本实施例包括:n个取样保持电路，彼此串接成一 n阶取样保持电路，其中每一个取样保持电路接收前一阶取样保持电路输出的多个取样信号并累加成为一累加信号，且输出此累加信号成为后一阶取样保持电路所接收的多个取样信号之一，其中，此n阶取样保持电路中的一第一阶取样保持电路分次取样一感测器的一感测信号并累加成此第一阶取样保持电路的累加信号。在本实施例中，前一阶取样保持电路表不另一个取样保持电路(例如第一取样保持电路110)的输出为本取样保持电路(例如第二取样保持电路120)所接收的取样保持电路；而后一阶取样保持电路表示另一个取样保持电路(例如第二取样保持电路120)接收本取样保持电路(例如第一取样保持电路110)的输出的取样保持电路。在本发明的一范例中，更可以是包括前述的过饱和侦测电路，过饱和侦测电路可以设置于n阶取样保持电路中的某一阶或多阶。当过饱和侦测电路设置于第i阶时，若侦测到过饱和情形，如侦测到第i阶取样保持电路的输出过饱和，阻止第i阶的取样保持电路的输出到下一阶取样保持电路，并且调整下一阶或之后每一阶的信号积分时间(即信号取样时间)。
`
在上述n个取样保持电路中，每一个取样保持电路在一相对设定时间将输出其累加信号，例如:第一取样保持电路HO在一第一设定时间将输出其累加信号、第二取样保持电路120在一第二设定时间输出其累加信号、...第n取样保持电路N在一第n设定时间输出其累加信号。其中，每一相对设定时间可依实际需求加以调整，本发明在此并不加以限定。在本实施例中，每一个取样保持电路包括一积分电路及至少一开关，其中此至少一开关用以控制前一阶取样保持电路其相对设定时间的长短，而就第一阶取样保持电路而言，其至少一开关用以控制其积分电路在其相对设定时间内对此感测信号分次取样的次数。再从另外一个角度而言，每一个取样保持电路其至少一开关用以控制其积分电路在其相对设定时间内对其所接收的取样信号接收的数量。最后，本发明的所有实施例中所谓的感测器可以是包括一触控面板多条导线中的
一导线。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种多阶取样保持电路，其特征在于其用以降低瞬间噪声所导致的取样过饱和问题，该多阶取样保持电路包括: 一第一取样保持电路，分次取样一感测器的一感测信号并累加成为一第一取样信号，且在一第一设定时间输出该第一取样信号；以及 一第二取样保持电路，接收该第一取样保持电路所输出的多个该第一取样信号并加总成为一第二取样信号，且在一第二设定时间输出该第二取样信号。
2.根据权利要求1所述的多阶取样保持电路，其特征在于其中该第一取样保持电路包括一第一积分电路及至少一第一充电开关，其中该至少一第一充电开关是用以控制该第一积分电路对该感测器的该感测信号分次取样的速度。
3.根据权利要求2所述的多阶取样保持电路，其特征在于其中该至少一第一充电开关是用以控制该第一积分电路在该第一设定时间内对该感测器的该感测信号分次取样的次数。
4.根据权利要求1所述的多阶取样保持电路，其特征在于其中该第二取样保持电路包括一第二积分电路及至少一第二充电开关，其中该至少一第二充电开关是用以控制该第一设定时间的长短。
5.根据权利要求4所述的多阶取样保持电路，其特征在于其中该至少一第二充电开关是用以控制该第二积分电路在该第二设定时间内对该些该第一取样信号接收的数量。
6.根据权利要求1所述的多阶取样保持电路，其特征在于其更包括至少一输出开关，该至少一输出开关用以控制该第二设定时间的长短。
7.根据权利要 求1所述的多阶取样保持电路，其特征在于其中该感测器包括一触控面板的一导线。
8.一种多阶取样保持电路，其特征在于包括: 一第一运算放大器，具有一第一输入、一第二输入及一第一输出，其中该第一输入电性率禹合一取样输入且该第二输入电性稱合一参考电压； 一第一电容，具有一第一端及一第二端，其中该第一端经一第一开关电性稱合该第一输入，该第二端经一第二开关电性耦合该第一输出，且该第二端更经由一第三开关电性耦合该参考电压，该第一端更电性稱合一第四开关的一端； 一第二运算放大器，具有一第三输入、一第四输入及一第二输出，其中该第三输入电性耦合该第四开关的另一端且该第四输入电性耦合该参考电压；以及 一第二电容，具有一第三端及一第四端，其中该第三端经一第五开关电性稱合该第三输入，该第四端经一第六开关电性耦合该第二输出，且该第三端更经由一第七开关电性耦合该参考电压，该第四端更经由一第八开关电性I禹合一取样输出。
9.根据权利要求8所述的多阶取样保持电路，其特征在于其更包括一第九开关与该第一电容并联。
10.根据权利要求8所述的多阶取样保持电路，其特征在于其更包括一第十开关串联于该取样输入与该第二输入之间。
11.一种多阶取样保持电路，其特征在于用以降低瞬间噪声所导致的取样过饱和问题，该多阶取样保持电路包括: n个取样保持电路，彼此串接成一 n阶取样保持电路，每一该n个取样保持电路接收前一阶取样保持电路输出的多个取样信号并累加成为一累加信号，并输出该累加信号成为后一阶取样保持电路所接收的该些取样信号之一，其中n > 2且n为自然数， 其中，该n阶取样保持电路中的一第一阶取样保持电路分次取样一感测器的一感测信号并累加成为该第一阶取样保持电路的该累加信号。
12.根据权利要求11所述的多阶取样保持电路，其特征在于其中每一该n个取样保持电路在一相对设定时间输出每一该n个取样保持电路的该累加信号。
13.根据权利要求12所述的多阶取样保持电路，其特征在于其中每一该n个取样保持电路包括一积分电路及至少一开关，其中该至少一开关是用以控制前一阶取样保持电路的该相对设定时间的长短。
14.根据权利要求13所述的多阶取样保持电路，其特征在于其中该第一阶取样保持电路的该至少一开关用以控制该第一阶取样保持电路的该积分电路在该相对设定时间内对该感测器的该感测信号分次取样的次数。
15.根据权利要求13所述的多阶取样保持电路，其特征在于其中每一该n个取样保持电路的该至少一开关是用以控制每一该n个取样保持电路的该积分电路在该相对设定时间内对该些取样信号接收的数量。
16.根据权利要求11所述的多阶取样保持电路，其特征在于其中该感测器包括一触控面板的一导 线。
全文摘要
本发明是有关于一种多阶取样保持电路，包括一第一取样保持电路，分次取样一感测信号并累加成一第一取样信号，并输出此第一取样信号；以及一第二取样保持电路，接收多个此第一取样信号并加总成一第二取样信号，藉此，当瞬间噪声使得某一(些)第一取样信号过饱和时，此第二取样信号并不会因此而过饱和，进而增加此多阶取样保持电路对噪声的容忍度。
文档编号H03M1/54GK103138762SQ20121000441
公开日2013年6月5日 申请日期2012年1月4日 优先权日2011年11月30日
发明者张钦富, 林光辉 申请人:禾瑞亚科技股份有限公司