专利名称：基于开漏总线的双向缓冲器的制作方法
技术领域：
本发明涉及CMOS集成电路设计领域，特别是涉及一种基于开漏总线的双向缓冲器。
背景技术：
在开漏总线的协议中，通常都包括一条数据总线和一条时钟总线。例如I2C总线(Inter-1ntegrated Circuit Bus),系统管理总线(System Managements Bus)。每条总线都由一个上拉电阻上拉到电源，每条总线都存在寄生电容。数据传输的速率依靠电阻和电容的大小。为了增加数据的传输速率，必须减小总线寄生电容。因此需要引入缓冲器，将总线分成多段，从而使每段的寄生电容明显减少。当总线的主从器件工作在不同电压域时，总线必须引入缓冲器，使总线数据能够跨电压域传输。又因为开漏总线是双向的，因此引入的缓冲器必须是双向缓冲器。但一般双向缓冲器会产生数据的锁存问题。
发明内容
本发明要解决的技术问题是提供一种基于开漏总线的双向缓冲器，能够实现总线数据跨电压域传输，避免出现总线数据传输的锁存。为解决上述技术问题，本发明的基于开漏总线的双向缓冲器，包括:参考电压和参考电流产生模块，采用常用的带隙基准电路，为源端数据比较器和源端数据运算放大器提供精确的参考电压和参考电流；源端数据比较器，将源端输入的总线数据信号和参考电压进行比较；当源端输入的总线数据信号高于参考电压时，所述源端数据比较器输出为高电平(逻辑I);当源端输入的总线数据信号低于参考电压时，所述源端数据比较器输出为低电平(逻辑0)；源端数据运算放大器，闭环工作，用于协助从端的总线数据向源端进行正确传输;源端数据选择和驱动器，与源端数据比较器的输出端相连接，用于选择源端总线数据，将其传输到从端，并进行驱动加强；从端数据选择和驱动电路，用于选择从端总线数据，将其传输到源端，并进行驱动加强；所述双向缓冲器实现跨电压域工作，只对源端总线数据信号进行检测和判决，简化了电路设计；当由源端向从端传输总线数据时，从端反馈回的总线数据信号不能打开源端发送器；当从端向源端传输总线数据时，源端数据比较器输出信号不变，保证从端发送器关闭。所述双向缓冲器适用于开集电极总线。所述双向缓冲器适用于单向开漏总线。所述的双向缓冲器采用使能信号，当开漏总线不工作时，整个双向缓冲器关闭。
由于开漏总线有时跨电压域工作，一般逻辑设计方法存在总线数据传输的锁存(latch up)问题。本发明根据开漏总线的应用需求，针对一般开漏总线双向缓冲器的缺陷，采用模拟和数字结合方式实现基于开漏总线的双向缓冲器；通过分析开漏总线跨电压域特性及锁存问题形成原因，利用运算放大器和比较器，将锁存形成环路断开，从而使总线能够正常通讯。本发明的基于开漏总线的双向缓冲器，既能实现跨电压域工作，很好的解决了总线数据跨电压域传输，又能避免出现总线数据传输的锁存问题。
下面结合附图与具体实施方式
对本发明作进一步详细的说明:图1是现有的开漏总线双向缓冲器架构图；图2是本发明的基于开漏总线的双向缓冲器一实施例架构图；图3是基于开漏总线的双向缓冲器电路原理图。
具体实施例方式针对开漏总线跨电压域工作，以及一般双向总线缓冲器存在锁存问题，本发明采用模拟和数字电路结合的设计方案，实现基于开漏总线的双向缓冲器。参见图1所示，现有的基于开漏总线的双向缓冲器，包括:源端电路100和从端电路200。当总线数据信号由源端向从端传输时，该总线数据信号先经过源端电路100的数据缓冲器110到达节点1，然后经过从端电路200的反相器220送到从端电路200的第二 NMOS晶体管(从端发送器)230的栅极，最后通过第二 NMOS晶体管230到达从端。同理，由从端向源端传输总线数据时，该总线数据经过从端电路200的数据缓冲器210到达节点2，然后经过源端电路100的反相器120送到源端电路100的第一 NMOS晶体管(源端发送器)130的栅极，最后通过第一 NMOS晶体管130到达源端。为了适应开漏总线跨电压域工作，源端和从端的NMOS晶体管和数据缓冲器必须满足各自电压域的耐压条件。但是，图1所示的双向缓冲器引入了锁存问题。假设当前由源端向从端传输总线数据，源端正在传输逻辑0，则节点I为逻辑0，经过从端电路200的反相器220和第二 NMOS晶体管230，从端为逻辑0 ;从端的逻辑0经过从端电路200的数据缓冲器210传到节点2，使节点2为逻辑0，经过源端电路100的反相器120，使第一 NMOS晶体管130的栅极为高电
平，使源端保持逻辑零。当源端外部电路释放开漏总线时，源端本来应该变为逻辑1，但是因为目前源端电路100的第一 NMOS晶体管130仍然开启，因此源端实际还保持为逻辑0，不能传递实际的逻辑I信号；这就是锁存问题。为了解决锁存问题，必须阻止总线数据信号的反向传输。即当由源端向从端传输总线数据时，从端的总线数据不能传到源端；当由从端向源端传输数据时，源端的总线数据不能传输到从端。如图2所示，为此，引入核心电路300，将图1中源端电路100的数据缓冲器110和反相器120省去，形成源端电路400。通过核心电路300，阻止总线数据信号的反向传输。图1、图2中的vddi为源端电源，vdd2为从端电源。为了便于说明，将图2中源端电路400的第一 NMOS晶体管130和核心电路300合并，生成图3所示的基于开漏总线的双向缓冲器电路。在图3所示的双向缓冲器电路中，VIL_REF是输入到源端数据比较器(CMP) 350反向输入端的参考电压。V0L_REF是输入到源端数据运算放大器(AMP)310反向输入端的参考电压。为了阻止总线数据信号传输时存在的总线数据信号反向传输，这里要求VIL_REF< V0L_REF。IBNin和IBNout分别是源端数据比较器(CMP) 350和源端数据运算放大器(AMP) 310的参考电流。为了节约功耗，引入使能信号DDC_EN，当开漏总线不工作时，整个双向缓冲器电路可以关闭。当使能信号DDC_EN为逻辑1，由源端向从端传输数据时，如果输入到源端数据比较器(CMP)350正向输入端的源端节点电压高于参考电压VIL_REF，则位于源端数据比较器(CMP) 350输出端的节点n2为逻辑I (高电平)。节点n2的逻辑I信号输入到由或门构成的源端数据选择器360的一输入端，源端数据选择器360的另一输入端输入第一内部使能信号enb。当使能信号DDC_EN为逻辑I时，第一内部使能信号enb为逻辑0，源端总线数据可以通过，位于源端数据选择器360输出端的节点SINK_T0_PAD为逻辑I ;当使能信号DDC_EN为逻辑0时，第一内部使能信号enb为逻辑1，源端总线数据不能通过。位于从端电路200的反相器220在实现信号反向的同时，作为源端数据驱动器，增加对后续电路的驱动能力。当节点SINK_T0_PAD 为逻辑 I 时，节点 SINK_FR0M_PAD 为逻辑 I。节点 SINK_FR0M_PAD的逻辑I信号经反相器320输入到由与非门构成的从端数据选择器330 —输入端，该从端数据选择器330的另一输入端输入第二内部使能信号en。当第二内部使能信号en为逻辑I时，从端总线数据可以通过，当第二内部使能信号en为逻辑0时，从端总线数据不能通过。节点SINK_FR0M_PAD为逻辑I时，位于从端数据选择器330输出端的节点n4为逻辑1，第三NMOS晶体管340打开，使位于第三NMOS晶体管340漏极和源端数据运算放大器(AMP) 310输出端的节点n5为逻辑0，第一 NMOS晶体管130关闭。第三NMOS晶体管340相当于从端数据驱动器，保证在节点n4为逻辑I时，能把节点n5拉为逻辑O。如果源端节点电压低于参考电压VIL_REF，则节点n2为逻辑0，节点SINK_T0_PAD为逻辑0 ;节点SINK_FR0M_PAD为逻辑0，节点n4为逻辑0，第三NMOS晶体管340关闭。因为源端节点电压低于参考电压VIL_REF，所以源节点电压低于参考电压V0L_REF，这样保证节点n5为逻辑0，第一 NMOS晶体管130关闭。当源端节点电压变化时，第一 NMOS晶体管130 —直处于关闭状态，阻断了由从端到源端的反向数据传输。当使能信号DDC_EN为逻辑1，由从端向源端传输数据时，如果从端节点电压为逻辑1，则节点SINK_FR0M_PAD为逻辑1，节点n4为逻辑1，第三NMOS晶体管340打开，节点n5被强拉到逻辑0，源端节点输出为逻辑I。当源端节点为逻辑I时，其电压高于参考电压VIL_REF,位于源端数据比较器(CMP) 350输出端的节点n2为逻辑1，节点SINK_T0_PAD为逻辑1，从端的第二 NMOS晶体管230的栅极为逻辑0，使第二 NMOS晶体管230关闭，不影响从端发送的数据。当从端发送逻辑0时，则节点SINK_FR0M_PAD为逻辑0，节点n4为逻辑0，第三NMOS晶体管340关闭。源端数据运算放大器310和第一 NMOS晶体管130构成的是负反馈电路。如果源端节点的电压高于参考电压V0L_REF，则节点n5的电压升高，第一 NMOS晶体管130放电能力加强，源端节点电压降低。只要第一 NMOS晶体管130尺寸够大，源端节点电压最终被嵌位在参考电压V0L_REF。如果源端节点电压低于参考电压V0L_REF，节点n5处的电压会降低，第一 NMOS晶体管130导通能力减弱，源端节点电压上升，最终源端节点电压也等于参考电压V0L_REF。总之，当从端向源端传送逻辑0低时，源端节点电压被嵌位在参考电压V0L_REF。只要参考电压V0L_REF在开漏总线逻辑0规定的电压范围内，源端就按照逻辑0处理。因为参考电压V0L_REF大于参考电压VIL_REF，所以节点n2输出为逻辑I，节点SINK_T0_PAD处的电压为逻辑1，经从端的反相器220使从端第二 NMOS晶体管230的栅极电压为逻辑0，第二 NMOS晶体管230关闭，不影响从端发送的总线数据信号。当从端节点电压变化时，从端的第二 NMOS晶体管230 —直处于关闭状态，阻断了由源端到从端的反向数据传输。在图3中，使能信号DDC_EN经过反相器370产生第一内部使能信号enb，第一内部使能信号enb经过反相器380产生第二内部使能信号en。反相器370和反相器380分别增强了第一内部使能信号enb和第二内部使能信号en的驱动。如果开漏总线跨电压域工作，即源端电源vddi不等于从端电源vdd2，那么源端、从端的NMOS晶体管必须满足各自电压域的耐压条件，保证双向缓冲器完成双向传输。以上通过具体实施方式
对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种基于开漏总线的双向缓冲器，其特征在于，包括: 参考电压和参考电流产生模块，为源端数据比较器和源端数据运算放大器提供参考电压和参考电流； 源端数据比较器，将源端输入的总线数据信号和参考电压进行比较；当源端输入的总线数据信号高于参考电压时，输出为高电平；当源端输入的总线数据信号低于参考电压时，输出为低电平； 源端数据运算放大器，闭环工作，用于协助从端总线数据向源端进行正确传输； 源端数据选择和驱动器，与所述源端数据比较器的输出端相连接，用于选择源端总线数据，将其传输到从端，并进行驱动加强； 从端数据选择和驱动电路，用于选择从端总线数据，将其传输到源端，并进行驱动加强； 所述双向缓冲器实现跨电压域工作；只对源端总线数据信号进行检测和判决；当源端向从端传输总线数据时，从端反馈回的总线数据信号不能打开源端的发送器；当从端向源端传输总线数据时，源端数据比较器输出信号不变，保证从端向源端正常传输总线数据。
2.根据权利要求1所述的双向缓冲器，其特征在于:所述双向缓冲器适用于开集电极总线。
3.根据权利要求1所述的双向缓冲器，其特征在于:所述双向缓冲器适用于单向开漏总线。
4.根据权利要求1所述的双向缓冲器，其特征在于:采用使能信号，当开漏总线不工作时，整个双向缓冲器关闭。
全文摘要
本发明公开了一种基于开漏总线的双向缓冲器，包括参考电压和参考电流产生模块；源端数据比较器，将源端的输入信号和参考电压进行比较，当源端的输入信号高于参考电压时，比较器输出为高电平，当源端的输入信号低于参考电压时，比较器输出为低电平；源端数据运算放大器，闭环工作，用于协助从端数据向源端进行正确传输；源端数据选择和驱动器，用于选择源端数据，将其传输到从端，并进行驱动加强；从端数据选择和驱动电路，用于选择从端数据，将其传输到源端，并进行驱动加强。本发明既能跨电压域工作，又能避免出现总线数据传输的锁存问题。
文档编号H03K19/0185GK103199845SQ20121000496
公开日2013年7月10日 申请日期2012年1月9日 优先权日2012年1月9日
发明者李宏斌, 彭瑱, 易金刚 申请人:上海华虹集成电路有限责任公司