专利名称：振荡电路的制作方法
技术领域：
本发明涉及振荡电路。
背景技术：
图5表示现有的振荡电路的一例的电路结构图。在该图中，内置振荡器I生成例如频率为IOOMHz的时钟信号。该时钟信号被供给分频电路2，分频电路2对时钟信号进行 1/2分频，1/4分频，1/8分频，1/16分频，将各分频信号供给频率选择电路3。频率选择电路 3根据从端子4供给的选择信号，选择各分频信号中的任意一个分频信号，作为主时钟信号从端子5输出，主时钟信号例如被供给未图示的CPU等。根据CPU的动作模式变更选择信号。此外，低速时钟振荡器6例如生成频率为数IOkHz的低速时钟信号。该低速时钟信号被作为子时钟信号从端子7输出，子时钟信号例如被供给未图示的定时器等。图6表不现有的振荡电路的另一例的电路结构图。在该图中，低速时钟振荡器11 生成例如频率为IOkHz的低速时钟信号。该低速时钟信号被作为子时钟信号从端子12输出，子时钟信号例如被提供给未图示的定时器等。此外，子时钟信号被提供给PLL (Phase locked loop) 13，PLL13生成与子时钟信号同步的频率例如为数百MHz的时钟信号。该时钟信号被提供给分频电路14。分频电路14 对时钟信号进行1/2分频，1/4分频，1/8分频，1/16分频，将各分频信号提供给频率选择电路15。频率选择电路15根据从端子16提供的选择信号，选择各分频信号中的任意一个分频信号，作为主时钟信号从端子17输出，主时钟信号例如被提供给未图示的CPU等。根据CPU的动作模式变更选择信号。但是已知如下技术具有低速用的振荡电路和闻速用的振荡电路，通过该时钟控制电路，根据系统的动作条件，对低速用的振荡电路和高速用的振荡电路进行导通/断开控制，在低速时，从低速用的振荡电路产生振荡而得的时钟信号经由选择器，被作为系统时钟信号提供给CPU以及CPU周边电路，此时，通过时钟控制电路的振荡控制信号使非选择的高速用的振荡电路成为停止状态(例如参照专利文献I)。在图5所示的现有的振荡电路中，即使主时钟信号成为低速的动作模式，内置振荡器I的振荡频率也为恒定，而无法降低消耗功率。此外，存在需要将定时器用的低速时钟振荡器6和内置振荡器I分别设置的问题。在图6所示的现有的振荡电路中，即使主时钟信号成为低速的动作模式，PLL13的振荡频率也为恒定，而无法降低消耗功率。此外，存在需要将定时器用的低速时钟振荡器11 和PLL13分别设置的问题。专利文献I日本特开平8-272478号公报发明内容
本发明是鉴于上述问题而提出的，其目的在于提供通过简单的结构降低振荡频率低时的消耗功率的振荡电路。本发明的一个实施方式的振荡电路具有时钟振荡器(23)，其根据频率选择信号切换振荡频率，输出主时钟；以及分频电路(24)，其根据所述频率选择信号，切换分频比，输出对所述主时钟进行分频而得的子时钟，在所述振荡频率高的时候和低的时候，使所述子时钟的频率恒定。理想的是具有使所述频率选择信号与所述子时钟同步变化的同步部(2)。理想的是所述时钟振荡器(23)具有充放电部(Mil M14)，其根据控制信号，切换电容器的充放电；比较器(42、43)，其将所述电容器的电压与基准电压进行比较，并输出比较结果信号；触发器(44)，其通过所述比较结果信号被置位或被复位，将输出信号作为控制信号提供给所述充放电部，并且作为振荡信号输出；以及第一电流电路(41)，其根据所述频率选择信号，切换所述电容器的充电电流。理想的是所述时钟振荡器还具有根据所述频率选择信号切换所述比较器(42、43) 的动作电流的第二电流电路(46)。此外，上述括号内的参照符号是为了便于理解而附加的表记，只不过是一个例子， 并不限于图示的方式。根据本发明，可以通过简单的结构降低振荡频率低时的消耗功率。
图I是本发明的振荡电路的一个实施方式的结构框图。图2是时钟振荡器的一个实施方式的电路结构图。图3是切换时钟频率时的信号时序图。图4是切换时钟频率时的信号时序图。图5是现有的振荡电路的一例的电路结构图。图6是现有的振荡电路的另一例的电路结构图。符号说明21频率选择寄存器22触发器23时钟振荡器24分频电路26分频器28选择器41、46电流电路42、43 比较器44SR 触发器51-1 51_4、54-1 54-4 恒流源52-2 52-4、55_2 55-4 开关C11、C12 电容器Mll M14M0S 晶体管
具体实施例方式以下，参照
本发明的实施方式。(振荡电路的结构框图)图I表示本发明的振荡电路的一个实施方式的结构框图。该振荡电路为半导体集成电路。在图I中，从未图示的CPU在频率选择寄存器21中例如设定值为I或值为O的频率选择信号。频率选择寄存器21输出的频率选择信号被提供给触发器22，频率选择信号被与子时钟信号同步地取入至触发器22。触发器22输出的频率选择信号被提供给时钟振荡器23，并且提供给分频电路24内的选择器28。时钟振荡器23在频率选择信号的值为I时将振荡频率例如设为154kHz，在频率选择信号的值为O时，将振荡频率例如设为38. 4kHz，进行振荡，输出主时钟信号。时钟振荡器23输出的主时钟信号从端子25输出，该主时钟信号例如被提供给未图示的CPU等。与此同时,主时钟信号被供给分频电路24。分频电路24具备分频器26和选择器28.，主时钟信号被分别提供给分频器26和选择器28。分频器26对主时钟信号进行1/4分频，然后提供给选择器28。选择器28在频率选择信号的值为I时，选择通过分频器26对来自时钟振荡器23 的频率154kHz的主时钟信号进行1/4分频而得的频率38. 4kHz的信号。另外，选择器28 在频率选择信号的值为O时，选择来自时钟振荡器23的频率38. 4kHz的信号。与时钟振荡器23输出的主时钟信号同步地进行选择器28中的选择的切换，但是，因为频率选择信号被与子时钟信号同步地取入至触发器22中，所以选择器28中的选择的切换与子时钟信号同步。选择器28选择的频率38. 4kHz的信号被作为子时钟信号从端子29输出，子时钟信号例如被供给未图示的定时器等。(时钟振荡器的电路结构图)图2表示时钟振荡器23的一个实施方式的电路结构。在该图中，电流电路41具有并联连接的恒流源51-1 51-4和与恒流源51-2 51_4串联连接的开关52_2 52_4。 恒流源51-1 51-4共同连接的一端与电源Vdd连接，恒流源51-1的另一端和开关52_2 52-4的连接点与P沟道MOS晶体管Mil、M13的源极连接。从端子53向开关52_2 52_4 提供频率选择信号，在频率选择信号的值为I时，开关52-2 52-4接通，在频率选择信号的值为O时，开关52-2 52-4断开，相对于频率选择信号的值为O时，频率选择信号的值为I时MOS晶体管M11、M13的源极的动作电流例如变为大致4倍。MOS晶体管Mll的漏极与η沟道MOS晶体管Μ12的漏极连接，MOS晶体管Μ12的源极与电源Vss连接。此外，MOS晶体管Μ13的漏极与η沟道MOS晶体管Μ14的漏极连接， MOS晶体管Μ14的源极与电源Vss连接MOS晶体管Μ11、Μ12的漏极与电容器Cll的一端连接，并与比较器42的正相输入端子连接。电容器Cll的另一端与电源Vss连接。MOS晶体管Mil、M12的栅极与SR触发器44的Q端子连接。此外，MOS晶体管M13、M14的漏极与电容器12的一端连接，并与比较器43的正相输入端子连接。电容器12的另一端与电源Vss连接。MOS晶体管M13、M14的栅极与触发器44的QX端子(Q端子的反相输出)连接。从电流电路46向比较器42、43提供动作电流。电流电路46具有并联连接的恒流源54-1 54-4和与恒流源54-2 54_4串联连接的开关55_2 55_4。恒流源54_1
54-4共同连接的一端与电源Vdd连接，恒流源54-1的另一端和开关55-2 55_4的连接点与比较器42、43的电流供给端子连接。从端子53向开关55-2 55_4提供频率选择信号，在频率选择信号的值为I时，开关55-2 55-4接通，在频率选择信号的值为O时，开关
55-2 55-4断开，相对于频率选择信号的值为O时，频率选择信号的值为I时提供给比较器42、43的动作电流例如变为大致4倍。比较器42、43的反相输入端子与恒压电路45的一端连接，被施加基准电压Vth，恒压电路45的另一端与电源Vss连接。比较器42在电容器Cll的电压超过基准电压Vth时生成成为高电平的输出信号，在基准电压Vth以下时,生成成为低电平的输出信号，供给触发器14的置位端子S。比较器43在电容器C12的电压超过基准电压Vth时，生成成为高电平的输出信号，在基准电压Vth以下时，生成成为低电平的输出信号，供给触发器14的复位端子R。触发器44在置位端子S被提供了高电平信号时，使Q端子输出为高电平，使QX端子输出为低电平。此外，触发器44在复位端子R为供给了高电平信号时，使Q端子输出为低电平，使QX端子输出为高电平。触发器44的Q端子输出作为主时钟从端子47输出。(时钟振荡器的动作)触发器44的Q端子输出为低电平时，MOS晶体管Mll导通，MOS晶体管M12截止， 电容器Cll被充电，同时，QX端子输出为高电平，MOS晶体管M13截止，MOS晶体管M14导通，电容器C12放电。然后，在电容器Cll的电压超过基准电压Vth时，比较器42的输出为高电平，触发器44被置位，Q端子输出为高电平，QX端子输出为低电平。此时，MOS晶体管Mll截止，MOS晶体管M12导通，电容器Cll放电，同时QX端子输出为低电平，MOS晶体管M13导通，MOS晶体管M14截止，电容器C12被充电。然后，在电容器C12的电压超过基准电压Vth时，比较器43的输出为高电平，触发器4被复位，Q端子输出为低电平，QX的端子输出为高电平。通过重复上述过程，从端子47输出主时钟。(频率切换)当从端子53提供的频率选择信号的值为O时，电流电路41的开关52_2 52_4 断开，当频率选择信号的值为I时，开关52-2 52-4接通，提供给MOS晶体管Mil、M13的源极的动作电流相对于频率选择信号的值为O时，例如大致成为4倍，电容器C11、C12的充电电流大致成为4倍。因此，频率选择信号的值为I时的时钟振荡器23的振荡频率成为频率选择信号的值为O时的大致4倍。构成比较器42、43的MOS晶体管的电流能力随着温度发生变化，从比较器输入的变化到比较器输出切换为止的延迟时间因高温而增加，因低温而减少。在本实施方式中，通过使由于温度变化引起的比较器42、43的延迟时间的时间变动充分短于振荡频率的一周期，来实现频率的稳定性。即,在振荡频率的一周期短时,通过增加提供给比较器42、43的动作电流，缩短比较器42、43的延迟时间。由此，减小时钟振荡器23的由于温度变化引起的频率变化，减小频率温度特性。因此，振荡频率低时的消耗功率被降低。另外，通过电流电路41的振荡频率的切换是粗调整，振荡频率的切换的微调整通过调整从恒压电路45提供给比较器42、43的基准电压Vth来进行。
如图3所示，在频率选择信号的值为I的期间A，时钟振荡器23输出的主时钟信号例如是频率154kHz。此时，选择器28选择通过分频器26对来自时钟振荡器23的频率 154kHz的主时钟信号进行1/4分频而得的频率38. 4kHz的信号。然后，当将频率选择信号切换为值O (期间B)时，时钟振荡器23输出的主时钟信号例如成为频率38. 4kHz，选择器28选择来自时钟振荡器23的频率38. 4kHz的主时钟信号。频率选择信号被与子时钟信号同步地被取入至触发器22，因此，与子时钟信号同步地进行主时钟信号的频率切换。此外，如图4所示，在频率选择信号的值为O的期间C，时钟振荡器23输出的主时钟信号例如是频率38. 4kHz。此时，选择器28选择来自时钟振荡器23的频率38. 4kHz的主时钟信号。然后，当将频率选择信号切换为值I (期间D)时，时钟振荡器23输出的主时钟信号例如成为频率154kHz，选择器28选择通过分频器26对来自时钟振荡器23的频率154kHz 的主时钟信号进行1/4分频而得的频率38. 4kHz的信号。频率选择信号与子时钟信号同步地被取入至触发器22，因此与子时钟信号同步地进行主时钟信号的频率切换。
权利要求
1.一种振荡电路，其特征在于，具有:时钟振荡器，其根据频率选择信号切换振荡频率，输出主时钟；以及分频电路，其根据所述频率选择信号，切换分频比，输出对所述主时钟进行分频而得的子时钟，在所述振荡频率高的时候和低的时候，使所述子时钟的频率恒定。
2.根据权利要求I所述的振荡电路，其特征在于，具有使所述频率选择信号与所述子时钟同步变化的同步部。
3.根据权利要求2所述的振荡电路，其特征在于，所述时钟振荡器具有充放电部，其根据控制信号，切换电容器的充放电；比较器，其将所述电容器的电压与基准电压进行比较，并输出比较结果信号；触发器，其通过所述比较结果信号被置位或被复位，将输出信号作为控制信号提供给所述充放电部，并且作为振荡信号输出；以及第一电流电路，其根据所述频率选择信号，切换所述电容器的充电电流。
4.根据权利要求3所述的振荡电路，其特征在于，所述时钟振荡器还具有根据所述频率选择信号切换所述比较器的动作电流的第二电流电路。
全文摘要
本发明的目的在于提供一种通过简单的结构降低振荡频率低时的消耗功率的振荡电路。该振荡电路具有根据频率选择信号切换振荡频率，输出主时钟的时钟振荡器(23)和、根据所述频率选择信号切换分频比，输出对所述主时钟进行分频而得的子时钟的分频电路(24)，在所述振荡频率高的时候和低的时候，使所述子时钟的频率恒定。理想的是还具有使所述频率选择信号与所述子时钟同步变化的同步部(22)。
文档编号H03K3/012GK102594297SQ20121000786
公开日2012年7月18日 申请日期2012年1月11日 优先权日2011年1月12日
发明者井上文裕, 木村顺一, 阿部真喜男 申请人:三美电机株式会社