专利名称：混波器单元、调制器及方法
技术领域：
实施例提供可被例如用在调制器(例如极坐标调制器或向量调制器)中的混波器单元。进一步的实施例提供具有多个这样的混波器单元的调制器。
背景技术：
现代的传输架构以及移动无线电芯片使用极坐标调制器。经过调制的RF信号的相位经由DPLL (数字锁相回路(digital phase locked loop))而进行调制,而振幅利用高频DAC混波器(DAC -数字模拟转换器(digital to analog converter))进行调制。在极坐标调制器中的基本问题是，调制错误会发生在星座图(constellation diagram)中的零交叉(zero crossing)处,或是调制频谱被柔化(softened)。在星座图中的零交叉期间，180°的相位跳跃是必须的，其无法由DPLL进行处理。再者，HF-DAC仅能提供正信号。
发明内容
实施例提供一种混波器单元，其被实施为将数据信号与振荡器信号以及符号(sign)信号进行逻辑组合，以获得基于该逻辑组合的混波器单元输出信号。进一步的实施例提供一种用于提供调制器输出信号的调制器，具有多个上述混波器单元。再者，该调制器包括振荡器，其被实施为提供振荡器信号至所述多个混波器单元的每一个混波器单元。再者，该调制器包括译码器，其被实施为基于待传输的信息而提供符号信号以及数据信号至所述多个混波器单元的每一个混波器单元。所述多个混波器单元彼此连接，使得该调制器输出信号为所述多个混波器单元的混波器单元输出信号的迭加(superposition)。
接下来将基于附图对本发明的实施例进行讨论。附图示出
图I :根据实施例的混波器单元的方块 图2a :根据实施例的图I中混波器单元的可能实施方式的方块 图2b :可用于图2a所示的实施例中的电流源的可能实施方式；
图3 :图2a中所示的混波器单元的信号的波形的模拟 图4 :根据实施例的调制器的方块 图5 :根据实施例的方法的流程图；以及 图6 :根据实施例的RF-DAC的时间输出信号以及输出频谱。
具体实施例方式在基于附图对实施例进行详细描述之前，应该要注意地是，相同的组件或具有相同功能的组件被提供相同的附图标记，因此被提供相同附图标记的组件的重复描述会被省略。因此，被提供相同附图标记的组件的描述是可互换的。
图I示出根据实施例的混波器单元100的方块图。该混波器单元100被实施为将数据信号101与振荡器信号103以及符号信号105进行逻辑组合，以获得基于该逻辑组合的混波器单元输出信号107。实施例的一想法是，当在调制器中的混波器单元中此混波器单元的信号的混波器单元输出信号是基于该数据信号以及该符号信号的逻辑组合(例如数字链接)时，在星座图中的零交叉处的调制错误就可在这样的调制器中(例如在极坐标调制器中)被避免或至少被减少。因此例如可能的是，无需振荡器信号103的相位跳跃，该混波器输出信号107的极性就在该混波器单元100中的逻辑组合或数字链接的帮助下被符号信号105反置。所以，藉由该数据信号101以及该符号信号105的逻辑组合，有可能的是，提供例如振荡器信号133的DPPL不需要在振荡器信号103处执行180°的相位跳跃，即使是在星座图中的零交叉处也是一样，因为符号的改变已经藉由该数据信号101以及该符号信号105 的组合而实现。藉由在混波器单元100中数据信号101与振荡器信号103以及符号信号105的该逻辑组合而非例如在混波器单元100外部切换振荡器信号103的极性，可避免数据信号101与符号信号105之间的异步。例如，在调制器中，当在此调制器中应用多个混波器单元100时，每一个混波器单元可获得相同的符号信号105以及相同的振荡器信号103，并且，可以将此振荡器信号103以及该符号信号105与其专属的数据信号101进行逻辑组合，以获得其混波器单元输出信号。根据数个实施例，该数据信号101、该振荡器信号103以及该符号信号105可以是数字信号。这些数字信号可以例如每一个由一个位来表示。藉由使用数字信号以及逻辑地组合这些数字信号，可获得该振荡器信号103、该数据信号101以及该符号信号105的高度同步，使得该调制器输出信号107具有高准确性。再者，数字信号可以被简单地实现，并且在调制图中的零交叉可藉由简单地将该符号信号105例如从“0”电平切换至“I”电平而实现。因此，该振荡器信号103可独立于数字数据字(该数据信号103代表该数字数据字的一个位)的符号。在调制器中，振荡器信号103可以是经过相位调制的数字信号，其中在该调制器的输出信号的星座图中待产生的零交叉不是藉由振荡器信号103的180°相位跳跃实现，而是藉由切换用于该调制器的各个混波器单元的符号信号105而实现。根据数个实施例，该数据信号101、该振荡器信号103以及该符号信号105可以是电压，并且该混波器单元100可以被实施为将这些信号作为电压而接收。根据进一步的实施例，该混波器单元100所提供的输出信号107可以是电流。换言之，该混波器单元100可以被实施为将该混波器单元输出信号107提供为电流，例如数字电流，其可取决于文件信号101、振荡器信号103以及符号信号105而假设为两个不同的数值(类似于“0”电平以及“I”电平，例如，“电流开(current on )”，“电流关(current off)”)。图2a在方块图中示出根据另一实施例的混波器单元200，其为图I所示的混波器单兀100的一个可能实施方式。该混波器单兀200被实施为将数据信号101与第一振荡器信号103以及符号信号105进行逻辑组合，以获得第一混波器单元输出信号107(亦称为rf_out)。混波器单元200与混波器单元100的不同之处在于，混波器单元200被进一步实施为将该数据信号101与第二振荡器信号103’以及该符号信号105组合，以获得第二混波器输出信号107’(亦称为rf_0Utx)。该数据信号101与该第二振荡器信号103’以及该符号信号105的此第二逻辑组合仅呈现了获得第二混波器单元输出信号107’的一种可选的可能性，例如用于不同的实现。因此，实施例可仅提供基于该数据信号101与振荡器信号103以及该符号信号105的逻辑组合的一个混波器单元输出信号107。所以接下来首先要详细描述用以获得该第一混波器单元输出信号107的该数据信号101与该第一振荡器信号103以及该符号信号105的逻辑组合。 该数据信号101、该振荡器信号103以及该符号信号105形成该混波器单元200的输入信号，而该混波器单兀输出信号107形成该混波器单兀200的输出信号。该混波器单元200被实施为藉由第一逻辑组合而组合其输入信号中的两个输入信号(该数据信号101以及该振荡器信号103)，以及藉由第二逻辑组合而将该第一逻辑组合的结果201与该第三输入信号(该符号信号105)进行逻辑组合，以获得基于该第二逻辑组合的结果203的该混波器单元输出信号107。在图2a所示的实施例中，该第一逻辑组合是NAND运算以及该第二逻辑组合是XOR运算。因此，该混波器单元200被实施为将该振荡器信号103与该数据信号101呈交至NAND运算，以及将此NAND运算的结果201与该符号信号105作XOR运算，以获得基于此XOR运算的结果203的该混波器单元输出信号107。如在图2a中所示，该混波器单元200可包括第一电流开关205，其中该混波器单元输出信号107为沿着该第一电流开关205的电流。该结果203形成用于该第一电流开关205的第一控制信号203。例如,该第一电流开关205可取决于该控制信号203的数值而被打开或闭合，使得在该电流开关205的打开状态时(例如在该第一控制信号203为“0”电平时)没有电流流经该电流开关205，以及在该电流开关205的闭合状态时(例如在该第一控制信号203为“I”电平时)有电流流经该电流开关205。因此，该混波器单元输出信号107将会在该电流开关105的打开状态下具有“0”电平，以及在该电流开关205的闭合状态下具有“I”电平。总结来说，该混波器单元200显示第一逻辑电路207，其被实施来基于该数据信号101与该第一振荡器信号103以及该符号信号105的逻辑组合，提供用于该第一电流开关205的该第一控制信号203。该第一逻辑电路200包括第一 NAND门209。该第一 NAND门209的第一输入被耦合至该混波器单兀200的该第一振荡器信号103可被施加至的第一输入。该第一 NAND门209的第二输入被耦合至该混波器单元200的第二输入，该数据信号101可施加至该第二输入。再者，该第一逻辑电路200包括XOR门211。该XOR门211的第一输入被耦合至该第
一NAND门209的输出，以接收该第一振荡器信号103与该数据信号101的NAND运算的结果201。该XOR门211的第二输入被耦合至该混波器单元200的第三输入，该符号信号105可被施加至该第三输入。该第一 XOR门211的输出被I禹合至该第一电流开关205的控制端子(例如直接连接)，以将该第一控制信号203提供至该电流开关205。在本申请中，耦合表示与一个或数个插入部件的直接低电阻耦合以及间接耦合，使得在第二电路节点处的信号取决于耦合至该第二电路节点的第一电路节点处的信号。换言之，其它装置，特别是无源装置(例如电阻)，或有源装置(例如开关或晶体管)的切换路径可被连接在彼此耦合的两个端子之间。在已耦合的端子中，部件可(但非必须)连接在这些端子间，使得彼此耦合的两个端子亦可直接地彼此连接(亦即，藉由低电阻传导连接)。
再者，根据本申请，当施加至第二端子的信号与施加至第一端子的信号相同时，该第一端子直接连接至该第二端子，其中由于导体电阻而产生的寄生效应或微量损失被忽略。因此，两个直接连接的端子典型地是在不需要额外插入部件的情形下经由迹线或电线连接。根据数个实施例，该第一逻辑电路207可提供该第一控制信号203例如作为数字信号，使得在该控制信号的第一状态下，该第一电流开关205非导通，以及使得在不同于该第一控制信号203的该第一状态的该第一控制信号203的第二状态下(例如，与该第一状态互补)，该第一电流开关205导通。根据进一步的实施例，该混波器单元200可包括电流源213 (例如，恒定电流源213)。该电流源可产生例如(流出该电流源的)正电流或(进入该电流源的)负电流。在此，该第一电流开关205的切换路径可连接在该电流源213以及该混波器单元200的第一输出206之间，在该第一输出206处提供有该混波器单兀200的该第一混波器单元输出信号107。因此，该第一电流开关205可实施为，在其导通状态下提供由该电流源 213所提供的电流，以作为在该混波器单兀200的该第一输出206处的第一混波器单兀输出信号107。如图2a所示，该电流开关205可实现为晶体管，其中，该晶体管的控制端子被耦合至该第一逻辑开关207的输出(例如，与该第一 XOR门211的输出一起)。此第一电流开关205的切换路径可耦合于该电流源213与该混波器单元200的该第一输出206之间。例如，该第一电流开关205的源极端子可被耦合至该电流源213，并且该第一电流开关205的漏极端子可被耦合至该混波器单元200的该第一输出206。该第一电流开关205例如可为场效晶体管，金属氧化物半导体场效应晶体管(MOSFET)或双极晶体管。该晶体管的源极端子例如可为该晶体管的源极端子或发射极端子，漏极端子例如可为该晶体管的漏极端子或集电极端子，以及控制端子例如可为该晶体管的栅极端子或基极端子。这样的晶体管的切换路径可因此例如为该晶体管的漏极-源极路径或该晶体管的发射极-集电极路径。然后，主要晶体管电流典型地会从该源极端子流至该漏极端子，或反之。根据进一步的实施例，该电流开关205亦可以用其它的开关类型实现，例如，实现为所谓的传输门，继电器，或MEMS开关(MEMS = microelectromechanical system (微机电系统))的形式。在本申请的一些情形中，获得不同的输出信号是有用的。在此情形下，如图2a中所示，该混波器单元200可包括第二逻辑电路207’以及第二电流开关205’。与该第二电流开关205’连接的该第二逻辑电路207’被实施为将该数据信号101与该第二振荡器信号103’以及该符号信号105进行逻辑组合，以提供该第二混波器单元输出信号107’。该第二逻辑电路207’可建构为类似于该第一逻辑电路207，不同之处在于，第二逻辑电路207’接收的是该第二振荡器信号103’而非该第一振荡器信号103。该两个振荡器信号103、103’可提供为彼此互补，例如，有180°相移。因此，该第二逻辑电路207’包括第二 NAND门209’，以及该第二 NAND门209’的第一输入被耦合至该混波器单元200的第二输入，在该第二输入处提供有该数据信号101。该第二 NAND门209’的第二输入被耦合至该混波器单元200的第四输入，在该第四输入处提供有该第二振荡器信号103’。再者，该第二逻辑电路207’包括第二 XOR门211’。该第
二XOR门211’的第一输入被耦合至该第一 NAND门209’的输出，以接收该数据信号101与该第二振荡器信号103’的NAND运算的结果201’。该第二 XOR门211’的第二输入被耦合至该混波器单元200的第三输入，在该第三输入处提供有该符号信号105。该第二 XOR门211’的输出以及因此该第二逻辑电路207’的输出被耦合至该第二电流开关205’的控制端子，以向该第二电流开关205’提供第二控制信号203’作为该数据信号101与该第二振荡器信号103’的NAND运算的结果201’与该符号信号105的XOR运算的结果。 该第二电流开关205’的切换路径被连接于该电流源213与该混波器单元200的提供有该第二混波器单兀输出信号107’的第二输出206’之间。该第二混波器单兀输出信号207’亦可以由该混波器单元200提供为电流。电流开关205、205’皆被耦合至该电流源213，使得(藉由用于该两个电流开关205、205’的相同选择的下游阶段(downstream stage))混波器单兀输出信号107、107’每一个的最小及最大振幅可相同。类似于该第一电流开关205，该第二电流开关205’亦可被实现为晶体管。根据进一步的实施例，该两个电流开关205、205’可以被实现为相同。因此，该混波器单元200实施为，与该数据信号101与该第一振荡器信号102以及该符号信号105的逻辑组合同时一起执行该数据信号101，该符号信号105以及该第二振荡器信号103’的逻辑组合。图2b示出具有两个连续连接的晶体管221、223的电流源213的可能实施方式，该两个晶体管221、223的控制端子225、227被连接至该电流源213的共同控制端子，在该共同控制端子处例如可施加控制电压vcurr。经由该控制电压vcurr,可设定该电流源213所提供的电流I。此电流I可由电流开关205、205’提供至该混波器单元200，作为混波器输出信号107、107，。图3示出基于所施加的数据信号101，两个振荡器信号103、103’以及该符号信号105而可发生在图2a所示的混波器单元200中的波形的模拟图。在此，上面两个图显示用于两个电流开关205、205’的两个控制信号203、203’，作为下面四个图中所图解说明的信号101、103、103’、105的逻辑组合的结果。在X轴上，时间以毫微秒(nanosecond)表不,而在Y轴上电压以伏特表示。明显地，藉由对该数据信号101的符号反置，控制信号203、203’亦会被反置。因此，例如当该数据信号101、该第一振荡器信号103以及该符号信号105包括“I”电平时，该第一控制信号203包括“I”电平。另一方面，当该数据信号101以及该振荡器信号103包括“I”电平以及该符号信号105包括“0”电平时，该控制信号203包括“0”电平。两个控制信号203、203’与混波器单元输出信号107、107’直接关连，因此例如当该第一控制信号203包括“I”电平时，该第一混波器单元输出信号107可包括“I”电平(亦即，电流沿着该第一电流开关205的切换路径流动)，另一方面，当该第一控制信号203包括“0”电平时，该第一混波器单元输出信号107可包括“0”电平(亦即，没有电流沿着该第一电流开关205流动)。类似地，此亦可应用于该第二混波器单元输出信号207’以及该第二控制信号203，。图4示出根据本发明实施例的调制器400的示意图解说明。该调制器400包括多个混波器单元200a - 200n (其中，n为任何自然数)。再者，该调制器400包括振荡器401，其实施为提供第一振荡器信号103以及第二振荡器信号103’至所述多个混波器单元200a - 200n的每一个混波器单兀。该第一振荡器信号103以及该第二振荡器信号103’例如可彼此相反。再者，该调制器400包括译码器，其实施为基于待传输的信息419而提供符号信号105以及数据信号(例如，该数据信号101)至所述多个混波器单元的每一个混波器单元。所述多个混波器单元200a - 200n彼此连接，使得第一调制器输出信号407为所述多个混波器单兀200a - 200n的第一混波器单兀输出信号(例如，混波器单兀输出信号107)的迭加。第二调制器输出信号407’为所述多个混波器单元200a - 200n的第二混波器单元输出信号的迭加。用于该调制器400中的混波器单元例如可以每一个皆建构为与图2a中所示的混波器单元200 —样，亦即，混波器单元的每一个皆接收来自该译码器的专属数据信号，以及该第一振荡器信号103、该第二振荡器信号103’以及该符号信号105，以提供基于这些已接收信号的逻辑组合的其混波器单元输出信号107、107’。
根据进一步的实施例，例如在非差分布置(non-differential arrangement)中，进一步地，混波器单元可被使用来仅接收一个振荡器信号，且亦仅提供一个混波器单元输出信号，使得该调制器400亦仅提供一个调制器输出信号407。在此情形下，该振荡器401亦仅提供一个振荡器信号103至多个混波器单元。在图4所示的该调制器400中，该译码器包括列译码器(column decoder) 403以及行译码器(row decoder) 405，以向每一个混波器单元200a - 200n提供该第一振荡器信号103、该第二振荡器信号103’、该符号信号105以及分配给该混波器单元的(专属的)数据信号。再者，该调制器400的该译码器可包括逻辑电路409，其基于待传输的数据字411而提供用于该行译码器405以及该列译码器403的控制信号。混波器单元200a - 200n的第一输出可被连接至该调制器400的提供有该第一调制器输出信号407的共同输出节点。混波器单元200a - 200n的第二混波器单元输出可被连接至该调制器400的提供有该第二调制器输出信号407’的第二调制器输出节点。该第一调制器输出节点可经由第一线圈LI而耦合至该调制器400的电流源413，以及该第二调制器输出节点可经由第二线圈L2而耦合至该电流源413。显示于图4中的该调制器400例如可以是极坐标调制器，亦即，该振荡器401实施为依据待传输的信息而改变该振荡器信号103 (以及该第二振荡器信号103’)的相位。例如，该振荡器401可实施为接收相位设定信号415。根据进一步的实施例，该调制器400可包括QAM译码器417，其实施为基于待传输的信息419而提供该相位设定信号415，该符号信号105以及该数据字411。在图4所示的差分布置中，该调制器400实施为提供差分输出信号(以该第一调制器输出信号407与该第二调制器输出信号407’间的差的形式)。此差分输出信号例如可被提供在天线电路上，以将该差分输出信号经由无线电进行传输。此差分输出信号例如可以是经过QAM调制(正交振幅调制(quadrature amplitude modulated))的信号。而与用于各个混波器单元200a -200n的数据信号相反，该数据字411可包括多个状态，并且可描述所需差分输出信号的振幅。此振幅可利用混波器单元200a - 200n藉由相加混波器单元输出信号107、107’而被提供在该调制器输出节点。图5示出根据另一实施例的方法500的流程图。
该方法500包括步骤501，将数据信号与振荡器信号以及符号信号进行逻辑组合，以获得混波器单元输出信号。该方法500可藉由例如该混波器单元100、或该混波器单元200、或根据实施例的另一混波器单元而执行。可选地，该方法500可进一步包括步骤503。此可选步骤503可包括将该数据信号与另一振荡器信号以及该符号信号进行逻辑组合，以获得另一混波器单元输出信号。根据进一步的实施例，步骤501以及503可同时执行。接下来，将对一些方面的实施例进行总结。实施例提供具有符号信号以及符号位的分布式数字RF DAC混波器单元。进一步的实施例提供分布式RF DAC混波器(例如，该调制器400)。图6示出这样的RF DAC的时间输出信号以及输出频谱，以作为具有分辨率256位以及I GHz LO频率(该振荡器信号的振荡器频率)的仿真结果。进一步的实施例提供具有数字分布式双平衡混波器的RF DAC或调制器(例如，数字向量调制器，如该调制器400)，其中，根据实施例，该RF DAC或调制器的数字分布式双平衡混波器包括多个混波器单元(例如，混波器单元200a - 200n)。此数字分布式双平衡混波器具有的优势是，信号路径中不需要偏压电流、或不存在有偏压电流，以及因此，就没有(例如，由于变化的偏压电流的)信号毁损会发生。总之，数个实施例提供具有分布式数字双平衡混波器的数字向量调制器，该分布式数字双平衡混波器允许该数字向量调制器的信号路径中不需要偏压电流。藉由在该分布式RF DAC的混波器单元中插入符号位以及XOR运算，就有可能处理该数据字的正及负半波。因此，在星座图中零交叉的问题就可以被解决。该XOR运算是与LO信号(振荡器信号)直接进行，或是在用于混合该两个信号的NAND运算后进行。藉由在混波器输出处已被减少的输出功率，噪声亦可由于电流源被关闭而减少。在实施例中，输出信号的极性在该分布式RF DAC的单元中的数字链接的帮助下，利用该数字数据字的符号位而被反置。实施例可用标准单元实现，例如，XOR门以及NAND门可在标准单元的帮助下实现。
虽然一些方面在装置的背景下进行描述，但显然，这些方面的亦代表各自方法的描述，使得设备的方块或装置亦可以被视为各自的方法步骤或方法步骤的特征。类似地，在方法步骤的背景下或作为方法步骤所描述的方面亦代表各自设备的各自方块或细节或特征的描述。方法步骤的一些或全部可藉由硬件设备(或藉由使用硬件设备)而执行，例如，微处理器，可编程计算机，或电子电路。在一些实施例中，最重要的方法步骤的其中一些或数个可藉由这样的设备而执行。
权利要求
1.一种混波器单元(100，200)，被实施为将数据信号(101)与振荡器信号(103，103’ )以及符号信号(105)进行逻辑组合，以获得基于该逻辑组合的混波器单元输出信号(107，107，)。
2.如权利要求I所述的混波器单元(100，200)， 其中，该数据信号(101 )，该振荡器信号(103，103’ )以及该符号信号(105)为该混波器单元(100，200)的输入信号以及 其中，该混波器单元(100，200)被实施为藉由第一逻辑组合而将其输入信号的其中两个进行逻辑组合，以及藉由第二逻辑组合而将该第一逻辑组合的结果(201)与该第三输入信号进行逻辑组合，以获得基于该第二逻辑组合的结果(203)的混波器单元输出信号(107)。
3.如权利要求2所述的混波器单元(100，200)， 其中，该第一逻辑组合为NAND运算(209)，以及该第二逻辑组合为XOR运算(211)，或其中，该第一逻辑组合为XOR运算，以及该第二逻辑组合为NAND运算。
4.如权利要求I至3之一所述的混波器单元(200)， 其被实施为藉由第一逻辑组合而将该振荡器信号(103)与该数据信号(101)进行逻辑组合，以及藉由第二逻辑组合而将该第一逻辑组合的结果(201)与该符号信号(105)进行逻辑组合，以获得基于该第二逻辑组合的结果(203)的混波器单元输出信号(107)。
5.如权利要求2至4之一所述的混波器单元(200)， 其中，该第一逻辑组合为NAND运算(209 )，以及该第二逻辑组合为XOR运算(211)。
6.如权利要求I至5之一所述的混波器单元(100)， 其被进一步实施为将该数据信号(101)以及该符号信号(105)与另一振荡器信号(103’)进行逻辑组合，以获得另一混波器单元输出信号(107’)。
7.如权利要求6所述的混波器单元(100)， 其被实施为独立于该数据信号(101)，该符号信号(105)以及该另一振荡器信号(1030的逻辑组合而执行该数据信号(101 )，该符号信号(105)以及该振荡器信号(103)的逻辑组合。
8.如权利要求6或7所述的混波器单元(200)， 其被实施为类似于该数据信号(101 )，该符号信号(105)以及该振荡器信号(103)的逻辑组合而执行该数据信号(101)，该符号信号(105)以及该另一振荡器信号(103’)的逻辑组合。
9.如权利要求6至8之一所述的混波器单元(200)， 其被实施为与该数据信号(101)，该符号信号(105)以及该另一振荡器信号(103’)的逻辑组合同时执行该数据信号(101 )，该符号信号(105)以及该振荡器信号(103)的逻辑组口 o
10.如权利要求I至9之一所述的混波器单元(200)， 包括逻辑电路(207)以及电流开关(205)； 其中，该逻辑电路(207)被实施为基于该数据信号(101)，该符号信号(105)以及该振荡器信号(103)的逻辑组合而提供用于该电流开关(205)的控制信号(203);以及其中，该混波器单元输出信号(106)为沿着该电流开关(205)的电流。
11.如权利要求10所述的混波器单元(200)， 其中，该逻辑开关(207 )被实施为将该控制信号(203 )提供为数字信号。
12.如权利要求10至11之一所述的混波器单元， 其中，该逻辑电路(207)被实施为提供该控制信号(203)，使得该电流开关(205)在该控制信号(203)的第一状态下不导通，以及使得该电流开关(205)在不同于该控制信号(203)的该第一状态的该控制信号(203)的第二状态下导通。
13.如权利要求10至12之一所述的混波器单元(200)， 其中，该电流开关(205)的切换路径连接于电流源(213)与该混波器单元(200)的输出(206)之间，在该混波器单元(200)的输出处提供有该混波器单元输出信号(107);以及 其中，该电流开关(205)的控制端子耦合至该逻辑电路(207)的输出，在该逻辑电路(207)的输出处提供有该控制信号(203)。
14.如权利要求10至13之一所述的混波器单元， 进一步包括另一电流开关(205’)以及另一逻辑电路(207’)； 其中，该另一逻辑电路(207’ )被实施为执行该数据信号(101 )，该符号信号(105)以及另一振荡器信号(103’)的逻辑组合，以获得用于该另一电流开关(205’)的另一控制信号(203，)；以及 其中，该混波器单元(200)被实施为提供作为沿着该另一电流开关(205)的电流的另一混波器单元输出信号(107’)。
15.如权利要求10至14之一所述的混波器单元(200)， 其中，该混波器单元(200 )的电流开关(205，205 ’)为晶体管。
16.如权利要求I至15之一所述的混波器单元(200)， 其被实施为将该数据信号(101 )，该符号信号(105)以及该振荡器信号(103)接收为数字信号。
17.如权利要求I至16之一所述的混波器单元(200)， 其被实施为将该数据信号(101 )，该符号信号(105)以及该振荡器信号(103)接收为电压信号。
18.如权利要求I至17之一所述的混波器单元(200)， 其被实施为将该混波器单元输出信号(107)提供为电流信号。
19.一种电路,包括 如权利要求I至18之一所述的混波器单元；以及 振荡器，其被实施为提供该振荡器信号(103)以及另一振荡器信号(103’)，使得该另一振荡器信号(103’ )与该振荡器信号(103)相反。
20.一种混波器单元(200)，包括 数据信号输入，用以接收数据信号(101)； 第一振荡器信号输入，用以接收第一振荡器信号(103)； 第二振荡器信号输入，用以接收第二振荡器信号(103’)； 符号信号输入，用以接收符号信号(105)； 第一混波器单兀输出(206),用以提供第一混波器单兀输出信号(107)； 第二混波器单元输出(206’)，用以提供第二混波器单元输出信号(107’)；第一 NAND 门(209)以及第二 NAND 门(209，)； 第一 XOR门(211)以及第二 XOR门(211，)；以及 第一电流开关(205)以及第二电流开关(205’)， 其中，该第一 NAND门(209)的第一输入I禹合至该第一振荡器信号输入，以及该第一NAND门(209)的第二输入耦合至该数据信号输入； 其中，该第二 NAND门(209’ )的第一输入耦合至该数据信号输入，以及该第二 NAND门(209’)的第二输入稱合至该另一振荡器信号输入； 其中，该第一 XOR门(211)的第一输入耦合至该第一 NAND门(209)的输出，以及该第一XOR门(211)的第二输入I禹合至该符号信号输入； 其中，该第二 XOR门(211’)的第一输入耦合至该第二 NAND门(209’)的输出，以及该第二 XOR门(211’)的第二输入I禹合至该符号信号输入； 其中，该第一 XOR门(211)的输出耦合至该第一电流开关(205)的控制端子； 其中，该第二 XOR门(211’)的输出耦合至该第二电流开关(205’)的控制端子； 其中，该第一混波器单元输出(206)耦合至该第一电流开关(205)的切换路径；以及 其中，该第二混波器单元输出(206’)耦合至该第二电流开关(205’)的切换路径。
21.一种用于提供调制器输出信号(407)的调制器(400)，包括 如权利要求I至20之一所述的多个混波器单元(200a - 200n)； 振荡器(401)，其被实施为将振荡器信号(103)提供至所述多个混波器单元(200a -200n)的每一个混波器单元；以及 译码器(403,405,409,417),其被实施为基于待传输的信息(419)而提供符号信号(105)以及数据信号(101)至多个混波器单元(200a - 200n)的每一个混波器单元；以及其中，所述多个混波器单元(200a - 200n)彼此连接，使得该调制器输出信号(407)为所述多个混波器单元(200a - 200n)的混波器单元输出信号(107)的迭加。
22.如权利要求21所述的调制器(400)， 其中，该振荡器(401)被实施为依据待传输的该信息(419)而改变该振荡器信号(103)的相位。
23.如权利要求21至22之一所述的调制器(400)， 其中，该振荡器(401)被实施为将相同的振荡器信号(103)提供至所述多个混波器单元(200a - 200n)的每一个混波器单元。
24.如权利要求21至23之一所述的调制器(400)， 其中，该译码器(403，405)被实施为将相同的符号信号(103)提供至所述多个混波器单元(200a - 200n)的每一个混波器单元，以及将分配至该混波器单元的数据信号提供至每一个混波器单元。
25.如权利要求21至24之一所述的调制器(400)， 其进一步被实施为提供另一调制器输出信号(407’)； 其中，该振荡器(401)被实施为将另一振荡器信号(103’)提供至所述多个混波器单元(200a - 200n)的每一个混波器单元； 其中，所述多个混波器单元的每一个混波器单元被实施为将其数据信号与该另一振荡器信号(103’)以及该符号信号(105)进行逻辑组合，以获得基于此另一逻辑组合的另一混波器单元输出信号；以及 其中，所述多个混波器单元(200a - 200n)彼此连接，使得该另一调制器输出信号(407’)为所述多个混波器单元(200a - 200n)的另一混波器单元输出信号的迭加。
26.一种用于提供混波器单元输出信号的方法(500)，包括 将数据信号与振荡器信号以及符号信号进行逻辑组合(501)，以获得该混波器单元输出信号。
全文摘要
实施例提供混波器单元，其被实施为将数据信号与振荡器信号以及符号信号进行逻辑组合，以获得基于该逻辑组合的混波器单元输出信号。进一步的实施例提供具有多个混波器单元的调制器。
文档编号H03M1/66GK102780454SQ20121014747
公开日2012年11月14日 申请日期2012年5月14日 优先权日2011年5月13日
发明者M.希姆佩尔, M.西蒙 申请人:英特尔移动通信有限责任公司