专利名称：高频放大器的制作方法
技术领域：
本发明的实施方式整体上涉及一种高频放大器。
背景技术：
在高频放大器中，随着构成FET单元(晶胞)的场效应晶体管(以下称为“FET”)的高性能化，奇数模(Odd Mode)的环振荡的频率变高，其环变小，结果，就会在构成高频放大器的多个FET单元之间产生环振荡。为了抑制这种在FET单元之间产生的振荡，而应用了在FET单元之间的适当位置上配置电阻(单元间电阻)的技术、在FET的栅极端子和接地之间配置电阻(分流电阻)的技术等。在FET单元之间配置电阻的情况下，对于在由邻接的FET单元形成的环中产生的振荡的抑制是有效的，但是对于在由远离的FET单元形成的环中产生的振荡的抑制可能没有效果。在FET的栅极端子和接地之间配置电阻的情况下，为了防止高频特性的劣化(高频信号的流出)，而需要设置较大的电感器。
发明内容
本发明的实施方式提供一种高频放大器，能够有效地抑制在多个FET单元中形成的环振荡。根据一个实施方式，提供一种高频放大器，具有分配电路、FET单元、稳定电路以及合成电路。分配电路将所输入的输入信号分配为多个信号。FET单兀放大由上述分配电路分配的上述信号。上述稳定电路具有RC并联电路，该RC并联电路分别串联连接在上述分配电路和上述FET单元的栅极端子之间，该RC并联电路分别由电容器和电阻构成。上述合成电路对由上述FET单元放大的信号进行合成。通过上述构成，能够有效地抑制在多个FET单元中形成的环振荡。
图1是表示第一实施方式的高频放大器的示意平面图形的图。图2是表示第一实施方式的高频放大器的电路构成的图。图3是表示沿着图1的IV -1V线的截面的示意放大图。图4是表示沿着图1的V - V线的截面的示意放大图。图5是表示沿着图1的V1-VI线的截面的示意放大图。图6是将图1的部分J放大表示的平面图。
图7是表示沿着图6的III-III线的截面的示意放大图。图8是表示邻接的FET单元之间的环的图。图9是表示不邻接的FET单元之间的环的图。图10是比较例的具有稳定电路的闻频放大器的概略电路图。图11是第一实施方式的具有稳定电路的高频放大器的概略电路图。图12是用于对比较例中的稳定电路和第一实施方式中的稳定电路各自的稳定系数进行比较的图。图13是用于对比较例中的稳定电路和第一实施方式中的稳定电路各自的增益进行比较的图。图14是表示第二实施方式的高频放大器的示意平面图形的图。图15是表示第二实施方式的高频放大器的电路的图。图16是表示沿着图14的I-I线的截面的示意放大图。图17是表示沿着图14的II-II线的截面的示意放大图。
具体实施例方式以下，参照附图对实施方式进行说明。在附图中，相同的符号表示相同或类似的部分。参照图1和图2对第一实施方式进行说明。图1是表示第一实施方式的高频放大器的示意平面图形的图。图2表示图1所示的高频放大器的电路。第一实施方式的高频放大器是功率放大器。如图1和图2所不,第一实施方式的闻频放大器具备输入电路基板20、匹配电路电容器基板22、半导体基板24以及输出电路基板26。在输入电路基板20上形成有对输入信号进行分配的分配电路7。在匹配电路电容器基板22上形成有稳定电路基板21，该稳定电路基板21形成了对在FET单元(晶胞)之间产生的环振荡进行抑制的RC并联电路9。在半导体基板24上形成有4个放大元件(FET)Q Γ04,该4个放大元件(FET) Qf Q4构成对由分配电路7分配的输入信号进行放大的FET单元(晶胞)。放大元件Qf Q4是所谓的分立半导体器件(分立式半导体器件)。在输出电路基板26上形成有对来自多个放大元件Qf Q4的输出进行合成的合成电路8。输入电路基板20、匹配电路电容器基板22以及输出电路基板26是介质基板。在输入电路基板20上设置有输入端子Pi。上述分配电路7由分配线路SL1、SL2构成。RC并联电路9分别具备并联连接的电容器C和电阻R。在输出电路基板26上配置有输出端子Po。上述合成电路8由合成线路SL4、SL5构成。分配线路SL2和匹配电路电容器基板22的电极21a，分别通过接合线BWl来连接。稳定电路基板21的电极21c和放大元件Qf Q4的栅极端子电极G，分别通过接合线BW2来连接。放大元件Qf Q4的漏极端子电极D和合成线路SL4，分别通过接合线BW3来连接。如上所述，RC并联电路9未被配置在半导体基板24上，而是被配置在与半导体基板24不同的匹配电路电容器基板22上。第一实施方式的高频放大器为了得到大功率而具备四个FET单元、即放大元件Qf Q4。根据FET单元的数量，由分配线路SL1、SL2来分配输入信号，并在由构成FET单元的4个放大元件Qf Q4放大了所分配的信号之后，由合成线路SL4、SL5来合成所放大的输入信号并输出。更具体地，高频的输入信号被从输入端子Pi输入，分配线路SLl将从输入端子Pi输入的信号分配为两个。分配线路SL2将分配线路SLl分配的各个信号进一步分配为两个。分配线路SL2分配的各信号，分别输入到对应的放大元件Qf Q4的栅极端子电极G，而被功率放大。与放大元件QfQ4的漏极端子电极D连接的合成线路SL4，将各放大元件进行了功率放大的两组信号合成为一组，合成线路SL5将合成线路SL4合成的信号进一步合成为一个信号。输出端子Po将合成线路SL5合成的信号输出到外部。如上述那样，在本实施方式中，配置有与每个FET单元对应的、构成稳定电路的RC并联电路9。RC并联电路9分别串联连接在分配线路SL2和栅极端子电极G之间。如后所述那样，RC并联电路9抑制在由邻接的FET单元形成的环中产生的振荡、以及在由远离的FET单元形成的环中产生的振荡。图:T图5表示第一实施方式中的匹配电路电容器基板22以及稳定电路基板21的截面构造。图3是表示沿着图1的IV-1V线的截面的示意放大图。图4是表示沿着图1的V - V线的截面的示意放大图。图5是表示沿着图1的V1-VI线的截面的示意放大图。在匹配电路电容器基板(第一介质基板)22的表面上形成有电极21a，在与上述表面相反侧的匹配电路电容器基板22的表面上形成有接地电极22a。图2所示的匹配电路电容器Cl由电极21a、电极22a以及匹配电路电容器基板(第一介质基板)22构成。在上述电极2Ia上层叠有形成RC并联电路9的稳定电路基板(第二介质基板)21。在稳定电路基板21上形成有:构成上述RC并联电路9的上述电阻R、即电阻层(电阻器)18 ;以及电极 21c，被配置为与上述电阻层18的一端电连接。在稳定电路基板21上形成有通孔TH。上述电阻层18的另一端和电极21a，经由形成在通孔TH中的通孔电极21b而电连接。构成上述RC并联电路9的上述电容器C，由电极21a、电极21c以及稳定电路基板(第二介质基板)21构成。作为匹配电路电容器基板22，例如能够选择K=140的高介质材料，并能够将其厚度形成为大约0.1mm左右。作为介质层21，例如能够选择K=IO的氧化铝，并能够将其厚度形成为大约0.1mm左右。作为电阻器18，例如能够分别使用薄膜电阻为50 Ω / □的镍铬合金(NiCr)，并能够使其形状成为宽度大约50 μ mX长度大约30 μ m左右。作为电容器C,例如使用电容值为大约0.5 大约1.0pF左右的电容器。表I表不用于实现这种电容器C的介质层21的具体例。为了得到电容C=0.85pF，而使介质层21的材质为氧化招，使其厚度为大约100 μ m,使其边的长度为大约ImmX大约Imm左右。表权利要求
1.一种闻频放大器，具备: 分配电路，将所输入的输入信号分配为多个信号； FET单元，放大由上述分配电路分配的上述信号； 稳定电路，具有RC并联电路，该RC并联电路分别串联连接在上述分配电路和上述FET单元的栅极端子之间，该RC并联电路分别由电容器和电阻构成；以及合成电路，合成由上述FET单兀放大的信号。
2.如权利要求1所述的高频放大器，其中， 上述FET单元和上述RC并联电路分别通过导线连接。
3.如权利要求1所述的高频放大器，其中， 上述稳定电路配置在与上述FET单元所配置的半导体基板不同的基板上。
4.如权利要求1所述的高频放大器，其中， 上述分配电路、上述稳定电路以及上述合成电路分别配置在与上述FET单元所配置的半导体基板不同的基板上。
5.如权利要求4所述的高频放大器，其中， 上述分配电路和上述稳定电路，配置在与上述FET单元所配置的半导体基板不同的同一基板上。
6.如权利要求4所述的高频放大器，其中， 上述稳定电路具备: 介质的电路基板； 第一电极，形成在该电路基板上； 介质层，形成在该第一电极上，在该介质层上分别形成有上述电阻； 第二电极，形成在上述介质层上，与上述第一电极和上述介质层一起，分别构成上述电容器；以及 第三电极，形成在上述介质层上所形成的通孔上，将上述电阻和上述第一电极电连接。
7.如权利要求5所述的高频放大器，其中， 上述稳定电路具备: 介质的电路基板； 电阻器，形成在该电路基板上； 电容器，形成在上述电路基板上，该电容器由第一电极、形成在该第一电极上的绝缘层以及形成在该介质层上的第二电极构成； 将上述电阻器的一端和上述第一电极电连接的线路；以及 将上述电阻器的另一端和上述第二电极电连接的线路。
8.如权利要求3所述的高频放大器，其中， 与上述半导体基板不同的上述基板是介质基板。
9.如权利要求4所述的高频放大器，其中， 与上述半导体基板不同的上述基板是介质基板。
10.如权利要求5所述的高频放大器，其中， 与上述半导体基板不同的上述基板是介质基板。
全文摘要
根据一个实施方式，提供一种高频放大器，具有分配电路、FET单元、稳定电路以及合成电路。分配电路将所输入的输入信号分配为多个信号。FET单元放大由上述分配电路分配的上述信号。上述稳定电路具有RC并联电路，该RC并联电路分别串联连接在上述分配电路和上述FET单元的栅极端子之间，该RC并联电路分别由电容器和电阻构成。上述合成电路合成由上述FET单元放大的信号。
文档编号H03F3/189GK103117716SQ20121028075
公开日2013年5月22日 申请日期2012年8月8日 优先权日2011年11月16日
发明者高木一考 申请人:株式会社东芝