专利名称：串列数据流的取样时脉选择方法
串列数据流的取样时脉选择方法技术领域
本发明是关于一种串列数据流的取样时脉选择方法，其中该串列数据流具有在一 固定时间周期内变化的数据速率。
背景技术：
许多电子产品，例如一微处理器，是以一特定时脉信号来驱动系统的运作。随着高 速和高整合度的电子产品的技术发展，时脉信号可能具有GHz以上的工作频率。该时脉信 号可通过一晶体震荡器产生稳定的震荡频率。
然而，晶体震荡器具有很高的Q值，其会使时脉信号的能量集中在一个很窄的 基础频带和该频带的谐波上。当能量集中在该时脉信号的高频谐波时会导致电磁干扰 (Electro-Magnetic Interference, EMI)的福射能量超过规范限制,例如美国联邦通讯委 员会(FCC)、日本JEITA及欧洲IEC所制定的规范限制。
近年来,为了减低电磁干扰,业界常使用一种展频(Spread Spectrum, SS)技术来 对时脉信号的频率进行调变。经过展频的时脉信号，其频率不会固定在某一特定频率，而会 在一给定的频率范围内变动。因此，可通过分散特定频率的能量，使信号具有较低的能量分 布或较低的频率范围，由此降低电磁干扰。
图1A绘示一未经过展频的时脉信号CLK_ref，其具有一固定频率f。。图1B绘示 该时脉信号CLK_ref的频谱(frequency spectrum),其在频率f。处的能量高于产生电磁干 扰的一给定临界能量Po。图1。绘示该时脉信号CLK_ref的频率随时间变化的关系。
图2A绘示一展频后的时脉信号CLK_SS。图2B绘示该时脉信号CLK_SS的频谱。 由于展频后的能量已分散到fjPf2的频率范围内，因此在频率fc处的能量将低于产生电磁 干扰的给定临界能量Po。图2C绘示该时脉信号CLK_SS的频率随时间的关系。参照图2C， 该时脉信号CLK_SS的输出频率以频率f。为中心，且于与f2的频率范围内周期循环。
此外，一高速串列数据流也可以使用展频方式进行传输，以降低电磁干扰。当串列 数据流以展频方式传输时，时脉信号和数据之间的数据抖动(jitter)或相位扭曲(skew) 会影响有效位元的取样区间。如果以传统过取样的方式对展频后的串列数据流中的位元数 据进行取样，则可能某一取样时脉相位只能取样到某一特定频带的位元数据。另一方面，当 一未展频的高速串列数据流在经过一噪声通道传输时，可能会受到固定时间间隔的噪声干 扰。此时，如果以传统过取样的方式对串列数据流取样，则可能某一取样时脉相位会连续取 样到该噪声。因此，有必要提出一种串列数据流的取样时脉选择方法，以解决上述问题。发明内容
本发明公开一种串列数据流的取样时脉选择方法，该串列数据流具有在一固定时 间周期内变化的数据速率。根据本发明的取样时脉选择方法的一实施例包含以下步骤产 生一校正信号，其中该校正信号的一时间间隔大于该串列数据流的该固定时间周期，在该 校正信号的该时间间隔内产生一第一时脉序列和跟随其后的一第二时脉序列，其中该第一时脉序列和该第二时脉序列由相同个数的复数个连续时脉相位所组成，依序选择该第一时脉序列和该第二时脉序列中的一时脉相位为一取样时脉相位，以该取样时脉相位对该串列数据流进行复数次取样以产生一旗标信号，以及根据不同取样时脉相位所产生的旗标信号选择一最终取样时脉相位。
图1A-1C绘示一未经过展频的时脉信号的波形图；图2A-2C绘示一经过展频的时脉信号的波形图；图3绘示使用本发明所公开的取样时脉选择方法的一平面显示器的一驱动系统；图4显示根据本发明一实施例的串列数据流的取样时脉选择方法的流程图；图5显示根据本发明一实施例的取样时脉选择方法运作的时序图；图6显示该时脉序列的时序图；及图7显示以不同的取样时脉相位对该串列数据流进行取样的时序图。主要元件符号说明30驱动系统32时序控制器34源极驱动器S40"S48步骤
具体实施例方式本发明所公开的取样时脉选择方法可应用于任一数据传送界面中，例如一平面显示器的驱动系统的数据传送界面中。图3绘示使用本发明所公开的取样时脉选择方法的一平面显示器的一驱动系统30，其包含一时序控制器32和一源极驱动器34。该时序控制器32接收一低电压差动讯号LVDS后，产生一串列数据流S_DIN，其包含显示面板所需的讯框(frame)数据。该串列数据流S_DIN再经由一数据传送界面传送至该源极驱动器34。在本发明一实施例中，该串列数据流S_DIN的传送符合一点对点迷你型低电压差动信号(pointto point min1-LVDS)通讯协定。为了符合电磁干扰的规范限制，该串列数据流S_DIN可设计为一具有周期性的展频数据流。此外，该时序控制器32会传送一校正信号SYNC至该源极驱动器34。在该校正信号期间，该源极驱动器34会从多个时脉相位中选择对于该串列数据流S_DIN而言的最佳取样时脉相位。图4显示根据本发明一实施例的串列数据流S_DIN的取样时脉选择方法的流程图，其中该串列数据流S_DIN具有在一固定时间周期内变化的数据速率。该取样时脉选择方法包含产生一校正信号，该校正信号的一时间间隔大于该串列数据流的该固定时间周期(步骤S40)，在该校正信号的该时间间隔内产生一第一时脉序列和跟随其后的一第二时脉序列，该第一时脉序列和该第二时脉序列由相同个数的复数 个连续时脉相位所组成(步骤 S42)，依序选择该第一时脉序列和该第二时脉序列中的一时脉相位为一取样时脉相位(步骤S44)，以该取样时脉相位对该串列数据流进行复数次取样，由此产生一旗标信号(步骤S46)，以及根据不同取样时脉相位所产生的旗标信号选择一最终取样时脉相位(步骤S48)。以下配合图3、图5至图7说明本实施例的取样时脉选择方法的细节。参照图5，该串列数据流S_DIN在一固定时间周期T内其数据速率以1000M Bits/s为中心，且于700M Bits/s与1300M Bits/s的范围内变化。换言之，该串列数据流S_DIN具有在一固定时间周期T内变化的数据速率。由于该校正信号SYNC的一时间间隔Ts大于该串列数据流S_DIN的该固定时间周期T，因此在该校正信号SYNC的该时间间隔Ts内，可实施本发明所公开的取样时脉选择方法以取得一最佳取样时脉相位。参照图5，在该校正信号SYNC的该时间间隔Ts内，复数个时脉序列seql和seq2根据该校正信号SYNC的升缘而产生，且每一时脉序列包含连续的第一、第二和第三时脉相位ΡΗ
、PH[1]和PH[2]。图6显示该些时脉序列seql和seq2的时序图。参照图6，该时脉序列seq2跟随该时脉序列seql，且相较于时脉序列seql和seq2的升缘，该时脉序列seql中的时脉相位ΡΗ
和该时脉序列seq2中的时脉相位ΡΗ
具有相同的相位差，该时脉序列seql中的时脉相位PH[1]和该时脉序列seq2中的时脉相位PH[1]具有相同的相位差，而该时脉序列seql中的时脉相位PH[2]和该时脉序列seq2中的时脉相位PH[2]具有相同的相位差。为了简化说明，在本实施例中仅以两时脉序列seql和seq2及三个时脉相位PH
、PH[1]和PH[2]为例说明。然而，本发明不应以此为限。为了取样到该串列数据流S_DIN在每一固定时间周期T内以不同数据速率传送的位元数据，可以在该校正信号SYNC的该时间间隔Ts内建立三个以上的时脉序列以增加取样次数。参照图5，在复数个时脉序列seql和seq2产生后，依序选择该时脉序列seql和seq2中的其中一时脉相位为一取样时脉相位，由此根据该取样时脉相位对该串列数据流S_DIN进行复数次取样。图7显示以不同的取样时脉相位对该串列数据流S_DIN进行取样的时序图。参照图7，在时间间隔Tl期间，该时脉序列seql中的该时脉相位ΡΗ
首先被选择为一取样时脉相位。因此，在时间间隔Tl期间复数个第一取样值会 产生。根据该些第一取样值和该串列数据流S_DIN的位元数据的比较结果，一第一旗标信号flag
的值会被设定。在本发明一实施例中，当该些第一取样值相同于该串列数据流S_DIN的位元数据时，产生一第一计数信号。接着，根据该第一计数信号累加一计数值以产生一第一累加值。当该第一累加值超过一第一门槛值(例如，16次)时，将该第一旗标信号flag
的逻辑位准设定为I。反之，当该些第一取样值不同于该串列数据流S_DIN的位元数据时，产生一第二计数信号。接着，根据该第二计数信号累加一计数值以产生一第二累加值。当该第二累加值超过一第二门槛值(例如，5次)时，将该第一旗标信号flag
的逻辑位准设定为O。参照图7，在时间间隔T2期间，该时脉相位PH[1]接着被选择为一取样时脉相位。因此，复数个第二取样值会产生。根据该些第二取样值和该串列数据流S_DIN的位元数据的比较结果，一第二旗标信号flag[l]会被设定。依类似运作方式，第三、第四、第五和第六旗标信号 flag[2], flag[3], flag[4], flag[5]会依序被设定。在本发明所公开的取样时脉选择方法中，在该串列数据流S_DIN的该固定时间周期T内，该时脉相位ΡΗ
会在该串列数据流S_DIN较低的数据速率范围内(例如700MBits/s"900M Bits/s)和较高的数据速率范围内(例如1100M Bits/s 1300M Bits/s)被选择为取样时脉相位。同时，旗标信号flag
和flag[3]会根据该取样时脉相位而设定。由于该时脉相位ΡΗ
会在该串列数据流S_DIN中不同的数据速率范围内被选择为取样时脉相位以获得不同数据速率下的取样值，故在选择最佳的取样时脉相位时，该些取样值的完整度和可靠度可大幅的提升。在本实施例中，由于时脉相位ΡΗ
会产生两旗标信号flag
和flag[3],时脉相位PH[1]会产生两旗标信号flag[l]和flag[4]，且时脉相位PH[2]会产生两旗标信号flag[2]和flag[5]。为了从时脉相位ΡΗ
、PH[1]和PH[2]中选择最终的取样时脉相位，在时间间隔T6后，会对两旗标信号flag
和flag[3]的值再进行一逻辑运算，对两旗标信号flag[l]和flag[4]的值再进行一逻辑运算，且对两旗标信号flag[2]和flag[5]的值再进行一逻辑运算。举例而言，假设旗标信号flag
，flag[l]，flag[2]，flag[3]，flag，flag [5]依序为 I, 1,,0, I, I, I，将旗标信号 flag
和 flag [3]的值进行一和(AND)运算后得到1，将旗标信号flag[l]和flag[4]的值进行一和(AND)运算后得到1，将旗标信号flag[2]和flag[5]的值进行一和(AND)运算后得到O。因此，该最终取样时脉相位会从时脉相位ΡΗ
和PH[1]中选择。执行该些逻辑运算的区间可在图7中的区间opt内完成。接着，代表该时脉相位ΡΗ
和PH[1]的旗标值可再通过一特定演算法以决定何者为最终取样时脉相位。该特定演算法的一实施例在先申请案“串列数据流的取样时脉选择模块”(台湾申请案号(100113490)，申请日(2011年04月19日))中有更详尽的描述。然而，本发明不应以此为限。本发明的技术内容及技术特点已公开如上，然而本领域普通技术人员仍可能基于本发明的教示及公开 而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所公开者，而应包括各种不背离本发明的替换及修饰，并为以下的申请专利范围所涵盖。
权利要求
1.一种串列数据流的取样时脉选择方法，该串列数据流具有在一固定时间周期内变化的数据速率，其特征在于，该方法包含以下步骤 产生一校正信号，该校正信号的ー时间间隔大于该串列数据流的该固定时间周期；在该校正信号的该时间间隔内产生ー第一时脉序列和跟随其后的一第二时脉序列，该第一时脉序列和该第二时脉序列由相同个数的复数个连续时脉相位所组成； 依序选择该第一时脉序列和该第二时脉序列中的ー时脉相位为ー取样时脉相位； 以该取样时脉相位对该串列数据流进行复数次取样，由此产生一旗标信号；以及 根据不同取样时脉相位所产生的旗标信号选择ー最终取样时脉相位。
2.根据权利要求1所述的取样时脉选择方法，其特征在于，该依序选择该第一时脉序列和该第二时脉序列中的该时脉相位为该取样时脉相位的步骤包含 依序选择该第一时脉序列中的该等连续时脉相位的其中一者为该取样时脉相位；以及在该第一时脉序列中的一最终时脉相位被选择为该取样时脉相位后，依序选择该第二时脉序列中的该等连续时脉相位的其中ー者为该取样时脉相位。
3.根据权利要求1所述的取样时脉选择方法，其特征在干，以该取样时脉相位对该串列数据流进行复数次取样，由此产生该旗标信号的步骤包含 判断复数个取样值是否相同于该串列数据流的位元数据； 当该等取样值中的其中一者相同于该串列数据流的位元数据时，产生一第一计数信号; 当该等取样值中的其中一者不同于该串列数据流的位元数据时，产生一第二计数信号；以及 根据该第一计数信号和该第二计数信号产生该旗标信号。
4.根据权利要求3所述的取样时脉选择方法，其特征在于，还包含 根据该第一计数信号累加一计数值以产生一第一累加值； 在该第一累加值超过一第一门槛值时，产生一第一比较信号； 根据该第二计数信号累加一计数值以产生一第二累加值； 在该第二累加值超过一第二门滥时，产生一第二比较信号；以及 根据该第一和该第二比较信号产生该旗标信号。
5.根据权利要求1所述的取样时脉选择方法，其特征在于，根据不同取样时脉相位所产生的旗标信号选择该最終取样时脉相位的步骤包含 选择该第一时脉序列中的一第一时脉相位为该取样时脉相位以产生一第一旗标信号; 选择该第二时脉序列中的与该第一时脉相位具有相同相位差的ー时脉相位为该取样时脉相位以产生一第二旗标信号； 对该第一旗标信号和该第二旗标信号进行ー逻辑运算，由此产生一第三旗标信号；以及 根据该第三旗标信号自该等时脉相位中选择该最終取样时脉相位。
6.根据权利要求5所述的取样时脉选择方法，其特征在干，该逻辑运算为一和运算。
7.根据权利要求1所述的取样时脉选择方法，其特征在于还包含 在该校正信号的该时间间隔内产生至少ー第三时脉序列，该至少一第三时脉序列跟随该该第二时脉序列，且该至少一第三时脉序列和该第一时脉序列是由相同个数的复数个连续时脉相位所组成；以及依序选择该第一时脉序列、该第二时脉序列和该至少一第三时脉序列中的一时脉相位为一取样时脉相位。
8.根据权利要求1所述的取样时脉选择方法，其中该串列数据流为一具有周期性的展频数据流。
9.根据权利要求1所述的取样时脉选择方法，其中该串列数据流的传送符合一点对点迷你型低电压差动信号通讯协定。
全文摘要
本发明公开一种串列数据流的取样时脉选择方法，该串列数据流具有在一固定时间周期内变化的数据速率。根据本发明的取样时脉选择方法的一实施例包含以下步骤产生一校正信号，其中该校正信号的一时间间隔大于该串列数据流的该固定时间周期，在该校正信号的该时间间隔内产生一第一时脉序列和跟随其后的一第二时脉序列，其中该第一时脉序列和该第二时脉序列由相同个数的复数个连续时脉相位所组成，依序选择该第一时脉序列和该第二时脉序列中的一时脉相位为一取样时脉相位，以该取样时脉相位对该串列数据流进行复数次取样以产生一旗标信号，以及根据不同取样时脉相位所产生的旗标信号选择一最终取样时脉相位。
文档编号H03K19/0185GK103051327SQ20121037967
公开日2013年4月17日 申请日期2012年10月9日 优先权日2011年10月12日
发明者黄仁锋, 苗蕙雯, 左克扬, 赵晋杰 申请人:瑞鼎科技股份有限公司