专利名称：一种最大电压选择电路及子选择电路的制作方法
技术领域：
本实用新型涉及电压选择技术，尤其涉及一种最大电压选择电路及子选择电路。
背景技术：
集成电路中往往需要使用最大电压选择电路，最大电压选择电路的主要功能是从多个已有的电压中选择一个最大电压输出，供集成电路中的其他电路使用。图I为三路电压的最大电压选择电路，如图I所示，当第一输入电压VCC1、第二输入电压VCC2和第三输入电压VCC3之间的电压差值较大时，该最大电压选择电路能够选择最大的电压作为输出电压VMAX。但是，由于一般情况下第一输入电压VCCl、第二输入电压VCC2和第三输入电压VCC3均不为0，这样，以第一输入电压VCC1、或第二输入电压VCC2、或第三输入电压VCC3为栅极电压的P型金属氧化物半导体场效应晶体管(PMOS)将导致输出 电压VMAX的驱动能力不足；并且，当第一输入电压VCC1、第二输入电压VCC2和第三输入电压VCC3之间的电压差值较小或相等时，所述最大电压选择电路中的PMOS不能正常工作，不能产生输出电压VMAX。
实用新型内容为解决现有技术存在的问题，本实用新型的主要目的在于提供一种最大电压选择电路及子选择电路。为达到上述目的，本实用新型的技术方案是这样实现的本实用新型提供的一种子选择电路，该子选择电路包括工作模式信号为使能信号时工作，且当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过P型金属氧化物半导体场效应晶体管(PMOS)将自身的输入电压作为最大电压输出的使能模式电路；所述使能模式电路采用比较器结构；工作模式信号为去使能信号时工作,且当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出的去使能模式电路；所述去使能模式电路采用电力闩锁结构。本实用新型提供的一种最大电压选择电路，该最大电压选择电路包括具有N路输入电压的选择电路；向所述选择电路提供工作模式信号和参考电压的外围信号电路；所述选择电路包括N个子选择电路，N路输入电压对应接入N个子选择电路；所述各子选择电路均为根据工作模式信号确定自身工作模式，并在所述工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出的子选择电路。[0014]本实用新型提供的最大电压选择电路及子选择电路，该最大电压选择电路包括外围信号电路和N路输入电压的选择电路，所述外围信号电路向所述选择电路提供工作模式信号和参考电压；所述选择电路中有N个子选择电路，N路输入电压对应接入N个子选择电路，各子选择电路根据工作模式信号确定自身的工作模式，在所述工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；如此，可以提高输出电压的驱动能力，能够在多路电压间电压差值较小或相等时，保证输出电压正常。并且，本实用新型可以根据需要比较的电压的多少设置子选择电路，使所述最大电压选择电路的设计和应用更加灵活。
图I为现有技术中一种三路电压的最大电压选择电路示意图；；图2为本实用新型提供的一种子选择电路的结构示意图；·图3为本实用新型提供的第一子选择电路的具体结构示意图；图4为本实用新型提供的一种最大电压选择电路的结构示意图；图5为本实用新型提供的三路输入电压的最大电压选择电路的具体结构示意图；图6为本实用新型中最大电压选择的方法流程示意图；图7为本实用新型提供的最大电压选择电路工作在去使能模式时的工作状态示意图；图8为本实用新型提供的最大电压选择电路工作在使能模式时的工作状态示意图。
具体实施方式
本实用新型的基本思想是由外围信号电路和N路输入电压的选择电路构成最大电压选择电路，所述外围信号电路向所述选择电路提供工作模式信号和参考电压；所述选择电路中有N个子选择电路，N路输入电压对应接入N个子选择电路，各子选择电路根据工作模式信号确定自身的工作模式，在所述工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出。下面通过附图及具体实施例对本实用新型做进一步的详细说明。本实用新型实现一种子选择电路，如图2所示，该子选择电路包括使能模式电路21和去使能模式电路22 ;其中，使能模式电路21，配置为在工作模式信号为使能信号时工作，采用比较器结构，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；去使能模式电路22，配置为在工作模式信号为去使能信号时工作，采用电力闩锁(Power Latch)结构，当自身输入电压大于参考电压时,设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；[0029]所述工作模式信号为在电路中有偏置电流时，以高电平为使能信号；在电路中没有偏置电流时，以低电平为去使能信号；所述参考电压为反馈电压与相关电路电压的和。所述反馈电压为根据工作模式信号反馈的最大电压选择电路的输出电压。在输入电压有三路时，三路输入电压对应接入三个上述子选择电路，其中，第一输入电压VCCl接入第一子选择电路，第二输入电压VCC2接入第二子选择电路，第三输入电压VCC3接入第三子选择电路。以接入第一输入电压VCCl的第一子选择电路为例，所 述第一子选择电路如图3所示,包括第一电阻R31、第二电阻R32、第三电阻R33、第一 PMOS P31、第二 PM0SP32、第三PMOS P33、第四 PMOS P34、第五PMOS P35、第六PMOS P36、第七PMOS P37、第一NMOS N31、第二 NMOS N32、第三 NMOS N33、第四 NMOS N34、第五 NMOS N35、第六 NMOS N36、反相器 OPl ；其中，并联的第一电阻R31和第二电阻R32的一端连接第一输入电压VCC1,另一端连接第一PMOS P31的源极，第一PMOS P31的栅极连接反馈电压VPB，第一PMOS P31的漏极为自身状态节点VOl，连接第三PMOS P33的漏极、第六PMOS P36的漏极、反相器OPl的输入端、第一 NMOS N31的漏极、第三NMOS N33的漏极、第五NMOS N35的漏极；第一 NMOS N31的栅极连接与工作模式信号VEN对应的控制信号VNB和第四NMOS N34的栅极，第一 NMOS N31的源极连接第二 NMOS N32的漏极和第四NMOS N34的源极；第二 NMOS N32的栅极连接工作模式信号VEN，源极连接接地电压VSS ;第三NMOS N33的栅极为接收第二子选择电路的状态的节点V02，第三NM0SN33的源极连接第四NMOS N34的漏极、第五NMOS N35的源极和第六NM0SN36的漏极；第五NMOS N35的栅极为接收第三子选择电路的状态的节点V03 ;第六NMOS N36的源极通过第三电阻R33连接接地电压VSS，第六NMOS N36的栅极连接工作模式信号VEN的反信号VENB ;第二 PMOS P32的源极连接第一输入电压VCCl，第二 PMOS P32的栅极连接工作模式信号VEN和第四PMOS P34的栅极，第二 PMOS P32的漏极连接第三PMOSP33的源极；第三PMOS P33的栅极连接反馈电压VPB ;第四PMOS P34的源极连接第一输入电压VCC1，第四PMOS P34的漏极连接第五PMOS P35的源极；第五PMOS P35的栅极为接收第三子选择电路的状态的节点V03，第五PMOS P35的漏极连接第六PMOS P36的源极；第六PMOS P36的栅极为接收第二子选择电路的状态的节点V02 ;第七PMOS P37的源极连接第一输入电压VCCl，第七PMOS P37的栅极连接反相器OPl的输出端，第七PMOS P37的漏极连接输出电压VMAX ；在具体实现中，所述第一电阻R31、第二电阻R32可以合并为一个电阻；所述与工作模式信号VEN对应的控制信号VNB，在VEN为高电平时，VNB为偏置电压使得第一 NMOS N31和第四NMOS N34成为电流镜像，在VEN为低电平时，VNB为低电平；在工作模式信号VEN为高电平时，由第一电阻R31、第二电阻R32、第一 PMOS P31、第七 PMOS P37、第一 NMOS N31、第二 NMOS N32、第三 NM0SN33、第四 NMOS N34、第五 NMOSN35、反相器OPl构成使能模式电路21 ;其中，第一电阻R31、第二电阻R32、第一 PMOS P31、第一 NMOS N31、第二 NMOS N32、第三NMOS N33、第四NMOS N34构成比较器结构，当第一输入电压VCCl大于参考电压时，第一 PMOS P31的漏极电流将大于第一匪0SN31和第四NMOSN34的漏极电流的和，从而设置自身状态节点VOl为高电平即输出使能状态，并通过状态节点VOl使第二子选择电路的状态和第三子选择电路的状态为输出停止状态，即节点V02和V03均接收到低电平，所述第七PMOS P37导通，第七PMOS P37的漏极的输出电压VMAX为第一输入电压VCCl ;所述参考电压为反馈电压VPB+VGSP，所述VGSP是当第一 PM0SP31的电流等于第一 NMOS N31与第四匪OS N34的电流和时，第一 PMOS P31的栅极-源极电压VGS加上第一电阻R31或第二电阻R32上的电压的和；此时，其它子选择电路中的第七PMOS P37截止；在本子选择电路中，第四NMOSN34的电流支路由于第三NMOS N33和第五NMOS N35都关断，第一 PMOS P31的电流只需要大于第一 NMOS N31的电流就可以维持VCCl为最大值；当其它子选择电路中的某一个子选择电路的状态为输出使能状态时，在本子选择电路中，第一 PMOS P31的电流将会小于第一NMOS N31与第四NMOS N34的电流和，从而使本子选择电路的状态为输出停止状态，而且需要第一 PMOS P31电流大于第一 NMOS N31与第四NMOS N34的电流和时才能设置为输出使能状态。在工作模式信号VEN为低电平时，由第三电阻R33、第二PMOS P32、第三PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第七 PM0SP37、第三 NMOS N33、第五 NMOS N35、第六NMOS N36、反相器OPl构成去使能模式电路22 ;其中，第三电阻R33、第二 PMOS P32、第三 PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第三 NMOS N33、第五NMOS N35、第六NMOS N36构成电力闩锁结构，当第一输入电压VCCl大于参考电压时，第三PMOS P33导通，从而设置自身状态节点VOl为高电平即输出使能状态，并通过状态节点VOl使第二子选择电路的状态和第三子选择电路的状态为输出停止状态，即节点V02和V03均接收到低电平，第四PMOS P34、第五PMOS P35和第六PMOS P36均导通，锁存状态节点VOl的输出使能状态，所述第七PMOS P37导通，第七PMOS P37的漏极的输出电压VMAX为第一输入电压VCCl ;此时，其它子选择电路中的第七PMOS P37截止；所述参考电压为反馈电压VPB加上第三PMOS P33的VGSl及第二 PMOS P32的VGS2 ;所述第三PMOS P33的导通电阻小于第三NMOS N33、第五NMOS N35的导通电阻，在第三PMOS P33导通时，能够使状态节点VOl的电压达到反相器OPl阈值；这里，第三NMOSN33、第五NMOS N35、第四PMOS P34、第五PMOS P35、第六PMOS P36构成一个二输入或非门，当其它两个子选择电路中有一个子选择电路的状态为输出使能状态时，本子选择电路的状态将变为输出停止状态；对于输入电压有N路时，对应各路输入电压的子选择电路需要使用N-I输入或非门产生输出使能状态。所述第一子选择电路还包括第四电阻R34、第五电阻R35、第八PMOS P38和第九PMOS P39 ;其中，所述第八PMOS P38的源极连接第一输入电压VCCl，第八PMOS P38的栅极通过第四电阻R34连接第二输入电压VCC2，第八PM0SP38的漏极连接第九PMOS P39的源极；第九PMOS P39的栅极通过第五电阻R35连接第三输入电压VCC3，第九PMOS P39的漏极为保护电压输出节点PRAIL，当第一输入电压VCCl电压最大时，第八PMOS P38、第九PMOSP39均导通，保护电压输出节点PRAIL的电压为第一输入电压VCCl ；所述第二子选择电路和第三子选择电路的电路结构与所述第一子选择电路相同，只是第二子选择电路用来确定第二输入电压VCC2是否为最大电压，第三子选择电路用来确定第三输入电压VCC3是否为最大电压。基于上述子选择电路，本实用新型还提供一种最大电压选择电路，如图4所示，该最大电压选择电路包括外围信号电路41和N路输入电压的选择电路42 ;其中，[0044]所述外围信号电路41向所述选择电路42提供工作模式信号和参考电压；所述选择电路42中有N个子选择电路421，N路输入电压对应接入N个子选择电路421，各子选择电路421根据工作模式信号确定自身的工作模式，在所述工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出。所述N个子选择电路421，如图2所示，各子选择电路421包括使能模式电路21和去使能模式电路22 ;其中，使能模式电路21，配置为在工作模式信号为使能信号时工作，采用比较器结构，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；去使能模式电路22，配置为在工作模式信号为去使能信号时工作，采用电力闩锁 结构，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；所述工作模式信号为在电路中有偏置电流时，以高电平为使能信号；在电路中没有偏置电流时，以低电平为去使能信号；所述参考电压为反馈电压与相关电路电压的和。所述反馈电压为根据工作模式信号反馈的最大电压选择电路的输出电压。如图5所示的最大电压选择电路，包括外围信号电路41和三路输入电压的选择电路42，所述选择电路42包括三个子选择电路，所述三个子选择电路的状态节点循环连接，即第一子选择电路I自身的状态节点VOl连接到第二子选择电路2的节点V02和第三子选择电路3的节点V03，第二子选择电路2自身的状态节点VOl连接到第一子选择电路I的节点V02和第三子选择电路3的节点V03，第三子选择电路3自身的状态节点VOl连接到第一子选择电路I的节点V03和第二子选择电路2的节点V02 ;进一步的，所述三个子选择电路的输入电压节点也循环连接；所述第一子选择电路如图3所示，包括第一电阻R31、第二电阻R32、第三电阻R33、第一PMOS P31、第二PMOS P32、第三PMOS P33、第四PM0SP34、第五PMOS P35、第六PMOSP36、第七 PMOS P37、第一 NMOS N31、第二 NMOS N32、第三 NMOS N33、第四 NMOS N34、第五NMOS N35、第六 NMOS N36、反相器 OPl ；其中，并联的第一电阻R31和第二电阻R32的一端连接第一输入电压VCC1,另一端连接第一PMOS P31的源极，第一PMOS P31的栅极连接反馈电压VPB，第一PMOS P31的漏极为自身状态节点VOl，连接第三PMOS P33的漏极、第六PMOS P36的漏极、反相器OPl的输入端、第一 NMOS N31的漏极、第三NMOS N33的漏极、第五NMOS N35的漏极；第一 NMOS N31的栅极连接与工作模式信号VEN对应的控制信号VNB和第四NMOS N34的栅极，第一 NMOS N31的源极连接第二 NMOS N32的漏极和第四NMOS N34的源极；第二 NMOS N32的栅极连接工作模式信号VEN，源极连接接地电压VSS ;第三NMOS N33的栅极为接收第二子选择电路的状态的节点V02，第三NM0SN33的源极连接第四NMOS N34的漏极、第五NMOS N35的源极和第六NM0SN36的漏极；第五NMOS N35的栅极为接收第三子选择电路的状态的节点V03 ;第六NMOS N36的源极通过第三电阻R33连接接地电压VSS，第六NMOS N36的栅极连接工作模式信号VEN的反信号VENB ;第二 PMOS P32的源极连接第一输入电压VCCl，第二 PMOS P32的栅极连接工作模式信号VEN和第四PMOS P34的栅极，第二 PMOS P32的漏极连接第三PMOSP33的源极；第三PMOS P33的栅极连接反馈电压VPB ;第四PMOS P34的源极连接第一输入电压VCC1，第四PMOS P34的漏极连接第五PMOS P35的源极；第五PMOS P35的栅极为接收第三子选择电路的状态的节点V03，第五PMOS P35的漏极连接第六PMOS P36的源极；第六PMOS P36的栅极为接收第二子选择电路的状态的节点V02 ;第七PMOS P37的源极连接第一输入电压VCCl，第七PMOS P37的栅极连接反相器OPl的输出端，第七PMOS P37的漏极连接输出电压VMAX ；在具体实现中，所述第一电阻R31、第二电阻R32可以合并为一个电阻；在工作模式信号VEN为高电平时，由第一电阻R31、第二电阻R32、第一 PMOS P31、第七 PMOS P37、第一 NMOS N31、第二 NMOS N32、第三 NM0SN33、第四 NMOS N34、第五 NMO SN35、反相器OPl构成使能模式电路21 ;其中，第一电阻R31、第二电阻R32、第一 PMOS P31、第一 NMOS N31、第二 NMOS N32、第三NMOS N33、第四NMOS N34构成比较器结构，当第一输入电压VCCl大于参考电压时，第一 PMOS P31的漏极电流将大于第一 NM0SN31和第四NMOSN34的漏极电流的和，从而设置自身状态节点VOl为高电平即输出使能状态，并通过状态节点VOl使第二子选择电路的状态和第三子选择电路的状态为输出停止状态，即节点V02和V03均接收到低电平，所述第七PMOS P37导通，第七PMOS P37的漏极的输出电压VMAX为第一输入电压VCCl ;所述参考电压为反馈电压VPB+VGSP，所述VGSP是当第一 PM0SP31的电流等于第一 NMOS N31与第四NMOS N34的电流和时，第一 PMOS P31的VGS加上第一电阻R31或第二电阻R32上的电压的和；此时，其它子选择电路中的第七PMOS P37截止；在本子选择电路中，第四NMOSN34的电流支路由于第三NMOS N33和第五NMOS N35都关断，第一 PMOS P31的电流只需要大于第一 NMOS N31的电流就可以维持VCCl为最大值；当其它子选择电路中的某一个子选择电路的状态为输出使能状态时，在本子选择电路中，第一 PMOS P31的电流将会小于第一NMOS N31与第四NMOS N34的电流和，从而使本子选择电路的状态为输出停止状态，而且需要第一 PMOS P31电流大于第一 NMOS N31与第四NMOS N34的电流和时才能设置为输出使能状态。在工作模式信号VEN为低电平时，由第三电阻R33、第二PMOS P32、第三PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第七 PM0SP37、第三 NMOS N33、第五 NMOSN35、第六NMOS N36、反相器OPl构成去使能模式电路22 ;其中，第三电阻R33、第二 PMOSP32、第三 PMOS P33、第四 PMOS P34、第五 PMOS P35、第六 PMOS P36、第三 NMOS N33、第五NMOS N35、第六NMOS N36构成电力闩锁结构，当第一输入电压VCCl大于参考电压时，第三PMOS P33导通，设置自身状态节点VOl为高电平即输出使能状态，并通过状态节点VOl使第二子选择电路的状态和第三子选择电路的状态为输出停止状态，即节点V02和V03均接收到低电平，第四PMOS P34、第五PMOS P35和第六PMOS P36均导通，锁存状态节点VOl的输出使能状态，所述第七PMOS P37导通，第七PMOS P37的漏极的输出电压VMAX为第一输入电压VCCl ;此时，其它子选择电路中的第七PMOS P37截止；所述参考电压为反馈电压VPB加上第三PMOS P33的VGSl及第二 PMOS P32的VGS2 ;所述第三PMOS P33的导通电阻小于第三NMOS N33、第五NMOS N35的导通电阻，在第三PMOS P33导通时，能够使状态节点VOl的电压达到反相器OPl阈值；[0059]这里，第三NMOSN33、第五NMOS N35、第四PMOS P34、第五PMOS P35、第六PMOS P36构成一个二输入或非门，当其它两个子选择电路中有一个子选择电路的状态为输出使能状态时，本子选择电路的状态将变为输出停止状态；对于输入电压有N路时，对应各路输入电压的子选择电路需要使用N-I输入或非门产生输出使能状态。所述第一子选择电路还包括第四电阻R34、第五电阻R35、第八PMOS P38和第九PMOS P39 ;其中，所述第八PMOS P38的源极连接第一输入电压VCCl，第八PMOS P38的栅极通过第四电阻R34连接第二输入电压VCC2，第八PM0SP38的漏极连接第九PMOS P39的源极；第九PMOS P39的栅极通过第五电阻R35连接第三输入电压VCC3，第九PMOS P39的漏极为保护电压输出节点PRAIL，当第一输入电压VCCl电压最大时，第八PMOS P38、第九PMOSP39均导通，保护电压输出节点PRAIL的电压为第一输入电压VCCl ； 所述第二子选择电路和第三子选择电路的电路结构与所述第一子选择电路相同，只是第二子选择电路用来确定第二输入电压VCC2是否为最大电压，第三子选择电路用来 确定第三输入电压VCC3是否为最大电压。上述的最大电压选择电路中，通过反相器向PMOS的栅极输出低电平来导通PMOS输出最大电压，输出的电压将有较强的驱动能力。基于上述最大电压选择电路，本实用新型的最大电压选择的方法，如图6所示，该方法包括步骤101 :将N路输入电压对应接入N个子选择电路；步骤102 :各子选择电路根据当前的工作模式信号确定自身的工作模式；所述工作模式信号以高电平为使能信号，以低电平为去使能信号。步骤103 :各子选择电路在确定的工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；具体的，在工作模式信号为使能信号时，通过比较器结构的电路，确定自身输入电压大于参考电压时，设置自身的状态为输出使能状态，通过所述输出使能状态设置除自身外的子选择电路的状态为输出停止状态，并导通用于输出最大电压的PM0S，将自身的输入电压作为最大电压输出；在工作模式信号为去使能信号时，通过电力円锁结构的电路，确定自身输入电压大于参考电压时，设置自身的状态为输出使能状态，通过所述输出使能状态设置除自身外的子选择电路的状态为输出停止状态，并导通用于输出最大电压的PM0S，将自身的输入电压作为最大电压输出；所述参考电压为根据工作模式信号反馈的最大电压选择电路的输出电压。本实用新型还对如图5所示的最大电压选择电路分别进行使能模式和去使能模式测试，测试结果分别如图7和图8所示。图7为所述最大电压选择电路工作在去使能模式时的工作状态，可看出，所述最大电压选择电路开始时输出电压VMAX为第一输入电压VCCl,当第一输入电压VCCl与第二输入电压VCC2相等时，所述最大电压选择电路仍保持输出第一输入电压VCCl ;当第二输入电压VCC2比第一输入电压VCCl大到一定阈值时，所述最大电压选择电路的输出电压VMAX为第二输入电压VCC2 ;当第二输入电压VCC2与第三输入电压VCC3相等时，所述最大电压选择电路仍保持输出第二输入电压VCC2 ;当第三输入电压VCC3比第二输入电压VCC2大到一定阈值时，所述最大电压选择电路的输出电压VMAX为第三输入电压VCC3。因此，所述最大电压选择电路在去使能模式下，能够在多路电压间电压差值较小或相等时，保证输出电压正常。这里，所述阈值可以通过调整所述最大电压选择电路的去使能模式电路中PMOS的驱动能力进行调整。图8为所述最大电压选择电路工作在使能模式时的工作状态，可看出，与工作在去使能模式时的工作状态相比，所述最大电压选择电路选择切换最大电压时的阈值更小，最大电压的选择更加灵敏。 以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
权利要求1.一种子选择电路，其特征在于，该子选择电路包括 工作模式信号为使能信号时工作，且当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过P型金属氧化物半导体场效应晶体管(PMOS)将自身的输入电压作为最大电压输出的使能模式电路；所述使能模式电路采用比较器结构； 工作模式信号为去使能信号时工作，且当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出的去使能模式电路；所述去使能模式电路采用电力闩锁结构。
2.根据权利要求I所述的子选择电路，其特征在于，所述使能信号为高电平；所述去使能信号为低电平。
3.根据权利要求2所述的子选择电路，其特征在于，该子选择电路为第一子选择电路时，包括第一电阻、第二电阻、第三电阻、第一 PM0S、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第一 N型金属氧化物半导体场效应晶体管(NMOS)、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、第六NM0S、反相器；其中，并联的第一电阻和第二电阻的一端连接第一输入电压，另一端连接第一 PMOS的源极，第一 PMOS的栅极连接反馈电压，第一PMOS的漏极为自身状态节点V01，连接第三PMOS的漏极、第六PMOS的漏极、反相器的输入端、第一 NMOS的漏极、第三NMOS的漏极、第五NMOS的漏极；第一 NMOS的栅极连接与工作模式信号对应的控制信号和第四NMOS的栅极，第一 NMOS的源极连接第二 NMOS的漏极和第四NMOS的源极；第二 NMOS的栅极连接工作模式信号，源极连接接地电压；第三NMOS的栅极为接收第二子选择电路的状态的节点V02，第三NMOS的源极连接第四NMOS的漏极、第五NMOS的源极和第六NMOS的漏极；第五NMOS的栅极为接收第三子选择电路的状态的节点V03 ;第六NMOS的源极通过第三电阻连接接地电压，第六NMOS的栅极连接工作模式信号的反信号；第二 PMOS的源极连接第一输入电压，第二 PMOS的栅极连接工作模式信号和第四PMOS的栅极，第二 PMOS的漏极连接第三PMOS的源极；第三PMOS的栅极连接反馈电压；第四PMOS的源极连接第一输入电压，第四PMOS的漏极连接第五PMOS的源极；第五PMOS的栅极为接收第三子选择电路的状态的节点V03，第五PMOS的漏极连接第六PMOS的源极；第六PMOS的栅极为接收第二子选择电路的状态的节点V02 ;第七PMOS的源极连接第一输入电压，第七PMOS的栅极连接反相器的输出端，第七PMOS的漏极连接输出电压。
4.根据权利要求3所述的子选择电路，其特征在于，所述第一子选择电路的工作模式信号为高电平时，第一电阻、第二电阻、第一 PM0S、第七PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、反相器构成使能模式电路。
5.根据权利要求4所述的子选择电路，其特征在于，所述第一电阻、第二电阻、第一PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NMOS构成比较器结构。
6.根据权利要求3所述的子选择电路，其特征在于，在工作模式信号为低电平时，第三电阻、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第三NM0S、第五NM0S、第六NM0S、反相器构成去使能模式电路。
7.根据权利要求6所述的子选择电路，其特征在于，所述第三电阻、第二PM0S、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第三NMOS、第五NMOS、第六NMOS构成电力闩锁结构。
8.根据权利要求3所述的子选择电路，其特征在于，所述第一子选择电路还包括第四电阻、第五电阻、第八PMOS和第九PMOS ;其中，所述第八PMOS的源极连接第一输入电压，第八PMOS的栅极通过第四电阻连接第二输入电压，第八PMOS的漏极连接第九PMOS的源极；第九PMOS的栅极通过第五电阻连接第三输入电压，第九PMOS的漏极为保护电压输出节点。
9.一种最大电压选择电路，其特征在于，该最大电压选择电路包括 具有N路输入电压的选择电路； 向所述选择电路提供工作模式信号和参考电压的外围信号电路； 所述选择电路包括N个子选择电路，N路输入电压对应接入N个子选择电路； 所述各子选择电路均为根据工作模式信号确定自身工作模式，并在所述工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出的子选择电路。
10.根据权利要求9所述的最大电压选择电路，其特征在于，所述N个子选择电路中各子选择电路包括 工作模式信号为使能信号时工作，且当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出的使能模式电路；所述使能模式电路采用比较器结构； 工作模式信号为去使能信号时工作，且当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出的去使能模式电路；所述去使能模式电路采用电力闩锁结构。
11.根据权利要求10所述的最大电压选择电路，其特征在于，所述子选择电路有三个，所述三个子选择电路的状态节点循环连接。
12.根据权利要求11所述的最大电压选择电路，其特征在于，所述三个子选择电路中第一子选择电路包括第一电阻、第二电阻、第三电阻、第一 PM0S、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、第六NM0S、反相器；其中，并联的第一电阻和第二电阻的一端连接第一输入电压，另一端连接第一 PMOS的源极，第一 PMOS的栅极连接反馈电压，第一 PMOS的漏极为自身状态节点VOl，连接第三PMOS的漏极、第六PMOS的漏极、反相器的输入端、第一 NMOS的漏极、第三NMOS的漏极、第五NMOS的漏极；第一 NMOS的栅极连接与工作模式信号对应的控制信号和第四NMOS的栅极，第一 NMOS的源极连接第二 NMOS的漏极和第四NMOS的源极；第二 NMOS的栅极连接工作模式信号，源极连接接地电压；第三NMOS的栅极为接收第二子选择电路的状态的节点V02，第三NMOS的源极连接第四NMOS的漏极、第五NMOS的源极和第六NMOS的漏极；第五NMOS的栅极为接收第三子选择电路的状态的节点V03 ;第六NMOS的源极通过第三电阻连接接地电压，第六NMOS的栅极连接工作模式信号的反信号；第二PMOS的源极连接第一输入电压，第二 PMOS的栅极连接工作模式信号和第四PMOS的栅极，第二 PMOS的漏极连接第三PMOS的源极；第三PMOS的栅极连接反馈电压；第四PMOS的源极连接第一输入电压，第四PMOS的漏极连接第五PMOS的源极；第五PMOS的栅极为接收第三子选择电路的状态的节点V03，第五PMOS的漏极连接第六PMOS的源极；第六PMOS的栅极为接收第二子选择电路的状态的节点V02 ;第七PMOS的源极连接第一输入电压，第七PMOS的栅极连接反相器的输出端，第七PMOS的漏极连接输出电压。
13.根据权利要求12所述的最大电压选择电路，其特征在于，所述第一子选择电路的工作模式信号为高电平时，第一电阻、第二电阻、第一 PM0S、第七PM0S、第一 NM0S、第二NM0S、第三NM0S、第四NM0S、第五NM0S、反相器构成使能模式电路。
14.根据权利要求13所述的最大电压选择电路，其特征在于，所述第一电阻、第二电阻、第一 PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NMOS构成比较器结构。
15.根据权利要求12所述的最大电压选择电路,其特征在于,在工作模式信号为低电平时，第三电阻、第二 PMOS、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第七PMOS、第三NM0S、第五NM0S、第六NM0S、反相器构成去使能模式电路。
16.根据权利要求15所述的最大电压选择电路，其特征在于，所述第三电阻、第二PMOS、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第三NMOS、第五NMOS、第六NMOS构成电力闩锁结构。
17.根据权利要求12所述的最大电压选择电路，其特征在于，所述第一子选择电路还包括第四电阻、第五电阻、第八PMOS和第九PMOS ;其中，所述第八PMOS的源极连接第一输入电压，第八PMOS的栅极通过第四电阻连接第二输入电压，第八PMOS的漏极连接第九PMOS的源极；第九PMOS的栅极通过第五电阻连接第三输入电压，第九PMOS的漏极为保护电压输出节点。
专利摘要本实用新型提供一种最大电压选择电路及子选择电路，该最大电压选择电路包括外围信号电路和N路输入电压的选择电路，所述外围信号电路向所述选择电路提供工作模式信号和参考电压；所述选择电路中有N个子选择电路，N路输入电压对应接入N个子选择电路，各子选择电路根据工作模式信号确定自身的工作模式，在所述工作模式下，当自身输入电压大于参考电压时，设置自身的状态为输出使能状态，设置除自身外的子选择电路的状态为输出停止状态，并通过PMOS将自身的输入电压作为最大电压输出；通过本实用新型的方案，可以提高输出电压的驱动能力，能够在多路电压间电压差值较小或相等时，保证输出电压正常。
文档编号H03K17/693GK202713256SQ20122031913
公开日2013年1月30日 申请日期2012年6月29日 优先权日2012年6月29日
发明者黄雷 申请人:快捷半导体(苏州)有限公司