电荷共享时域滤波器的制造方法
【专利摘要】一种时域滤波的方案是使用无源电荷共享方法来实现无限脉冲响应滤波。输入信号的延迟采样被存储为第一阵列电容器的电容器上的电荷，输出信号的延迟采样被存储为第二阵列电容器的电容器上的电荷。将第一和第二阵列的电容器彼此无源耦合来确定输出，根据耦合的电容器上的总电荷来确定输出。在一些示例中，在存储第二阵列电容器上的输出之前，向总电荷应用增益。在一些示例中，在将电容器耦合来形成输出之前，向存储在阵列上的电荷应用电荷缩放电路。
【专利说明】 电荷共享时域滤波器
[0001]相关申请的交叉引用
[0002]本申请要求2011年6月6日提交的美国临时申请号61/493893 (名称为“电荷共享 IIR 滤波器(CHARGE SHARING IIR FILTER)”)、2011 年 8 月 18 日提交的 PCT 申请号 PCT/USl 1/48278(名称为“电荷共享模拟计算电路和应用(CHARGE SHARING ANALOG COMPUTATIONCIRCUITRY AND APPLICATIONS)”、并在 2012 年 2 月 23 日公开为 W02012024507)的优先权，每个申请的内容通过援弓I加入本申请。
[0003]本申请相关于，但是没有要求2012年5月29日公布的美国专利8188753 (名为“模拟计算(ANALOG COMPUTATION)”)、和2012年5月29日提交的美国专利申请13/482112的申请日的权益，它们的内容也通过援弓I加入本申请。
【技术领域】
[0004]本发明涉及利用电荷共享技术的时域滤波和滤波器。
【背景技术】
[0005]时域滤波器一般被分类为有限脉冲响应滤波器(FIR滤波器)或者无限脉冲响应滤波器(IIR滤波器)。FIR滤波器仅基于输入信号的值的有限历史计算其输出信号，而IIR滤波器基于输入信号的值和输出信号的先前值计算其输出信号(即，IIR滤波器是递归的)。
[0006]常规的数字时域滤波器接收数字化的、离散时间(例如采样)的输入信号，并产生数字化的、离散时间的输出信号，该输出信号包含采样的输入信号的经更改的版本。该滤波器一般使用诸如专用的数字信号处理芯片(DSP)的数字硬件来实现。该滤波器的各种设计及其关联的优点、缺点和应用是本领域周知的，在本申请中不进一步讨论。
[0007]离散时间、或一般而言离散采样(例如空间采样)的时域滤波已使用模拟信号实现。例如，广泛使用的是经常被称为“开关电容器”的滤波器，一般利用使用有源放大器级的电荷转移的技术，由此在放大器级的输入处的电容元件上的电荷表示的信号被转移为在放大器级的输出处的电容元件上的电荷。直接处理模拟信号的电路的优点在于，与使用数字信号处理器的数字算术单元相比，避免了将信号电平转换为数字形式的需要，减少了处理模拟形式和/或更高的时钟速率的信号电平所需的电路资源。
[0008]离散时间的模拟信号处理的另一个方案利用有源元件来组合模拟信号。例如，实现有限脉冲响应滤波器的一个方案使用用来存储信号值的电容器阵列(例如抽头延迟线)，缩放(scale)阵列的输出处的电压的带有可控增益的一组模拟乘法器，和/或在组合之前用来确定滤波器的输出的积分器。
【发明内容】
[0009]在一个方面中，一般而言，一种时域滤波的方案是使用无源电荷共享方法来实现无限脉冲响应滤波。输入信号的延迟米样被存储为第一电容器阵列的电容器上的电荷，输出信号的延迟米样被存储为第二电容器阵列的电容器上的电荷。将第一和第二阵列的电容器彼此无源I禹合来确定输出，根据I禹合的电容器上的总电荷来确定输出。在一些不例中，在将输出存储第二阵列电容器上之前，向总电荷应用增益。在一些不例中，在将电容器I禹合来形成输出之前，向存储在阵列上的电荷应用电荷缩放电路。
[0010]在另一个方面中，一般而言,信号处理设备具有第一离散时间模拟信号滤波器部。该第一部包含:输入，用于接受时间序列的输入信号值；输出，用于提供时间序列的输出信号值；模拟信号存储部，包括多个电容器；以及多个开关元件。开关电路元件可配置为:Ca)根据输入信号值的连续值，对多个电容器的第一多个子集中的电容器的连续子集充电；
(b)将多个电容器的第二多个子集中的两个以上电容器的连续子集耦合，来形成时间序列的中间信号值的连续值；以及(C)根据中间信号值的连续值，对多个电容器的第三多个子集中的两个以上电容器的连续子集充电。该部还包含:用于根据时间序列的中间值形成时间序列的输出信号值的电路；以及控制逻辑，用于以时钟信号的连续相位来控制开关电路元件的配置来形成时间序列的输出信号值，作为期望的无限脉冲响应滤波器至时间序列的输入信号值的应用。
[0011]各方面可以包含一个或多个下面的特征。
[0012]信号存储部包括第一存储部和第二存储部，其中，Ca)第一多个子集中的电容器的子集由第一存储部的电容器形成；(b)第二多个子集中的每个子集由第一存储部和第二存储部两者中的电容器形成；以及(c)第三多个子集中的子集由第二存储部的电容器形成。
[0013]设备还包含有源电路，用于根据连续中间信号值对电容器的第三多个子集中的连续子集充电。
[0014]开关电路元件可配置为使存储部中电容器上的至少一些电荷根据可配置的因子缩放。
[0015]设备还包含耦合至第一滤波器部的至少第二离散时间模拟信号滤波器部，使得第一部的时间序列的输出值形成用于第二部的时间序列的输入值。
[0016]第一滤波器部和第二滤波器部的每个可配置为实现无限脉冲响应滤波器。
[0017]该设备还包含耦合至第一滤波器部的至少第二离散时间模拟信号滤波器部，使得第二部的时间序列的输出值形成用于第一部的时间序列的输入值。
[0018]第二滤波器部包含FIR抽取滤波器。
[0019]第一滤波器部实现具有限于采样的延迟的延迟期(delay term)的无限脉冲响应滤波器，第一存储部包含电容器的阵列，第二存储部包含电容器的阵列。
[0020]该设备还包含用于时钟信号的输入，其中，控制逻辑包括用于配置数据的数字存储、用于组合时钟信号和配置数据以控制开关电路元件的逻辑电路。
[0021 ] 各方面可以包含一个或多个下面的优点。
[0022]基于电荷共享技术的无源缩放电路可以被用于实现时域和频域数字滤波器设计。该实施方式可以提供在信号处理应用(诸如助听器、或模数转换器(ADC)的前端)中占用面积(footprint)小的低功率和滤波。
[0023]作为示例应用，使用该电荷共享的滤波器可以被用作:抗混叠滤波器，以防止获取信号中的混叠；陷波滤波器，可以去除不希望的信号分量，诸如线路频率哼声(hum)(例如60Hz的哼声)。在其他示例中，使用电荷共享技术的高通滤波器可以被用于在信号被数字化之前，消除信号中的基线漂移(即DC偏移)。[0024]在一些示例中，上述方案可以被用于在诸如集成电路的自包含设备上实现可配置的数字滤波器设计。使用该集成电路可以允许系统设计者通过避免需要使用数字信号处理硬件来节约成本和限制功耗。
[0025]本发明的其他特征和优点可从下面的说明和权利要求中明了。
【专利附图】
【附图说明】
[0026]图1是时域滤波器系统。
[0027]图2是固定的二阶时域IIR滤波器。
[0028]图3是可配置的二阶时域IIR滤波器。
[0029]图4是可配置的二阶时域的IIR滤波器的细节图。
[0030]图5示出可配置的二阶时域IIR滤波器的存储器加载相位。
[0031]图6示出可配置的二阶时域的IIR滤波器的第一电荷转移相位。
[0032]图7示出可配置的二阶时域的IIR滤波器的第二电荷转移相位。
[0033]图8示出可配置的二阶时域的IIR滤波器的输出相位。
[0034]图9a_9d示出用于应用可配置的二阶时域IIR滤波器的单一的滤波器系数的第一模式。
[0035]图1Oa-1Od示出用于应用可配置的二阶时域IIR滤波器的单一的滤波器系数的第二模式。
【具体实施方式】
[0036]I系统总览
[0037]参考图1，不例性滤波器系统100接收模拟输入信号102和时钟信号101作为输入，并向输入信号应用离散时间滤波以提供输出信号104。滤波器系统100实现电荷共享离散时间模拟滤波器，其根据从外部滤波器配置模块106提供的滤波器配置指令/数据107来处理输入信号102。在该示例中，输出信号104被传递给下游组件，在本例中为模数转换器118。应该理解的是滤波器系统100仅仅是提供的此类滤波器的配置的一个示例，以示出使用的技术，应该理解的是其他示例具有不同于这些和/或其他模块的布置。
[0038]示例性滤波器系统100假定接收带限的连续时间信号，其例如在由滤波器系统接收之前已被常规的连续时间模拟滤波器滤波。在该示例中，系统的第一级是电荷共享离散时间抽取滤波器110,其以第一米样率对输入信号102米样,并提供以第二低米样率(例如以8x抽取率)采样的离散时间模拟值。抽取滤波器110之后为与第二电荷共享离散时间二阶IIR滤波器114级联的(cascaded)第一电荷共享离散时间二阶IIR滤波器112，每个滤波器都以抽取滤波器的输出的速率对信号滤波。第二 IIR滤波器的输出然后传递给电荷共享离散时间插值滤波器116,其以第三米样率(例如以与输入被米样相同的米样率)输出信号的离散时间插值。
[0039]如上所述，抽取滤波器110利用整数因子(例如因子8)来减小输入信号102的采样率。抽取滤波器110首先在时钟101的每个周期，通过对不同组的采样电容器(未示出)充电，以由时钟101指示的采样率对输入信号102采样。抽取滤波器110然后产生抽取信号111，其具有的抽取采样率与时钟频率相差整数值。为了避免混叠，抽取滤波器110还对抗混叠信号108应用低通滤波，以去除任何大于抽取采样率的1/2的频率。
[0040]在一些示例中，电荷共享离散时间抽取滤波器110实现为美国专利8188753(名称为“模拟计算(Analog Computation)”)中说明的电荷共享离散时间FIR滤波器,该专利被通过援引加入本申请。在该先前的专利中说明的一个方案是使用N2个电容器实现的N抽头FIR滤波器，其值被选择(例如制造为固定的)以匹配期望滤波器的系数。例如，在抽取滤波器的情况下，对于本示例而言，可以使用N=128抽头低通窗口滤波器。要注意的是，在之前的专利说明的技术中，每个输入采样被用于充电N2个电容器的N个，每个输出由共享不同的N个电容器的电荷确定。在这种情况下，用因子K (例如K=S)抽取，尽管每个输出通过在N个电容器上共享电荷来确定，但是因为K个输出中只需要一个，因此每个输入仅需要充电N/K个电容器，在经由共享组合之前仅需要N2/K个总电容器来存储输入值。
[0041]一般而言，滤波器系统的各种示例包含无限脉冲响应模块。这些模块可以具有固定的特征，或者可以在操作之前可配置。在图1所示的示例性滤波器系统100中，抽取信号111被传递给第一电荷共享离散时间模拟IIR滤波器112 (还被称为“第一双二阶滤波器”112)。如本领域周知的，二阶IIR滤波器可以在Z-变换域中通过如下等式表示:
【权利要求】
1.一种信号处理设备，包括第一离散时间模拟信号滤波器部，所述第一离散时间模拟信号滤波器部包括: 输入，用于接受时间序列的输入信号值； 输出，用于提供时间序列的输出信号值； 模拟信号存储部，包括多个电容器； 开关电路元件，可配置为: (a)根据所述输入信号值的连续值，对所述多个电容器的第一多个子集中的电容器的连续子集充电， (b)将所述多个电容器的第二多个子集中的两个以上电容器的连续子集耦合，来形成时间序列的中间信号值的连续值，以及 (C)根据所述中间信号值的连续值，对所述多个电容器的第三多个子集中的电容器的连续子集充电； 用于根据所述时间序列的中间值形成所述时间序列的输出信号值的电路； 控制逻辑，用于以时钟信号的连续相位控制所述开关电路元件的配置来形成所述时间序列的输出信号值，作为期望的无限脉冲响应滤波器至所述时间序列的输入信号值的应用。
2.如权利要求1所述的设备，其中所述信号存储部包括第一存储部和第二存储部，其中， Ca)所述第一多个子集中的电容器的子集由所述第一存储部的电容器形成； (b)所述第二多个子集中的每个子集由所述第一存储部和第二存储部两者的电容器形成；以及 (c)所述第三多个子集中的子集由所述第二存储部的电容器形成。
3.如权利要求1所述的设备，还包括:有源电路，用于根据所述中间信号的连续值，对所述电容器的第三多个子集中的连续子集充电。
4.如权利要求1所述的设备，其中所述开关电路元件可配置为使所述存储部中的电容器上的至少一些电荷根据可配置的因子缩放。
5.如权利要求1所述的设备，还包括:耦合至所述第一滤波器部的至少第二离散时间模拟信号滤波器部，使得所述第一部的时间序列的输出值形成用于所述第二部的时间序列的输入值。
6.如权利要求5所述的设备，其中，所述第一滤波器部和所述第二滤波器部的每个可配置为实现无限脉冲响应滤波器。
7.如权利要求1所述的设备，还包括:耦合至所述第一滤波器部的至少第二离散时间模拟信号滤波器部，使得所述第二部的时间序列的输出值形成用于所述第一部的时间序列的输入值。
8.如权利要求7所述的设备，其中，所述第二滤波器部包含FIR抽取滤波器。
9.如权利要求1所述的设备，其中，所述第一滤波器部实现具有限于N个采样的延迟的延迟期的无限脉冲响应滤波器，所述第一存储部包含(N+1)2个电容器的阵列，并且所述第二存储部包含N2个电容器的阵列。
10.如权利要求1所述的设备，还包括:用于时钟信号的输入，并且其中，所述控制逻辑包括用于配置数据的数字存储以及用于组合所述时钟信号和配置数据以控制所述开关电路元件的逻辑电路。
11.一种方法，用于以时钟信号的连续相位操作集成电路的离散时间模拟信号滤波器部，该方法包括: 接受时间序列的输入信号值； 在第一相位中，根据所述输入信号值的连续值，配置开关电路元件，对模拟信号存储部的多个电容器的第一多个子集中的电容器的连续子集充电； 在第二相位中，配置所述开关电路元件，将所述多个电容器的第二多个子集中的两个以上电容器的连续子集耦合，来形成时间序列的中间信号值的连续值； 在第三相位中，根据所述中间信号值的连续值，配置所述开关电路元件，对所述多个电容器的第三多个子集中的电容器的连续子集充电； 根据所述时间序列的中间值，形成时间序列的输出信号值； 提供时间序列的输出信号值， 其中，配置所述开关电路元件包含:以时钟信号的连续相位控制所述开关电路元件的配置来形成所述时间序列的输出信号值，作为期望的无限脉冲响应滤波器至所述时间序列的输入信号值的应用。
12.如权利要求11所述的方法，还包括: Ca)由所述信号存储部的第一存储部的电容器形成所述第一多个子集中的电容器的子集; (b)由所述信号存储部的第一存储部和第二存储部两者的电容器形成所述第二多个子集中的每个子集； (c)由所述第二存储部的电容器形成所述第三多个子集中的子集。
13.如权利要求11所述的方法，还包括:使用有源电路，根据所述中间信号的连续值，对所述电容器的第三多个子集中的连续子集充电。
14.如权利要求11所述的方法，还包括:配置所述开关电路元件以使所述存储部中的电容器上的至少一些电荷根据可配置的因子缩放。
15.如权利要求11所述的方法，还包括:将至少第二离散时间模拟信号滤波器部耦合至所述第一滤波器部，使得所述第一部的时间序列的输出值形成用于所述第二部的时间序列的输入值。
16.如权利要求15所述的方法，其中，所述第一滤波器部和所述第二滤波器部的每个可配置为实现无限脉冲响应滤波器。
17.如权利要求11所述的方法，还包括:将至少第二离散时间模拟信号滤波器部耦合至所述第一滤波器部，使得所述第二部的时间序列的输出值形成用于所述第一部的时间序列的输入值。
18.如权利要求17所述的方法，其中，所述第二滤波器部包含FIR抽取滤波器。
19.如权利要求12所述的方法，其中，所述离散时间模拟信号滤波器部实现具有限于N个采样的延迟的延迟期的无限脉冲响应滤波器，所述第一存储部包含(N+1)2个电容器的阵列，并且所述第二存储部包含N2个电容器的阵列。
【文档编号】H03H15/02GK103650339SQ201280034217
【公开日】2014年3月19日 申请日期:2012年6月6日 优先权日:2011年6月6日
【发明者】E·内斯特勒, J·维纳蒂, V·兹拉特科维奇, K·南达 申请人:美国亚德诺半导体公司