减少开关电容网络中非线性反冲的影响的制作方法
【专利摘要】涉及到具有可切换地连接到输入信号的开关电容网络的电路的方法和装置。注入随机确定抖动量到具有可切换地连接到输入信号的开关电容网络的电路。注入抖动后，确定至少一个相关值。相关值表明注入抖动和电路输出之间的相关程度。减少在开关电容网络重新连接到输入信号时由于一定量的电荷反冲到电路引起的失真。减少作为至少一个相关值的函数来计算。
【专利说明】减少开关电容网络中非线性反冲的影响
[0001]相关申请交叉引用
[0002]本专利申请根据美国专利法案35USC§ 119(e)，要求2011年11月14日提交的美国临时专利申请第61/559，345号的利益，其内容在此通过引用将其整体并入本文。
【背景技术】
[0003]在开关电容网络中，一个或多个电容在不同信号之间进行切换。在模拟-数字转换器(ADC)中，一组电容在采样级可通过输入信号源进行充电，然后在保持(放大)级切换连接到参考电压源。在下一个采样级，当电容往回切换到输入信号源，存储在电容中的剩余电荷可以叠加到在该采样级输入信号源的值。在该采样级结束时，一部分的“反冲”可以由输入网络进行采样，这可能导致该采样信号的失真、记忆效应和性能退化。由于注入回ADC的电荷量不是输入值的线性函数，该反冲是非线性的。因此，只用输入值(例如，通过测量输入值)来校正该反冲是不可能的。
[0004]下面将结合图1-图3中列举的常规的ADC的一部分对非线性反冲的问题进行解释，其中一个输入电压与一组参考电压进行比较并生成一个数字输出。图1示出一个传统的多级流水线ADC的方框图。三级100、110、120依次连接使得一级的输出可以作为下一级的输入。为便于说明，仅展示前两级和最后(第N个)一级。然而，可以这种方式连接任何数目的级。第一级100连接到模拟输入电压Vin，其包括一个ADClO(又名“闪存”)和一个倍增数字-模拟转换器(MDAC) 50。该MDAC50包括数字-模拟转换器(DAC) 20和放大器30。Vin输入到ADClO生成DAC20的数字输入，然后反过来将ADClO的数字输出转换成模拟信号。然后从Vin中减去DAC20的模拟输出并将结果输入到放大器30以生成模拟输出电压Vo以输入到下一级，即级110。级100、110、120可以包括类似的元件，即一个级的模拟输出输入到下一级以完成对Vin的模拟-数字转换。然而，最后一级，即级120中，可以不包括DAC和放大器，因为ADC的最终输出是一个可以被生成的数字信号，例如，直接从ADClO的输出生成。
[0005]图2示出一个ADClO的方框图。Vin通过一组比较器12与取值范围为7/16*VFS和-7/16*VFS的参考电压的各个组并行地进行比较，其中VFS是级100的满量程电压。每个比较器12的输出形成ADClO的数字输出信号FL的各个位，一共8个位FLO到FL7，它们共同形成一个测温代码。然而，在其它实施例中输出的位数可以有所不同。在一个实例中，当Vin值为Vl时，FL是00001111，最左边的位是最有效的，即与图2中的FL7对应。继续这个示例，当Vin值为V2时，FL是00111111。
[0006]图3是级100的示意图。尽管在图1中显示为一个单线线路，Vin实际上可以作为差分输入输入到ADC10，该差分输入的形式是一对量级相等、极性相反的互补的电压Vin+/Vin-0 Vin+和Vin-可切换地连接到并行的8个电容8C的各个组(在不同的实施例甚至两个不同的级中，电容的实际数目可能有所不同)。在参考共模标准的周围，电容8C也可切换地连接到量级相等、极性相反的互补的正负参考电压Vref+和Vref-。该级100的操作如下:在采样级，Vin+和Vin-连接到所有8个单独的电容8C的第一终端，放大器30被重置，该电容8C的第二终端被短接在一起并连到共模电压VCM。在保持级，Vin+和Vin-从电容SC断开，放大器被激活，如下面所解释的一样，根据Vin+和Vin-的采样值，电容SC选择性地连接到Vref+和Vref-。
[0007]通过选择性地连接响应ADClO输出的电容8C，DAC20可以将ADClO的数字输出转换成模拟信号。同时，也可以选择电容8C的连接以反映从Vin到DAC输出的减少，象征性地显示为图1中的求和节点17。在一个实例中，当Vin值为Vl时(即为了差分实现，Vin+减去Vin-等于VI)，八个电容8C的各组中的四个电容连接到Vref+，四个电容连接到Vref-。另一方面，当Vin值为V2时，该组电容8C中与Vin+关联的6个电容连接到Vref+，两个电容连接到Vref-。相对地，当V in等于V2时，该组电容8C中与Vin-关联的6个电容连接到Vref-,两个电容连接到Vref+。从这个例子中可以看出，当Vin等于Vl时,在下个采样级电容8C重新连接到Vin+和Vin-，由于电容的贡献相互抵消，零电荷转回到输入电路。然而，当Vin等于V2时，6C*Vref-2C*Vref的净电荷，即4C*Vref转回到输入电路(即，反冲)。
[0008]根据采样频率和输入源的特性，输入源不能总是完全吸收反冲电荷。如果在下一个采样被抽取时干扰不能被完全地吸收，通过将残留电荷传输回ADC使得Vin失真。如先前所述的与DAC20相关的操作，残留电荷量取决于ADClO的输出，即之前由ADClO输入的量化值。
[0009]减少反冲的一种已知方法是使用一个开关将电容8C —起缩短，以便在重新连接电容到输入电路之前，尽可能多地释放电荷。这种方法的缺点是减少了用于连接到Vin的时间，因此，获得输入信号更加困难。此外，控制开关在连接回输入电路之前将采样电容(电容8C)短路的控制信号的时序，难以精确控制。
[0010]减少反冲的另一种已知的方法是使用一组独立的电容，从所使用的DAC采样输入，例如，除了采样电容(电容8C)之外，还提供了一组专用的DAC电容。然而，这降低了MDAC放大器的反馈系数和并导致信号-噪声比(SNR)下降。
【发明内容】
[0011]本发明的实施例提供一种用于减少由于一定量的电荷反冲到具有可切换地连接到输入信号的开关电容网络的电路引起的失真。
[0012]本发明的一个实施例提出了一种方法，其包括如下步骤:注入随机确定抖动量到具有可切换地连接到输入信号的开关电容网络的电路，注入抖动后，在该开关电容网络从输入信号断开时，确定至少一个表明注入抖动和电路输出之间的相关程度的相关值。该方法进一步包括减少在开关电容网络重新连接到输入信号时由于一定量的电荷反冲到电路引起的失真。减少的量作为至少一个相关值的函数来计算。
[0013]本发明的一个实施例提出了一种装置，其包括硬件配置、相关电路和校正电路。硬件配置注入随机确定抖动量到具有可切换地连接到输入信号的开关电容网络的第一电路。相关电路在抖动注入后，在该开关电容网络从输入信号断开时，确定至少一个表明注入抖动和电路输出之间的相关程度的相关值。校正电路减少在开关电容网络重新连接到输入信号时由于一定量的电荷反冲到电路引起的失真。减少的量作为至少一个相关值的函数来计笪
ο【专利附图】
【附图说明】
[0014]图1示出传统的流水线ADC的方框图。
[0015]图2示出图1中的ADC的ADC组件(闪存)的方框图。
[0016]图3示出图1中的ADC的第一级的示意图。
[0017]图4示出本发明用于减少反冲的示例性系统。
[0018]图5A示出图1中使用抖动注入到DAC的一个示例性的反冲减少装置的第一电路配置。
[0019]图5B示出图5A中的反冲减少布置的第二电路配置。
[0020]图6A示出图1中使用抖动注入到DAC的另一个示例性的反冲减少装置的第一电
路配置。
[0021]图6B示出图6A中的反冲减少装置的第二电路配置。
[0022]图7示出使用抖动注入到DAC的减少反冲的示例性方法。
[0023]图8示出将抖动作为模拟信号注入图1中闪存的示例性布置。
[0024]图9示出另一个将抖动作为模拟信号注入图1中闪存的示例性布置。
[0025]图10示出另一个将抖动作为数字信号注入图1中闪存的示例性布置。
[0026]图11示出另一个使用抖动注入到图1中闪存的减少反冲的示例性方法。
【具体实施方式】
[0027]本发明涉及一种开关电容网络中减少反冲和记忆的系统和方法。图4示出了根据本发明的示例性系统150。该系统150包括上面描述中与图1-图3相关的三个级100、110、120，除反冲减少电路200外。电路200可包括随机数值生成器210、相关电路230、存储器240、延迟电路250和校正电路260。系统150进一步包括构造电路220。
[0028]随机数值生成器210输出随机数字RN，其可能是使用，例如伪随机算法，生成的数值。
[0029]构造电路220被配置为将来自每一个级的数字信号(D1、D2、D3)组合起来并形成一个表示Vin的数字版本的组合数字信号。D1、D2、D3可通过对ADClO的FL输出编码为任何二进制码生成，其是测温代码。构造电路220的操作和执行与流水线ADC中使用的传统构造电路类似，这里将进行深入讨论。
[0030]相关电路230配置为从构造电路220接收组合数字信号并将随机数值RN关联到整体的ADC输出，即构造电路220的输出。因此，相关电路230可接收一个作为额外输入的RN值。其相关性可以使用任何统计上的相关技术来执行。在一个实施例中，所使用的相关技术是最小均方(LMS)。采用LMS算法，相关电路230可以确定一个说明RN和ADC输出之间的相关性程度的增益系数GC。GC然后输出到校正电路260。
[0031]延迟电路250包括延迟元件，例如，缓冲级，用于延迟RN到相关电路230的传输，以允许构造电路220有足够的时间以生成组合数字信号。
[0032]在另一个实施例中，相关电路230将RN关联到M级至N级的组合数字输出，其中M是从2到N的任意一个整数。尽管使用整个ADC输出更可取，因为它是Vin最准确的表示(即到第一级100的输入)，因此能最准确地表示反冲，同样有可能在没有组合来自所有级的数字信号时精确地计算GC，即仅使用M级到N级。[0033]校正电路260包括用于改造ADC输出(构造电路220的输出)的电路，以减少反冲。在一个实施例中，校正电路260可生成两个校正值其为RN、GC和第一级100的ADClO输出(即Dl)的函数，然后将校正值应用于构造电路220的输出。例如，校正电路260可以作为一个数字减法器来执行，从由构造电路220所生成的组合数字信号中减去校正值，从而生成最终的(校正的)ADC输出。第一校正值对应于由注入的抖动(将校准电容CCa 150、55连接到基于RN的输入)引起的反冲。第二校正值相当于来自先前采样的输入信号引起的反冲。
[0034]校正电路260包括存储器240，用于将随机数值RN和对应的GC值一起存储在存储器240中。在一个实施例中，存储器240只储存对应于最近的随机数值和增益系数的单独一个RN-GC对。然而，任何数目RN-GC对可被存储用于在先前的输入采样和RN之前移除反冲误差。
[0035]图5A是示例性的反冲减少装置的第一电路配置，在保持级应用于系统150中级100。参照Vin等于V2并且ADClO的输出是00111111的例子，与Vin+关联的6个电容6C连接到Vref+，与Vin+关联的两个电容2C连接到Vref-。同时，与Vin-关联的六个电容6C连接到Vref-，与Vin-关联的两个电容2C连接到Vref+。由发生器210生成的随机数值RN确定是否将第一电容CCa 150的第一端连接到Vref+或Vref-。例如，RN可为一位数值，CCal50在RN等于I时连接到Vref+，在RN等于O时连接到Vref-。RN中的位的数目在不同的实行中会变化。电容CCal50的第二端可连接到共模电压VCM。电容CCal50与Vin+有关。一个互补结构可为Vin-提供，其包括依据RN值而相对连接到Vref+和Vref-的第二电容CCal55。也就是说，当CCal50连接到Vref-，CCal55则连接到Vref+，反之亦然。
[0036]图5B表示在采样级图5A的布置。正如图3中传统ADC的情况，Vin+和Vin-连接到它们相应的一组电容8C的第一端，而电容8C的第二端连接到VCM，放大器60是在复位(即，输出禁用)状态。此外，Vin+和Vin-分别连接到CCa 150和CCa 155的第一端，以使先前存储在每个电容50、55的电荷(即，+/-Vref*CCal)被施加到Vin+和Vin-。在这种方式下，随机噪声信号，被称为抖动，被施加到第一级的DAC20。该抖动以与电容8C对反冲的贡献相同的方式创建一个反冲。由于抖动的增益表示反冲一个传输函数，其进而表示电容8C的反冲，电容8C贡献的反冲可由抖动的增益系数作为ADClO的输出的函数基于逐个样本来确定，其由图4中的Dl表示。
[0037]图6A示出了一个示例性的反冲减少装置的备选的电路配置，在保持级应用于系统150中级100。图6A的配置与图5A类似，不同之处在于CCa 150,55的第二端分别连接到放大器60的相应输入端，而不是VCM。CCal50、55由Vref+和Vref-充电+。
[0038]图6B示出了图6A的在采样级布置。正如与图5B中的配置，存储在CCal50、55的电荷被施加到Vin。放大器60的输入端在这段时间也被短路到VCM。
[0039]通过注入抖动到DAC的反冲校正。
[0040]现在将参照前面所讨论的示例系统和设备来描述示例性的减少反冲的方法。然而，本方法也可以在其他系统和设备执行，并且可以，例如，被应用到具有开关电容网络的电路。
[0041]图7示出了一个减少反冲的示例性方法300，其中，所述抖动被施加到DAC20。在步骤310中，随机数值RN是由发生器210生成的。[0042]在步骤312中，电容CCal50、55在保持级连接到Vref+或Vref-中的任何一个。
[0043]在步骤314中，进入采样级，因此CCal50、55从参考电压断开连接，而分别连接到Vin+ 和 Vin-o
[0044]在步骤316中，ADC的整体输出从构造电路220获得，并输入到相关电路260以将ADC输出关联到来自先前样本的随机数值RN。采用LMS算法来执行关联，相关电路260生成增益系数GC。例如，关联可按如下建立:
[0045]GCn+1 (k，k_l) = GCn (k，k_l) μ *Vdk_l* [Vdk_l*GCn (k，k~l) Vink] (I)
[0046]其中GC(k，k_l)是对应于由样本k_l (即先前样本)贡献到样本k(即当前样本)的反冲的增益系数，μ为LMS的步长常数，Vdk-1等于前一个样本(例如RNk-1)期间所施加的抖动，Vink是ADC目前的数字输出(即构造电路220生成于步骤314的样本的输出)。GC的初始值可以被设置为零，或者备选的，为预先确定的最小值。
[0047]在上述等式(I)中，η可与k不同，取决于GC被更新的有多频繁。例如，如果GC对每个样本被计算一次，则η是始终等于k (假定η和k从相同的初始值例如零开始)。然而，如果GC被以一个与采样速率不同的速率更新，那么η和k值将不同。
[0048]在步骤318中，增益系数GC和随机数值RN被存储在存储器230中，用于下一个样本的校正。应当指出的是，LMS算法可应用于比立即处理样本更早的样本。这当级100的采样速率比较高的时候是有益的。在这种情况下，反冲来自于不同样本的累积贡献。相应的，存储器230可以被配置为存储多个GC-RN对和数字输出(例如Dl)，每个对应于一个不同的样本。采用旧样本的关联可按如下建立:
[0049]GCn+1 (k, k_a) = GCn (k，k_a) μ *Vdk_a* [Vdk_a*GCn Vink] (2)
[0050]其中GC(k，k-a)是对应于由样本k_a贡献到样本k的反冲的增益系数，Vdk-a为施加于前“a”个样本抖动。
[0051]随着时间的推移，增益系数的GC趋向于收敛到一个基本恒定的值。因此，等式(2)的一个备选方案是从对应于更近的存储效应的GC外推更早的GC，通过假定ADC和ADC的输入源对输入和校验引入的反冲线性响应。例如，假设一个过阻尼输入网络，采用GC(k，k-l)和GC(k，k-2)的计算值，可以外推GC(k，k-3)的值。使用外推的GC(k，k-3)，连同存储的Dlk-3和RNk-3，可执彳T关联。
[0052]在步骤320中，从抖动以及先前输入生成的反冲贡献被计算。贡献中减去当前的ADC输出。如果抖动是用图5A和5B的方式注入。则他下面的等式适用:
[0053]KBl = RNk-1*GCn (k, k_I)
[0054]KB2 = GCn (k，k_I) *8C/CCa I*D Ik_I
[0055]其中KBl是先前注入抖动到当前ADC输出的贡献，KB2是先前样本到当前ADC输出的贡献，RNk-1先前样本所采用的随机数，GCn (k，k-1)是基于先前样本计算的增益系数，Dlk-1是对应于由ADClO从先前的样本在级100所生成的Vin的数字值的数字数据。KBl和KB2可以由校正电路24从整个ADC输出(构造电路220的输出)减去。具体而言，构造电路220的输出等于输入信号(Vin)加KBl和KB2的数字值。因此，如果KBl和KB2相减，Vin的数字值可以作为最终的ADC输出得到。以这种方式，反冲由通过电容50、55、8C倾入输入网络的电荷在数字域中除去。
[0056]由输入和抖动计算的反冲贡献将取决于抖动注入是如何实现的而不同。例如，如果抖动使用图6A和6B所示的布置注入，以下等式适用:
[0057]Vd = RNk*CCa l/8C*Vref
[0058]KBl = GCn(k, k-1hRNk-^Vref
[0059]KB2 = GCn(k, k-1) ^Dl^^C/CCa l*Vref
[0060]在这种情况下，最终的ADC输出可以通过从构造电路220的输出减去Vd、KBl和KB2来获得。Vd表现为附加项，因为在保持级CCal50、55的第二端子被连接到输入端放大器60。
[0061]在替代实施例中，GCs可以基于非线性响应计算。在实践中，电荷采样回到下一个采样相位的量可能以非线性方式依赖于反冲和/或所述输入信号的幅度。
[0062]经适当修改反冲校正可以做到以补偿这种非线性的依赖性。例如，不计算单一的GC值，对于每个相关的时间周期(例如，每次注入)，多个GC值可以被计算，每个对应非线性系数(例如，6(；、0211、60311等，其中GCn是线性响应的系数、GC2n是二阶非线性系数、C3n是三阶非线性系数等)因此，多个GCs，可能形成了一套包括一阶(线性)增益系数和至少一个高阶(非线性)增益系数(例如:C3N)。
[0063]抖动注入到闪存反冲校正
[0064]在上述示例系统和方法中，反冲校正是通过注入抖动到DAC执行的，例如，通过使用基于随机数值RN被选择性地连接到VREF+和VREF-的校准电容CCal。在下面描述的替代实施例中，有可能在ADC别处，例如在第一级100的闪存(例如，到ADClO的输入)注入抖动。
[0065]图8示出将抖动作为模拟信号注入ADClO的示例性布置。该装置包括采样电容Cfl_in60和抖动电容Cfl_di th62。每个电容60、62的第一端子可在输入Vin和接地信号例如Vs s或共模电压(VCM_FL)切换地连接，基于一对控制信号Ql和Q2。控制信号Q1、Q2可以交替脉冲，这样，当Cfl_in60被连接到Vi n,Cfl_di th62连接到抖动电压Vdith,并使得两个电容60、62同时连接到VCM_FL。电容60、62的第二端连接在一起，表征ADClO输出加上注入抖动的组合信号响应于Ql被传送给比较器12的的第一输入端。比较器12的第二输入端连接到参考电压Vtrip，它表示为每个比较器12的跳变点，例如，参照图2，最上面的电容12的跳变点是7/16*VFSVdith可以是任何随机确定的电压，类似于使用随机数值RN在前面的实施例所生成的附加电压。
[0066]图9示出另一个将抖动作为模拟信号注入ADClO的示例性布置。图9的布置括类似于图8中的fl_in60。然而,不是通过Cfl_di th62注入抖动，抖动可以通过直接控制比较器12的跳变点，通过叠加Vdith到Vtrip注入。
[0067]图10示出将抖动作为数字信号注入ADClO的示例性布置。正如图8和图9中的布置，图10的布置括Cfl_in60。然而，抖动注入是通过在和节点64组合1-位RN与比较器12的1-位输出。组合可以作为一个异或(XOR)操作，或其它逻辑或算术运算操作，例如，二进制加法。这可在比较器12任一来执行，同时留下剩余的比较器12相同。它也可以被应用到ADClO的组合输出(FL0-FL7)，例如作为1-位RN。
[0068]图11示出了根据本发明的降低反冲的示例方法400。方法400可与图8_图10的
任意布置一起使用。
[0069]在步骤410中，随机数值RN和相应的随机抖动电压Vdi th可能会生成。如本领域普通技术人员应当理解，Vdith是数字RN的简单模拟表征。例如RN和Vdith可以由常数相关，使得当Rn = I,
[0070]Vdi th = Vref/16 和当 RN = O, Vdi th = -Vref/16。
[0071]在步骤412，其对应于保持级中，抖动被注入到ADClO的输入或输出。
[0072]在步骤414，整体ADC输出被测量并与RN关联(适当延迟)以生成增益系数的GC。步骤414可以类似于方法300的步骤316，不同之处在于计算GC时常数可缩放RN。
[0073]在416，D1、RN和增益系数GC被存储在，例如，存储器230中。
[0074]在418，它对应于随后的保持级，从注入抖动而生成的反冲贡献被计算。该反冲贡献，由校正电路260从ADC输出中减去。由于ADClO输出FL控制DAC的电容8C，KB2可被计算为DUGCn(I^k-1)tj KBl可与图5A、5B中相同，除了它可基于(Vdith/Vref的)缩放，BP, (Vdith/Vref)*RNk_!*GCn-(k, k-1)。
[0075]当与图8、图9和图10的布置一起使用，方法400完成抖动注入和相应反冲减少而不需要在采样网络附加电容，例如，CCal50、55。这在不需要在输入网络加载附加电容的情况下可能是有利的。
[0076]在前面的说明书中，参考具体的示例性实施例对本发明进行了描述。然而，显而易见，可以做出各种修改和变化而不脱离如在权利要求中所阐述的本发明更广泛的精神和范围。本文所描述的实施例可以各种组合呈现彼此结合。本说明书和附图相应地在某种意义应被认为说明性的而非限制性。此外，如本领域的普通技术人员可以理解的，在GC如何被计算做必要的修改后，抖动注入方案(即，抖动注入在DAC与抖动注入在闪存)可被同时施加。
【权利要求】
1.一种方法，包括: 注入随机确定抖动量到具有可切换地连接到输入信号的开关电容网络的电路； 注入抖动后，确定至少一个表明注入抖动和电路输出之间的相关程度的相关值；和 减少在开关电容网络重新连接到输入信号时由于一定量的电荷反冲到电路引起的失真； 其中减少的量作为至少一个相关值的函数来计算。
2.根据权利要求1所述的方法，其中，所述抖动作为随机生成的数字值的函数注入。
3.根据权利要求1所述的方法，其中，所述抖动是通过在所述电路的现有的电压信号叠加随机生成的电压而注入。
4.根据权利要求1的方法，所述减少的量使用两个成分计算:当开关电容网络被预先连接时输入信号贡献的反冲量，和由所述抖动本身贡献的反冲量。
5.根据权利要求1所述的方法，其中，所述至少一个相关值是增益系数，其与随机数和指示由于开关电容网络的反冲的数字值(Dl) —起存储在存储器。
6.根据权利要求1所述的方法，其中，所述至少一个相关值包括第一阶(线性)增益系数和至少一个较高阶(线性)增益系数。
7.根据权利要求1的方法，其中所述至少一个相关值使用最小均方(LMS)算法确定。
8.根据权利要求1所述的方法，还包括: 基于至少2个对应于随后注入的相关值，外推对应于先前注入的相关值；和 计算所述减少的量作为外推相关值的函数。
9.根据权利要求1所述的方法，其中:所述电路是多级模拟-数字转换器(ADC)，所述抖动注入到位于所述多级ADC的第一级的ADC元件(闪存)。
10.根据权利要求1的方法，其中所述电路是多级模拟-数字转换器(ADC)，所述抖动注入到位于所述多级ADC的第一级的数字-模拟(DAC)元件。
11.根据权利要求1的方法，其中所述电路是多级模拟-数字转换器(ADC)，所述抖动注入到位于所述多级ADC的第一级的ADC元件(闪存)和位于所述多级ADC的第一级的数字-模拟(DAC)元件。
12.根据权利要求1所述的方法，其中所述电路是多级模拟-数字转换器(ADC)，所述电路的输出，在其中注入抖动相关联，通过所述多级ADC的第2至第N级的输出构造的数字数据得到，其中，N是级的总的数目。
13.一种装置，包括: 硬件配置，其注入随机确定抖动量到具有可切换地连接到输入信号的开关电容网络的第一电路； 相关电路:其在所述抖动注入后，在所述开关电容网络从输入信号断开时，确定至少一个表明注入抖动和电路输出之间的相关程度的相关值；和 校正电路:其减少在所述开关电容网络重新连接到输入信号时由于一定量的电荷反冲到第一电路引起的失真； 其中所减少的量作为至少一个相关值的函数来计算。
14.根据权利要求13所述的装置，其中，所述抖动作为随机生成的数字值的函数注入。
15.根据权利要求13所述的装置，其中，所述抖动是通过在所述第一电路的现有的电压信号叠加随机生成的电压而注入。
16.根据权利要求13所述的装置，所述减少的量使用两个成分计算:当开关电容网络被预先连接时输入信号贡献的反冲量，和由所述抖动本身贡献的反冲量。
17.根据权利要求13所述的装置，其中，所述至少一个相关值是增益系数，其与随机数和指示由于开关电容网络的反冲的数字值(Dl) —起存储在存储器。
18.根据权利要求13所述的装置，其中，所述至少一个相关值包括第一阶(线性)增益系数和至少一个较高阶(线性)增益系数。
19.根据权利要求13所述的装置，其中，所述至少一个相关值使用最小均方(LMS)算法确定。
20.根据权利要 求13所述的装置，其中: 基于至少2个对应于随后注入的相关值，外推对应于先前注入的相关值；和 所述减少的量作为外推相关值的函数计算。
21.根据权利要求13所述的装置，其中，所述第一电路是多级模拟-数字转换器(ADC)，所述抖动注入到位于所述多级ADC的第一级的ADC元件(闪存)。
22.根据权利要求13所述的装置，其中，所述电路是多级模拟-数字转换器(ADC)，所述抖动注入到位于所述多级ADC的第一级的数字-模拟(DAC)元件。
23.根据权利要求13所述的装置，其中，所述第一电路是多级模拟-数字转换器(ADC)，所述抖动注入到位于所述多级ADC的第一级的ADC元件(闪存)和位于所述多级ADC的第一级的数字-模拟(DAC)元件。
24.根据权利要求13所述的装置，其中，所述第一电路是多级模拟-数字转换器(ADC)，所述电路的输出，在其中注入抖动相关联，通过所述多级ADC的第2至第N级的输出构造的数字数据得到，其中，N是级的总的数目。
【文档编号】H03M1/20GK104040896SQ201280055825
【公开日】2014年9月10日 申请日期:2012年9月10日 优先权日:2011年11月14日
【发明者】H·迪恩克, A·M·A·阿里, P·博拉斯卡 申请人:美国亚德诺半导体公司